TW201334148A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201334148A
TW201334148A TW101134940A TW101134940A TW201334148A TW 201334148 A TW201334148 A TW 201334148A TW 101134940 A TW101134940 A TW 101134940A TW 101134940 A TW101134940 A TW 101134940A TW 201334148 A TW201334148 A TW 201334148A
Authority
TW
Taiwan
Prior art keywords
fuse
layer
insulating film
semiconductor device
disposed
Prior art date
Application number
TW101134940A
Other languages
English (en)
Other versions
TWI573241B (zh
Inventor
Hisashi Hasegawa
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201334148A publication Critical patent/TW201334148A/zh
Application granted granted Critical
Publication of TWI573241B publication Critical patent/TWI573241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[課題]提供在多層配線製程中以SOG回蝕進行平坦化之製程中，防止因熔絲開口部引起水分浸入而長期可靠性惡化的半導體裝置之製造方法。[解決手段]至用以防止水分從熔絲開口部侵入之金屬第一層的保護環之下部，設成多晶矽延伸的熔絲形狀。依此，用以取得熔絲之電極的金屬配線和保護環之金屬配線之高度一致，可以防止SOG層到達至IC內部。

Description

半導體裝置
本發明係關於具有MOS電晶體及電阻之半導體裝置。
在電壓檢測器等之類比IC中，為了取得相對於輸出電壓的期待特性，一般採用下述措施，即配置以例如多晶矽等之薄膜電阻所構成之雷射修整用之熔絲，藉由根據雷射照射選擇性燒斷熔絲來調節電阻體之組合模式，調節前工程中的量產偏差所引起之特性偏差，或電路之期待值。
針對如此之類比IC中之雷射修整用之熔絲，參考第4圖至第6圖進行說明。第4圖為俯視圖，第5圖為沿著切斷線C-C’之剖面模式圖，然後第6圖為沿著切斷線D-D’之剖面模式圖。因以可以對由多晶矽之薄膜電阻所構成之熔絲306照射雷射之方式，對屬於保護膜之氮化膜317或多層配線間之層間絕緣膜313、315進行部分蝕刻，形成開口部318，故熔絲開口部之氮膜或層間絕緣膜之側壁成為露出。然後，在二重金屬製程或其以上之多層配線製程中，就以平坦化之一個技術而言，雖然有例如塗佈由例如SOG(Spin on Glass)所構成之SOG層314之後，進行回蝕之技術，於回蝕技術之時，具有疊層之層間絕緣膜之間的SOG層314，由於其SOG層使得水分浸入而引起IC之元件特性變動，產生與長期可靠性相關之問題。尤其，由 於PMOS電晶體中在高溫狀態下施加負的閘極偏壓之時所引起之NBTI(Negative Bias Temperature Instability)而產生電晶體之臨界值電壓移動。
就以不使因水分從其熔絲開口部侵入而造成長期可靠性惡化的對策而言，例如專利文獻1及專利文獻2中，揭示有藉由使用成為障壁之金屬層而形成保護環來防止水分由熔絲開口部侵入致IC之內部的對策。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平05-63091號公報
[專利文獻2]日本特開平07-22508號公報
使用第5圖及第6圖，針對水分從SOG層浸入予以說明。第5圖表示沿著熔絲306之剖面。即是，為具有第4圖之熔絲修整雷射照射部320之部分的剖面。在熔絲306之上隔著中間絕緣膜311而形成密封環319，第一TEOS(313)和第二TEOS(315)之間的SOG層314雖然露出至熔絲開口部318，但是在密封環319被切斷，無與IC內部之SOG層314連接。另外，第6圖係表示無熔絲修整雷射照射部320之部分的剖面。在該剖面中，熔絲306僅為相當於熔絲端子部321之部分，相當於熔絲修整雷射 照射部320之部分在圖面上無出現，中間絕緣膜311直接堆積於基底之場絕緣膜303上。因此，密封環319則形成在較第1金屬配線312低的位置，其結果第一TEOS313和第二TEOS315之間的SOG層314越過密封環319而與IC內部之SOG層314連接，水分則侵入至IC內部。
本發明係鑒於上述課題，其目的為提案用以防止因熔絲開口部引起之水分浸入而造成IC特性惡化之半導體裝置。
為了達成該目的，申請專利範圍第1項所記載之發明中，為一種半導體裝置，係由下述構件所構成：半導體基板；場絕緣膜，其係被設置在上述半導體基板上；由多晶矽所構成之熔絲，其係被設置在上述場絕緣膜上，具有被設置在被雷射修整之熔絲修整雷射照射部及被設置在其兩端之熔絲端子；中間絕緣膜，其係覆蓋上述熔絲；第一TEOS層，其係被設置在上述中間絕緣膜之上；SOG層，其係用以使上述第一TEOS層平坦化；第二TEOS層，其係被設置在上述SOG層及不被上述SOG層覆蓋之上述第一TEOS層之上；保護膜，其係被設置在上述第二TEOS層之上；開口部，其係從上述保護膜到上述第一TEOS層被設置在上述熔絲修整雷射照射部之上部；及由第一層之金屬配線層所構成之密封環，其係包圍上述開口部而被設置在上述中間絕緣膜之上，上述熔絲端子之寬度大於上述 熔絲修整雷射照射部，延伸至上述密封環之下部。
再者，在申請專利範圍第2項所記載之發明係如申請專利範圍第1項所記載之半導體裝置中，上述熔絲端子之一部分藉由上述密封環延伸至被規定的區域之內部。
再者，申請專利範圍第3項所記載之發明係申請專利範圍第1項所記載之半導體裝置中，將上述密封環所含的具有上述熔絲修整雷射照射部之上述熔絲的數量設為N，將上述熔絲之上述熔絲修整雷射照射部之寬度各設為W1至WN時，通過上述熔絲端子之上的上述密封環之長度的總和L，滿足L>2×(W1+．．．WN)的不等式。
在形成多層配線之IC中，可以確實地阻斷成為長期可靠性惡化之原因即水分從熔絲開口部進入至被疊層之層間絕緣層之SOG層的路徑，防止在NBTI中IC之特性惡化。
以下，根據圖面說明該發明之實施型態。
第1圖係表示本發明之半導體裝置之熔絲部之俯視圖，第2圖及第3圖表示本發明之半導體裝置之模式剖面圖。
藉由將第1圖與表示以往構造之第4圖進行比較，可知本發明之半導體裝置之特徵在於熔絲端子121之一部分 和與金屬配線112相同由金屬配線層所構成之密封環119之一部分重疊之點。在第1圖之右側所示的熔絲106為由矩形之熔絲端子121和位於熔絲開口部118內之矩形的熔絲修整雷射照射部120所構成之形狀，在左側所示的熔絲106係熔絲端子121和熔絲修整雷射照射部120之接合部從熔絲修整雷射照射部120到熔絲端子121緩緩變粗的形狀。即使在任一的熔絲中，熔絲端子之寬度較熔絲修整雷射照射部之寬度寬，熔絲端子和由第一層金屬配線層所構成之密封環在俯視觀看下被配置成重疊。
第2圖為沿著第1圖之切斷線A-A’之半導體裝置之模式剖面圖。配置有被形成在P型矽半導體基板101上之PMOS區域的N型井擴散層102，和藉由LOCOS法所形成之氧化膜之場絕緣膜103。
然後，配置有藉由熱氧化之閘極絕緣膜104和藉由N型或P型之多晶矽膜的閘極電極105以及以雷射修整被切斷的熔絲106。並且，配置有藉由第二多晶矽的高電阻電阻體107。高電阻電阻體107即使為P型電阻體或N型電阻體中之任一者亦可。
配置成為PMOS電晶體之汲極、源極之P型高濃度雜質區域108，雖然無特別圖示但配置有成為NMOS電晶體之源極及汲極的N型高濃度雜質區域。同時，為了謀求電阻體之接觸部分之低電阻化，在低濃度區域109之兩端配置同時對P型或N型之高濃度雜質進行離子注入的高濃度區域110。
在中間絕緣膜111形成第一觸孔，設置第一金屬配線112。此時，即使設為在觸孔埋入例如鎢等之高熔點金屬的插座構造亦可。即使金屬配線112使用Al-Si或Al-Si-Cu、Al-Cu亦可。並且，為了防止接觸之尖刺，即使在該金屬下敷上由Ti、TiN所構成之阻障金屬層亦可。
為了設成多層配線，例如藉由P-CVD法之TEOS當作層間絕緣膜而被配置。為了在該層間絕緣膜之第一TEOS層113上取得更佳平坦性，於塗佈SOG層114之後，施予回蝕法，並且設置屬於絕緣膜之第二TEOS層115，成為最終的層間絕緣膜。
形成第二觸孔，並配置第二金屬配線116。即使金屬配線使用Al-Si或Al-Si-Cu、Al-Cu亦可。在保護膜117設置Pad和成為熔絲部分之開口的熔絲開口部118，成為本發明之實施型態的半導體裝置。
在熔絲106上隔著中間絕緣膜111而從第一層之金屬配線層形成有密封環119。第一TEOS113和第二TEOS115之間的SOG層114雖然露出於熔絲開口部118，但是在配置在熔絲106之上的密封環119被切斷，不會有露出於熔絲開口部118之SOG層114和從熔絲開口部分離之殘留在內部的SOG層114連接的情形
第3圖為沿著第1圖之切斷線B-B’之半導體裝置之模式剖面圖。在熔絲開口部118中熔絲106之形狀與第2圖所示者不同，無相當於熔絲修整雷射照射部120之部分，中間絕緣膜111堆積於基底之場絕緣膜103上。密封環 119係隔著中間絕緣膜111而被配置在屬於熔絲106之端部的熔絲端子部121之上方。此時，與熔絲端子部121接合之金屬配線112和密封環119之高度為相同。因此，第一TEOS層113和第二TEOS層115之間的SOG層114雖然露出於熔絲開口部118，但是在密封環119之上方被切斷，不會有與IC內部之SOG層114連接之情形。
並且，即使為第1圖之左側的熔絲106般之形狀，亦在密封環119下部形成多晶矽，故與熔絲端子部接合之金屬配線112和密封環119之高度成為相同，可以切斷SOG層，因此可以防止水分經SOG侵入，並可以防止在NBTI中IC之特性惡化。在此，可知將一個封閉之密封環所含的具有上述熔絲修整雷射照射部之上述熔絲的數量設為N，將各熔絲之熔絲修整雷射照射部之寬度各設為W1至WN時，通過熔絲端子之上的密封環之長度的總和L，滿足L>2×(W1+．．．WN)的不等式。
並且，亦可使熔絲端子部121之形狀變化，並使密封環119之下部幾乎佔據從熔絲端子部121延伸之多晶矽的層，能夠更防止水分之浸入。再者，明知藉由將不與熔絲端子部連接之多晶矽之層配置在密封環119之下部，仍可取得同樣之效果。
接著，使用第7圖至第10圖說明使用第1圖至第3圖所說明之半導體裝置之製造方法。
首先，如第7圖所示般，將形成在P型矽半導體基板101上之PMOS區域的N型井擴散層102、雖然無特別 記載但在NMOS區域形成P型井擴散層，並藉由LOCOS法所形成之氧化膜之場絕緣膜103形成例如4000~8000 Å。
接著，如第8圖所示般，將藉由熱氧化之閘極絕緣膜104形成100~400 Å左右，以取得期待之臨界值電壓之方式進行離子注入之後，以CVD法堆積成為閘極電極的多晶矽膜，並施予圖案製作，形成閘極電極105和利用雷射修整被切斷的熔絲106。此時，在成為閘極電極105及熔絲106之多晶矽膜中，藉由離子注入法或Doped-CVD法使磷或硼擴散，並使電極之極性成為N型或P型多晶矽。之後，堆積第二多晶矽，以成為低電阻之方式，對第二多晶矽注入低濃度雜質。在此，即使形成P型電阻體或N型電阻體中之任一者亦可。再者，即使以Doped-CVD法形成亦可。之後，於光微影工程之後，施予蝕刻，形成圖案，形成高電阻電阻體107。
然後，如第9圖所示般，形成成為PMOS電晶體之汲極、源極之P型高濃度雜質區域108，雖然無特別圖示但形成成為NMOS電晶體之源極及汲極的N型高濃度雜質區域。再者，為了謀求電阻體之接觸部分的低電阻化，對電阻體之低濃度區域109同時進行P型或N型之高濃度雜質之離子注入，形成高濃度區域110。
接著，形成中間絕緣膜111之後，形成第一觸孔，並以例如濺鍍法使第一金屬配線112堆積。此時，即使設為在觸孔埋入例如鎢等之高熔點金屬的插座構造亦可。即使 金屬配線112使用Al-Si或Al-Si-Cu、Al-Cu亦可。並且，為了防止接觸之尖刺，即使在該金屬下敷設由Ti、TiN所構成之阻障金屬層亦可。然後，以光微影、蝕刻工程形成第一金屬配線112。
之後，如第10圖所示般，為了使成為多層配線，以例如藉由P-CVD法之TEOS形成層間絕緣膜。為了在該層間絕緣膜之第一TEOS層113上取得更佳平坦性，於塗佈SOG層114之後，施予回蝕法，並且設置屬於絕緣膜之第二TEOS層115，成為最終的層間絕緣膜。
以後雖然無圖示，但是形成第二觸孔，並形成第二金屬配線116。該金屬配線即使使用例如Al-Si或Al-Si-Cu、Al-Cu亦可。然後，經由保護膜117之形成和Pad和熔絲部分之開口118之形成，形成第1圖至第3圖所示之半導體裝置。
101‧‧‧P型矽半導體基板
102‧‧‧N型井擴散層
103、303‧‧‧場絕緣膜
104‧‧‧閘極絕緣膜
105‧‧‧閘極電極
106、306‧‧‧熔絲
107‧‧‧高電阻電阻體
108‧‧‧P型高濃度雜質區域
109‧‧‧電阻體之低濃度區域
110‧‧‧電阻體之高濃度區域
111、311‧‧‧中間絕緣膜
112、321‧‧‧第一金屬配線
113、313‧‧‧第一TEOS層
114、314‧‧‧SOG層
115、315‧‧‧第二TEOS層
116‧‧‧第二金屬配線
117、317‧‧‧保護膜
118、318‧‧‧熔絲開口部
119、319‧‧‧密封環
120、320‧‧‧熔絲修整雷射照射部
121、321‧‧‧熔絲端子部
第1圖為本發明之熔絲部之模式俯視圖。
第2圖為沿著第1圖之切斷線A-A’之本發明相關的半導體裝置之模式剖面圖。
第3圖為沿著第1圖之切斷線B-B’之本發明相關的半導體裝置之模式剖面圖。
第4圖為以往之熔絲部之模式俯視圖。
第5圖為沿著第4圖之切斷線C-C’之以往的半導體裝置之模式剖面圖。
第6圖為沿著第4圖之切斷線D-D’之以往的半導體裝置之模式剖面圖。
第7圖為表示與本發明有關的半導體裝置之製造工程之圖示。
第8圖為接續第7圖表示與本發明有關之半導體裝置之製造工程的圖示。
第9圖為接續第8圖表示與本發明有關之半導體裝置之製造工程的圖示。
第10圖為接續第9圖表示與本發明有關之半導體裝置之製造工程的圖示。
106‧‧‧熔絲
112‧‧‧第一金屬配線
113‧‧‧第一TEOS層
118‧‧‧熔絲開口部
119‧‧‧密封環
120‧‧‧熔絲修整雷射照射部
121‧‧‧熔絲端子部

Claims (3)

  1. 一種半導體裝置，其特徵為：係由下述構件所構成，半導體基板；場絕緣膜，其係被設置在上述半導體基板上；由多晶矽所構成之熔絲，其係被設置在上述場絕緣膜上，具有被設置在被雷射修整之熔絲修整雷射照射部及被設置在其兩端之熔絲端子；中間絕緣膜，其係覆蓋上述熔絲；第一TEOS層，其係被設置在上述中間絕緣膜之上；SOG層，其係用以使上述第一TEOS層平坦化；第二TEOS層，其係被設置在上述SOG層及上述第一TEOS層之上；保護膜，其係被設置在上述第二TEOS層之上；開口部，其係從上述保護膜到上述第一TEOS層被設置在上述熔絲修整雷射照射部之上部；及由第一層之金屬配線層所構成之密封環，其係包圍上述開口部而被設置在上述中間絕緣膜之上，上述熔絲端子延伸至上述密封環之下部。
  2. 如申請專利範圍第1項所記載之半導體裝置，其中從上述熔絲端子延伸之多晶矽層位於上述密封環之下部。
  3. 如申請專利範圍第1項所記載之半導體裝置，其中將上述密封環所含的具有上述熔絲修整雷射照射部之 上述熔絲的數量設為N，將上述熔絲之上述熔絲修整雷射照射部之寬度各設為W1至WN時，通過上述熔絲端子之上的上述密封環之長度的總和L，滿足L>2×(W1+．．．WN)的不等式。
TW101134940A 2011-09-30 2012-09-24 Semiconductor device TWI573241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011218242 2011-09-30
JP2012171416A JP5981260B2 (ja) 2011-09-30 2012-08-01 半導体装置

Publications (2)

Publication Number Publication Date
TW201334148A true TW201334148A (zh) 2013-08-16
TWI573241B TWI573241B (zh) 2017-03-01

Family

ID=47991779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134940A TWI573241B (zh) 2011-09-30 2012-09-24 Semiconductor device

Country Status (5)

Country Link
US (1) US8803281B2 (zh)
JP (1) JP5981260B2 (zh)
KR (1) KR101886444B1 (zh)
CN (1) CN103035613B (zh)
TW (1) TWI573241B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478359B2 (en) * 2013-12-10 2016-10-25 Analog Devices Global Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit
JP6620024B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置
CN107195619B (zh) * 2017-05-10 2019-06-28 南京中感微电子有限公司 一种修调电路
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044829B2 (ja) * 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPH0521605A (ja) * 1991-07-12 1993-01-29 Sony Corp 半導体装置
JP2695548B2 (ja) 1991-09-04 1997-12-24 富士通株式会社 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
JPH0722508A (ja) 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
JPH09139431A (ja) * 1995-11-15 1997-05-27 Nec Corp 半導体装置とその製造方法
KR100194676B1 (ko) * 1996-04-24 1999-07-01 윤종용 전송 게이트 장치
US6399472B1 (en) * 1997-10-13 2002-06-04 Fujitsu Limited Semiconductor device having a fuse and a fabrication method thereof
US6423582B1 (en) * 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP3931016B2 (ja) * 1999-07-07 2007-06-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3328249B2 (ja) * 1999-11-24 2002-09-24 エヌイーシーマイクロシステム株式会社 半導体装置およびその製造方法
JP4374117B2 (ja) * 2000-06-21 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2002313924A (ja) * 2001-04-09 2002-10-25 Seiko Instruments Inc 半導体装置
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
JP2003264230A (ja) * 2002-03-11 2003-09-19 Ricoh Co Ltd 半導体装置及びその製造方法
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
KR100519799B1 (ko) * 2004-03-25 2005-10-10 삼성전자주식회사 반도체 소자의 퓨즈영역 및 그 제조방법
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
JP2006156960A (ja) * 2004-10-26 2006-06-15 Nec Electronics Corp 半導体装置
JP4830455B2 (ja) * 2005-11-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5133569B2 (ja) * 2006-02-22 2013-01-30 セイコーインスツル株式会社 半導体装置とその製造方法
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
JP5507178B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
KR101886444B1 (ko) 2018-08-07
US20130082349A1 (en) 2013-04-04
CN103035613B (zh) 2016-12-21
JP5981260B2 (ja) 2016-08-31
US8803281B2 (en) 2014-08-12
KR20130035926A (ko) 2013-04-09
CN103035613A (zh) 2013-04-10
JP2013084908A (ja) 2013-05-09
TWI573241B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
KR102156820B1 (ko) 반도체 장치
US8212261B2 (en) SiC semiconductor device with BPSG insulation film
KR100683098B1 (ko) 반도체 장치
TWI573241B (zh) Semiconductor device
US20080036002A1 (en) Semiconductor device and method of fabricating semiconductor device
US10181440B2 (en) Semiconductor device
WO2015174197A1 (ja) 半導体装置および半導体装置の製造方法
KR100317566B1 (ko) 레이저광 조사에 대한 고신뢰성 및 작은 점유영역을 동시에 실현한 반도체 장치 및 그 제조방법
JP2006222410A (ja) 半導体装置及びその製造方法
KR101764468B1 (ko) 쇼트키 다이오드 및 그 제조 방법
KR102095507B1 (ko) 반도체 집적회로 장치
JP4646891B2 (ja) 半導体装置及びその製造方法
JP2012004499A (ja) 半導体装置およびその製造方法
JP3125929B2 (ja) 半導体装置の製造方法
TW202119500A (zh) 半導體裝置以及半導體裝置的製造方法
JP2560218B2 (ja) 半導体装置の製造方法
JP2010073739A (ja) 半導体装置
JP2006005132A (ja) 半導体装置の製造方法および半導体装置
JPH09171972A (ja) 半導体装置の製造方法