CN103035613A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103035613A
CN103035613A CN2012103670985A CN201210367098A CN103035613A CN 103035613 A CN103035613 A CN 103035613A CN 2012103670985 A CN2012103670985 A CN 2012103670985A CN 201210367098 A CN201210367098 A CN 201210367098A CN 103035613 A CN103035613 A CN 103035613A
Authority
CN
China
Prior art keywords
fuse
layer
sealing ring
semiconductor device
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103670985A
Other languages
English (en)
Other versions
CN103035613B (zh
Inventor
长谷川尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103035613A publication Critical patent/CN103035613A/zh
Application granted granted Critical
Publication of CN103035613B publication Critical patent/CN103035613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供在以多层布线工艺通过SOG内蚀刻法进行平坦化的工艺中，防止起因于熔丝开口部的水分浸入下长期可靠性的劣化的半导体器件的制造方法。本发明的半导体器件采取多晶硅一直延伸至用于防止来自熔丝开口部的水分浸入的第一层金属的保护环的下部这一熔丝形状。据此用于充当熔丝的电极的金属布线和保护环的金属布线的高度一致，能防止SOG层到达IC内部。

Description

半导体器件
技术领域
本发明涉及具有MOS晶体管以及电阻的半导体器件。
背景技术
在电压检测器等模拟IC中，为了获得针对输出电压所希望的特性，一般采取如下措施：事先配置好例如用多晶硅等的薄膜电阻构成的激光微调（laser trimming）用的熔丝（fuse），并通过激光照射有选择地烧断熔丝来调节电阻体的组合模式，以调节之前工序中的批量生产差异所造成的特性差异及电路的目标值。
参考图4到图6就这种模拟IC中的激光微调用的熔丝进行说明。图4是平面图，图5是沿着截断线C-C’的截面示意图，然后图6是沿着截断线D-D’的截面示意图。为了能够对由多晶硅的薄膜电阻组成的熔丝306照射激光，部分地蚀刻作为保护膜的氮化膜317及多层布线间的层间绝缘膜313、315，以形成开口部318，因此熔丝开口部的氮膜及层间绝缘膜的侧壁会暴露出。而且在双金属工艺（double metal process）或者其以上的多层布线工艺中，作为平坦化的技术之一存在例如在涂敷了由SOG（Spin on Glass）构成的SOG层314以后再进行蚀刻这一技术，但在蚀刻技术的情况下，由于层叠的层间绝缘膜之间的SOG层314存在，所以水分自该SOG层浸入从而引起IC的元件特性变动，并能产生与长期可靠性有关的问题。特别是在PMOS晶体管中因在高温状态下施加了负的栅极偏压的情况下所引起的NBTI（Negative Bias Temperature Instability：负偏压温度不稳定）而发生晶体管的阈值电压偏移。
作为不使长期可靠性因来自该熔丝开口部的水分浸入而劣化的措施，例如在专利文献1以及专利文献2中公开了如下对策：通过从熔丝开口部到IC的内部，使用金属形成保护环以作为阻挡层来防止水分的侵入。
现有技术文献
专利文献1：日本专利公开特开平05-63091号公报；
专利文献2：日本专利公开特开平07-22508号公报。
使用图5以及图6就来自SOG层的水分浸入进行说明。图5表示沿着熔丝306的截面。即，图4的存在熔丝微调激光照射部320的部分的截面。在熔丝306之上隔着中间绝缘膜311而形成密封环319，虽然第一TEOS（313）和第二TEOS（315）之间的SOG层314在熔丝开口部318露出，但却被密封环319切断，不会与IC内部的SOG层314相接连。另一方面，图6表示不存在熔丝微调激光照射部320的部分的截面。在此截面中熔丝306只是相当于熔丝端子部321的部分，相当于熔丝微调激光照射部320的部分在图中未示出，中间绝缘膜311直接沉积于基底的场绝缘膜303上。因此密封环319就形成在比第一金属布线312还低的位置上，结果第一TEOS 313和第二TEOS 315之间的SOG层314就超越密封环319而与IC内部的SOG层314相接连，水分将会浸入到IC内部。
发明内容
本发明就是鉴于上述课题，其目的是提供用于防止起因于熔丝开口部的水分浸入所导致的IC特性劣化的半导体器件。
为了达到这一目的，技术方案1所记载的发明是一种半导体器件，包括：半导体衬底；设置在上述半导体衬底上的场绝缘膜；由多晶硅构成的熔丝，设置在上述场绝缘膜上，具有被激光微调的熔丝微调激光照射部以及在其两端设置的熔丝端子；覆盖上述熔丝的中间绝缘膜；设置在上述中间绝缘膜之上的第一TEOS层；使上述第一TEOS层平坦化的SOG层；设置在上述SOG层以及未被上述SOG层所覆盖的上述第一TEOS层之上的第二TEOS层；设置在上述第二TEOS层之上的保护膜；从上述保护膜到上述第一TEOS层、设置在上述熔丝微调激光照射部的上部的开口部；围绕上述开口部由在上述中间绝缘膜之上设置的第一层金属布线层组成的密封环，上述熔丝端子的宽度大于上述熔丝微调激光照射部，并且一直延伸至上述密封环的下部。
另外，技术方案2所记载的发明是在技术方案1所述的半导体器件中，上述熔丝端子的一部分延伸至由上述密封环所规定的区域内部。
另外，技术方案3所记载的发明是在技术方案1所述的半导体器件中，在设上述密封环所包含的具有上述熔丝微调激光照射部的上述熔丝的个数为N，上述熔丝的上述熔丝微调激光照射部的宽度分别为W1到WN的情况下，通过上述熔丝端子之上的上述密封环的长度的总和L满足L >2×（W1+...WN）的不等式。
在形成多层布线的IC中，能够可靠地遮断诸如作为长期可靠性劣化之起因的、从熔丝开口部来自所层叠的层间绝缘膜的SOG层的水分进入路径，以防止NBTI中的IC特性劣化。
附图说明
图1是本发明的熔丝部的示意平面图。
图2是沿着图1的截断线A-A’的本发明所涉及的半导体器件的示意截面图。
图3是沿着图1的截断线B-B’的本发明所涉及的半导体器件的示意截面图。
图4是现有的熔丝部的示意平面图。
图5是沿着图4的截断线C-C’的现有的半导体器件的示意截面图。
图6是沿着图4的截断线D-D’的现有的半导体器件的示意截面图。
图7是表示本发明所涉及的半导体器件的制造工序的图。
图8是接着图7表示本发明所涉及的半导体器件的制造工序的图。
图9是接着图8表示本发明所涉及的半导体器件的制造工序的图。
图10是接着图9表示本发明所涉及的半导体器件的制造工序的图。
附图标记说明
101 P型硅半导体衬底；102 N型阱扩散层；103、303 场绝缘膜；104 栅绝缘膜；105 栅电极；106、306 熔丝；107 高电阻电阻体；108 P型高浓度杂质区域；109 电阻体的低浓度区域；110 电阻体的高浓度区域；111、311 中间绝缘膜；112、312 第一金属布线；113、313 第一TEOS层；114、314 SOG层；115、315 第二TEOS层；116 第二金属布线；117、317 保护膜；118、318 熔丝开口部；119、319 密封环；120、320 熔丝微调激光照射部；121、321 熔丝端子部。
具体实施方式
下面，基于附图来说明本发明的实施方式。
图1中表示本发明的半导体器件的熔丝部的平面图，图2以及图3中表示本发明的半导体器件的示意截面图。
如通过将图1与表示现有的构造的图4进行比较所知那样，作为本发明的半导体器件的特征之处是熔丝端子121的一部分和由与金属布线112相同的金属布线层构成的密封环119的一部分相重叠这一点。图1的右侧所示的熔丝106是矩形的熔丝端子121和位于熔丝开口部118内的矩形的熔丝微调激光照射部120所构成的形状，左侧所示的熔丝106是熔丝端子121和熔丝微调激光照射部120的接合部，从熔丝微调激光照射部120到熔丝端子121为逐渐变粗的形状。在任一熔丝中都是熔丝端子的宽度宽于熔丝微调激光照射部，并配置成熔丝端子和由第一层金属布线层构成的密封环在平面视图上相重合。
图2是沿着图1的截断线A-A’的半导体器件的示意截面图。配置有：在P型硅半导体衬底101上的PMOS区域形成N型阱扩散层102；以及通过LOCOS法形成的氧化膜的场绝缘膜103。
而且还配置有：利用热氧化形成的栅绝缘膜104；利用N型或者P型的多晶硅膜形成的栅电极105以及通过激光微调来切除的熔丝106。进而，还配置有利用第二多晶硅形成的高电阻电阻体107。高电阻电阻体107无论是P型电阻体还是N型电阻体都无妨。
配置作为PMOS晶体管的漏、源极的P型高浓度杂质区域108；以及虽然未特别图示却是作为NMOS晶体管的源极以及漏极的N型高浓度杂质区域。同时，为了谋求电阻体的接触部分的低电阻化而同时在低浓度区域109的两端配置使P型或者N型的高浓度杂质被离子注入的高浓度区域110。
在中间绝缘膜111上形成第一接触孔，并设置第一金属布线112。此时，还可以采取在接触孔中埋入例如钨等高熔点金属的插塞（plug）构造。对于金属布线112也可以使用Al-Si或Al-Si-Cu、Al-Cu。进而，还可以为了防止接触尖峰（contact spike）而在此金属之下敷上由Ti、TiN构成的阻挡金属层（barrier metal layer）。
为了成为多层布线，配置例如利用P-CVD法的TEOS作为层间绝缘膜。在此层间绝缘膜的第一TEOS层113上为使平坦性变好而涂敷了SOG层114以后实施内蚀刻（etch back）法，进而设置作为绝缘膜的第二TEOS层115而作为最终的层间绝缘膜。
形成第二接触孔，并配置第二金属布线116。此金属布线还可以使用例如Al-Si或Al-Si-Cu、Al-Cu。在保护膜117设置作为Pad和熔丝部分的开口的熔丝开口部118，就成为本发明实施方式的半导体器件。
在熔丝106之上隔着中间绝缘膜111由第一层的金属布线层而形成密封环119。虽然第一TEOS 113和第二TEOS 115之间的SOG层114在熔丝开口部118露出，但却被配置在熔丝106之上的密封环119切断，露出在熔丝开口部118的SOG层114和残留在离开熔丝开口部的内部的SOG层114不会接连。
图3是沿着图1的截断线B-B’的半导体器件的示意截面图。在熔丝开口部118中熔丝106的形状与图2所示的不同，没有相当于熔丝微调激光照射部120的部分，中间绝缘膜111沉积于基底的场绝缘膜103上。密封环119隔着中间绝缘膜111被配置于作为熔丝106端部的熔丝端子部121的上方。此时，与熔丝端子部121相接合的金属布线112和密封环119的高度就变得相同。因此，虽然第一TEOS 113和第二TEOS 115之间的SOG层114在熔丝开口部118露出，但却被密封环119的上方切断，不会与IC内部的SOG层114相接连。
此外，即便是诸如图1左侧的熔丝106那样的形状，因在密封环119下部形成有多晶硅，故与熔丝端子部相接合的金属布线112和密封环119的高度就变得相同而能够切断SOG层，所以就可以防止经由SOG的水分浸入，能够防止NBTI中的IC特性劣化。在这里，可知在设一个封闭的密封环中所包含的具有熔丝微调激光照射部的熔丝的个数为N，各熔丝的熔丝微调激光照射部的宽度分别为W1到WN的情况下，通过熔丝端子之上的密封环的长度的总和L满足L >2×（W1+...WN）的不等式。
进而，还可以使熔丝端子部121的形状变化，使从熔丝端子部121延伸的多晶硅的层几乎占据密封环119的下部，能进一步防止水分的浸入。另外，显而易见通过将与熔丝端子部不连接的多晶硅的层配置在密封环119的下部，仍然可获得同样的效果。
接着，使用图7到图10来说明使用图1到图3所说明的半导体器件的制造方法。
首先，如图7所示，例如使在P型硅半导体衬底101上的PMOS区域形成的N型阱扩散层102；以及虽然未特别记载却是在NMOS区域形成P型阱扩散层并通过LOCOS法形成的氧化膜的场绝缘膜103形成例如4000~8000Å左右。
接着，如图8所示，在使利用热氧化的栅绝缘膜104形成100~400Å左右，并为获得所希望的阈值电压而进行了离子注入以后，通过CVD法沉积作为栅电极的多晶硅膜，并用光致抗蚀剂实施而形成栅电极105和通过激光微调法来切除的熔丝106。此时，在由栅电极105以及熔丝106组成的多晶硅膜中，通过离子注入法或Doped-CVD法使磷或者硼进行扩散，以使电极的极性成为N型或者P型多晶硅。之后，沉积第二多晶硅，并在第二多晶硅中注入低浓度杂质以成为电阻体。在这里无论是形成P型电阻体还是N型电阻体都无妨。另外，还可以通过Doped-CVD（掺杂CVD）法来进行形成。之后，在光刻工序之后，实施蚀刻以形成图案，形成高电阻电阻体107。
然后，如图9所示，形成作为PMOS晶体管的漏、源极的P型高浓度杂质区域108；以及虽然未特别图示却是作为NMOS晶体管的源极以及漏极的N型高浓度杂质区域。另外，为了谋求电阻体的接触部分的低电阻化，同时对电阻体的低浓度区域109进行P型或者N型的高浓度杂质的离子注入，形成高浓度区域110。
接着，在形成了中间绝缘膜111以后形成第一接触孔，并通过例如溅射法来沉积第一金属布线112。此时，还可以采取在接触孔埋入例如钨等高熔点金属的插塞构造。对于金属布线112也可以使用Al-Si或Al-Si-Cu、Al-Cu。进而，还可以为了防止接触尖峰而在此金属之下敷上由Ti、TiN构成的阻挡金属层。然后，通过光刻、蚀刻工序形成第一金属布线112。
之后，如图10所示，用例如利用P-CVD法的TEOS形成层间绝缘膜以作为多层布线。在此层间绝缘膜的第一TEOS层113上为使平坦性变好而涂敷了SOG层114以后实施内蚀刻法，进而沉积作为绝缘膜的第二TEOS层115而作为最终的层间绝缘膜。
虽然下面没有图示，但却还形成第二接触孔，并形成第二金属布线116。此金属布线还可以使用例如Al-Si或Al-Si-Cu、Al-Cu。然后，经过保护膜117的形成和Pad与熔丝部分的开口118的形成，图1至图3所示的半导体器件就得以形成。

Claims (3)

1.一种半导体器件，包括：
半导体衬底；
设置在所述半导体衬底上的场绝缘膜；
由多晶硅构成的熔丝，设置在所述场绝缘膜上，具有被激光微调的熔丝微调激光照射部以及在其两端设置的熔丝端子；
覆盖所述熔丝的中间绝缘膜；
设置在所述中间绝缘膜之上的第一TEOS层；
使所述第一TEOS层平坦化的SOG层；
设置在所述SOG层以及所述第一TEOS层之上的第二TEOS层；
设置在所述第二TEOS层之上的保护膜；
从所述保护膜到所述第一TEOS层、设置在所述熔丝微调激光照射部的上部的开口部；以及
围绕所述开口部由在所述中间绝缘膜之上设置的第一层金属布线层构成的密封环，
所述熔丝端子一直延伸至所述密封环的下部。
2.如权利要求1所述的半导体器件，其特征在于：
从所述熔丝端子延伸的多晶硅层处于所述密封环的下部。
3.如权利要求1所述的半导体器件，其特征在于：
在设所述密封环所包含的具有所述熔丝微调激光照射部的所述熔丝的个数为N，所述熔丝的所述熔丝微调激光照射部的宽度分别为W1到WN的情况下，通过所述熔丝端子之上的所述密封环的长度的总和L满足L >2×（W1+...WN）的不等式。
CN201210367098.5A 2011-09-30 2012-09-28 半导体器件 Active CN103035613B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-218242 2011-09-30
JP2011218242 2011-09-30
JP2012171416A JP5981260B2 (ja) 2011-09-30 2012-08-01 半導体装置
JP2012-171416 2012-08-01

Publications (2)

Publication Number Publication Date
CN103035613A true CN103035613A (zh) 2013-04-10
CN103035613B CN103035613B (zh) 2016-12-21

Family

ID=47991779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210367098.5A Active CN103035613B (zh) 2011-09-30 2012-09-28 半导体器件

Country Status (5)

Country Link
US (1) US8803281B2 (zh)
JP (1) JP5981260B2 (zh)
KR (1) KR101886444B1 (zh)
CN (1) CN103035613B (zh)
TW (1) TWI573241B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法
CN107195619A (zh) * 2017-05-10 2017-09-22 南京中感微电子有限公司 一种修调电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478359B2 (en) * 2013-12-10 2016-10-25 Analog Devices Global Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722508A (ja) * 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
US5990537A (en) * 1991-09-04 1999-11-23 Fujitsu Limited Semiconductor device with fuse
CN1359155A (zh) * 2000-09-27 2002-07-17 株式会社东芝 半导体器件及其制造方法
US20030168715A1 (en) * 2002-03-11 2003-09-11 Myoung-Kwang Bae Methods of forming fuse box guard rings for integrated circuit devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044829B2 (ja) * 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPH0521605A (ja) * 1991-07-12 1993-01-29 Sony Corp 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
JPH09139431A (ja) * 1995-11-15 1997-05-27 Nec Corp 半導体装置とその製造方法
KR100194676B1 (ko) 1996-04-24 1999-07-01 윤종용 전송 게이트 장치
KR100483226B1 (ko) * 1997-10-13 2005-04-15 후지쯔 가부시끼가이샤 퓨즈를 갖는 반도체 장치 및 그 제조 방법
US6423582B1 (en) * 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP3931016B2 (ja) * 1999-07-07 2007-06-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3328249B2 (ja) * 1999-11-24 2002-09-24 エヌイーシーマイクロシステム株式会社 半導体装置およびその製造方法
JP4374117B2 (ja) * 2000-06-21 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
JP2002313924A (ja) * 2001-04-09 2002-10-25 Seiko Instruments Inc 半導体装置
JP2003264230A (ja) * 2002-03-11 2003-09-19 Ricoh Co Ltd 半導体装置及びその製造方法
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
KR100519799B1 (ko) * 2004-03-25 2005-10-10 삼성전자주식회사 반도체 소자의 퓨즈영역 및 그 제조방법
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
JP2006156960A (ja) * 2004-10-26 2006-06-15 Nec Electronics Corp 半導体装置
JP4830455B2 (ja) * 2005-11-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5133569B2 (ja) * 2006-02-22 2013-01-30 セイコーインスツル株式会社 半導体装置とその製造方法
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
JP5507178B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990537A (en) * 1991-09-04 1999-11-23 Fujitsu Limited Semiconductor device with fuse
JPH0722508A (ja) * 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
CN1359155A (zh) * 2000-09-27 2002-07-17 株式会社东芝 半导体器件及其制造方法
US20030168715A1 (en) * 2002-03-11 2003-09-11 Myoung-Kwang Bae Methods of forming fuse box guard rings for integrated circuit devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法
CN105977238B (zh) * 2015-03-12 2021-04-27 艾普凌科有限公司 半导体装置及其制造方法
CN107195619A (zh) * 2017-05-10 2017-09-22 南京中感微电子有限公司 一种修调电路
CN107195619B (zh) * 2017-05-10 2019-06-28 南京中感微电子有限公司 一种修调电路

Also Published As

Publication number Publication date
KR20130035926A (ko) 2013-04-09
US20130082349A1 (en) 2013-04-04
JP5981260B2 (ja) 2016-08-31
KR101886444B1 (ko) 2018-08-07
TW201334148A (zh) 2013-08-16
CN103035613B (zh) 2016-12-21
US8803281B2 (en) 2014-08-12
TWI573241B (zh) 2017-03-01
JP2013084908A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
CN103972211A (zh) 半导体装置
US8212261B2 (en) SiC semiconductor device with BPSG insulation film
KR100899489B1 (ko) 반도체 장치 및 그 제조방법
US6274452B1 (en) Semiconductor device having multilayer interconnection structure and method for manufacturing the same
JP5010151B2 (ja) 半導体装置の製造方法
CN103035613A (zh) 半导体器件
US10014253B2 (en) Method of manufacturing semiconductor integrated circuit device
JP2006210584A (ja) 半導体装置およびその製造方法
JP2006222410A (ja) 半導体装置及びその製造方法
US11177395B2 (en) Semiconductor device and method of manufacturing the same
KR102095507B1 (ko) 반도체 집적회로 장치
JP4849504B2 (ja) 半導体装置、その製造方法、出力回路および電子機器
JP4646891B2 (ja) 半導体装置及びその製造方法
US20030036276A1 (en) Method for forming high resistance resistor with integrated high voltage device process
US11588008B2 (en) High resistance poly resistor
CN106098685A (zh) 半导体集成电路装置
JP2002094004A (ja) 半導体装置
KR19980065730A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160310

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder