JP4374117B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4374117B2 JP4374117B2 JP2000186623A JP2000186623A JP4374117B2 JP 4374117 B2 JP4374117 B2 JP 4374117B2 JP 2000186623 A JP2000186623 A JP 2000186623A JP 2000186623 A JP2000186623 A JP 2000186623A JP 4374117 B2 JP4374117 B2 JP 4374117B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- fuse
- sog
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば半導体メモリのように不良セルを切り離して予備セルを接続するためのヒューズ部を有する半導体装置の製造方法及び半導体装置に関するものである。
【０００２】
【従来の技術】
図２（ａ）〜（ｄ）は、従来のヒューズ部を有する半導体装置とその製造方法を示す概略の説明図であり、同図（ａ）はヒューズ部を表面から透視した平面図、及び同図（ｂ）〜（ｄ）は製造過程における同図（ａ）中の断面Ａ−Ａを示す断面図である。
【０００３】
図２（ａ），（ｄ）に示すように、この半導体装置のヒューズ部は、シリコン基板１上に形成された絶縁用の酸化膜２の上に、金属配線によって複数のヒューズ配線３が平行に配置され、更にその表面に酸化膜４が形成されている。酸化膜４の上には、ヒューズ配線３の切断領域３Ａを囲むように、金属膜によるガードリング５が形成されている。
【０００４】
酸化膜４及びガードリング５の上には、耐湿性を有する比較的薄い酸化膜６と、平坦性を保つための比較的厚い酸化膜７が順次形成されている。
ガードリング５とこの表面に形成された耐湿性の酸化膜６は、レーザビームでヒューズ配線３を切断したときに、このレーザビームによって酸化膜７，６，４に開けられた孔から湿気が浸入して他の回路素子の絶縁が劣化することを防止するためのものである。
【０００５】
このような半導体装置は、次のような工程で製造されていた。
まず、図２（ｂ）に示すように、シリコン基板１の表面を熱酸化して絶縁性の酸化膜２を形成する。酸化膜２の表面に配線用の金属膜を形成し、フォトリソグラフィ法及びエッチング法によって、ヒューズ配線３を含む金属配線を形成する。形成されたヒューズ配線３を含む金属配線上に、ＣＶＤ（Chemical Vapour Deposition：気相堆積）法によって絶縁用の酸化膜４を形成する。更に、酸化膜４の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ガードリング５を形成する。
【０００６】
次に、図２（ｃ）に示すように、ガードリング５が形成された酸化膜４の表面に、耐湿性を有する比較的薄い酸化膜６と、平坦性を保つための比較的厚い酸化膜７を順次形成する。続いて、酸化膜７の表面にＳＯＧ（Spin On Glass:液状ガラス）８を塗布する。ＳＯＧ８は、酸化膜７の表面に塗布して滑らかな表面を形成するためのもので、ガラスを有機性の溶剤で溶かして液体にしたものである。ＳＯＧ８をウエハ上に塗布した後、このウエハ全体を回転させて遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、酸化膜７の表面の凹凸がＳＯＧ８で埋められ、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。その後、加熱してＳＯＧ８を硬化させる。
【０００７】
更に、図２（ｄ）に示すように、ＳＯＧ８の表面からエッチバックを施し、表面から一定の厚さだけ、ＳＯＧ８及び酸化膜７の一部を除去する。この時、ＳＯＧ８及び酸化膜７のエッチング率が等しくなるように設定することにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
これにより、その後の工程において、酸化膜７Ａ上に精度良く回路素子を形成することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
即ち、ガードリング５の上に形成された酸化膜７の表面にＳＯＧ８を塗布し、これを遠心力で拡散して滑らかな表面に仕上げるようにしている。しかし、図２（ｃ）に示すように、例えば遠心力が図の左から右に作用する場合、拡散されたＳＯＧ８は右側のガードリング５のために突起した酸化膜７で阻まれる。これにより、ＳＯＧ８はガードリング５内で左側が薄く、右側が厚く形成される。
【０００９】
このようなＳＯＧ８の厚さの差は、図２（ｄ）に示すように、エッチバック後の酸化膜７Ａにもそのまま残され、ガードリング５内の酸化膜７Ａの膜厚が不均一となる。このため、各ヒューズ配線３上に形成される酸化膜７Ａの厚さが不均一になり、切断するヒューズ配線３上の酸化膜７Ａの厚さに応じて、照射するレーザビームのエネルギを変えなければならないという課題があった。
【００１０】
本発明は、前記従来技術が持っていた課題を解決し、ガードリング内のヒューズ配線上に厚さの均一な酸化膜を形成することができる半導体装置の製造方法及び半導体装置を提供するものである。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、請求項１に係る発明の半導体装置の製造方法は、第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板を準備する工程と、 前記第１の領域上に導電層を形成する工程と、前記第１の領域上に前記導電層を覆う第１の絶縁層を形成する工程と、前記導電層上の前記第１の絶縁層上にヒューズを形成する工程と、前記ヒューズ及び前記半導体基板上に、前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備え、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高くなるように第２の絶縁層を形成する工程と、前記第１の領域上に形成された前記ヒューズを取り囲むように前記第２の領域上の前記第２の絶縁層上にガードリングを形成する工程と、前記第２の絶縁層及び前記ガードリングを覆うように第３の絶縁層を形成する工程と、前記第３の絶縁層上にスピンコート法によりＳＯＧ膜を形成する工程と、前記ＳＯＧ膜側からエッチバックして前記ＳＯＧ膜及び前記第３の絶縁膜の一部を除去する工程とを有することを特徴とする。
【００１６】
請求項２に係る発明の半導体装置は、第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板と、前記第１の領域上に形成された導電層と、前記導電層を覆って形成された第１の絶縁膜と、前記第１の領域上の前記第１の絶縁膜上に形成されたヒューズと、前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備えて前記ヒューズ及び前記半導体基板上に形成され、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高く形成された第２の絶縁層と、前記第１の領域上に形成された前記ヒューズを取り囲んで前記第２の領域上の前記第２の絶縁層上に形成されたガードリングと、前記第２の絶縁層及び前記ガードリング上に形成された第３の絶縁層とを有し、前記第３の絶縁層はＳＯＧ膜の形成後にエッチバックを行うことによって平坦化されたものであることを特徴とする。
【００１７】
請求項３に係る発明の半導体装置は、請求項２に記載の半導体装置において、前記ヒューズが２つ以上形成されていることを特徴とする。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｆ）は、本発明の第１の実施形態を示す半導体装置の製造方法の説明図であり、図２中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、例えば半導体メモリのように、不良セル切り離して予備セルを接続するためのヒューズ部を有するものである。ヒューズ部は、例えば図２（ａ）に示すように、シリコン基板１上に絶縁用の酸化膜を介して金属配線による複数のヒューズ配線３が平行に配置されたものである。更に、ヒューズ配線３を囲むように酸化膜を介してガードリング５が形成され、このヒューズ配線３及びガードリング５上には一定の厚さ（例えば、０．５μｍ）の酸化膜が形成されている。
【００２２】
このような半導体装置は、次の工程１〜工程６で製造される。
（１） 工程１
図１（ａ）に示すように、シリコン基板１の表面を熱酸化して絶縁性の酸化膜２を形成する。酸化膜２の表面に下層配線用の金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ヒューズ配線３の下側に対応する箇所に、下層電極配線１１を形成する。
【００２３】
（２） 工程２
図１（ｂ）に示すように、酸化膜２と下層電極配線１１の表面に、ＣＶＤ法によって絶縁用の酸化膜１２（第１の絶縁膜）を形成する。これにより、下層電極配線１１上の酸化膜１２は、酸化膜２上に形成された酸化膜１２よりも高くなるように形成される。更に、酸化膜１２の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ヒューズ配線３を含む金属配線を形成する。
【００２４】
（３） 工程３
図１（ｃ）に示すように、酸化膜１２とヒューズ配線３の表面に、ＣＶＤ法によって絶縁用の酸化膜４（第２の絶縁膜）を形成する。更に、酸化膜４の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ガードリング５を形成する。これにより、ヒューズ配線３上に形成された酸化膜４とガードリング５との間に、凹部４Ｘが形成される。
【００２５】
（４） 工程４
図１（ｄ）に示すように、ガードリング５が形成された酸化膜４の表面に、平坦性を保つための比較的厚い酸化膜７（第３の絶縁膜）をＣＶＤ法によって形成する。酸化膜７の表面のヒューズ配線３とガードリング５の間に、凹部４Ｘに対応して凹部７Ｘが形成される。
【００２６】
（５） 工程５
図１（ｅ）に示すように、ウエハ表面にＳＯＧ８を塗布し、このウエハを回転させて、遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
このとき、遠心力が例えば図の左から右に作用した場合、拡散されたＳＯＧ８は右側の凹部７Ｘに溜まり、この凹部７Ｘは埋め尽くされる。一方、左側の凹部７ＸにもＳＯＧ８が溜まるが、その量は右側の凹部７Ｘに比べて少量である。その後、加熱してＳＯＧ８を硬化させる。
【００２７】
（６） 工程６
図１（ｆ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、表面から一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去する。この時、ＳＯＧ８及び酸化膜７のエッチング率が等しくなるようにエッチング条件を設定することにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
以上の工程で製造された半導体装置は、ウエハ状態で機能検査が行われ、不良箇所があれば、対応するヒューズ配線３をレーザビームで切断することによって予備の回路素子との接続変更が行われる。
【００２８】
以上のように、この第１の実施形態の半導体装置の製造方法及び半導体装置では、工程１において、シリコン基板１のヒューズ配線３に対応する箇所に、予め下層電極配線１１を形成している。これにより、工程４で酸化膜７を形成したときに、ガードリング５内側の酸化膜７の表面に凹部７Ｘが形成される。このため、工程５でＳＯＧ８を塗布して遠心力で拡散したときに、ガードリング５の内側の凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜を形成することができる。従って、工程６でＳＯＧ８の表面からエッチバックを施すことにより、ヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００２９】
（第２の実施形態）
図３（ａ），（ｂ）は、本発明の第２の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、トランジスタ等の回路素子が形成されない素子分離領域（以下、「フィールド」という）上にヒューズ配線３を設けると共に、このヒューズ配線３の周囲のアクティブ領域にガードリング５を設けたものである。
【００３０】
このような半導体装置は、次のような工程で製造される。
まず、図３（ａ）に示すように、シリコン基板１にＬＯＣＯＳ（Local Oxidation of Silicon：酸化膜分離）法によって、フィールドを選択的に酸化して、フィールド酸化膜１３を形成する。これにより、フィールドは、形成されたフィールド酸化膜１３のために盛り上がる。続いて、シリコン基板１のアクティブ領域及びフィールド酸化膜１３上に、ＣＶＤ法によって酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、第１の実施形態と同様に、酸化膜７の表面のヒューズ配線３とガードリング５の間に対応する箇所に凹部７Ｘが形成される。
【００３１】
酸化膜７を形成した後、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。その後、加熱してＳＯＧ８を硬化させる。
【００３２】
次に、図３（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、表面から一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去する。これにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
【００３３】
以上のように、この第２の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３をフィールド酸化膜１３の上に形成し、ガードリング５をアクティブ領域に形成するようにしているので、このヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００３４】
（第３の実施形態）
図４（ａ），（ｂ）は、本発明の第３の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、アクティブ領域にヒューズ配線３を設けると共に、フィールドにガードリング５を設けたものである。
【００３５】
このような半導体装置は、次のような工程で製造される。
まず、図４（ａ）に示すように、シリコン基板１にＳＴＩ法によってフィールド酸化膜を形成する。ＳＴＩ法は、まずフィールドとなる箇所をエッチングして溝を形成し、この溝にＣＶＤ法で酸化シリコンを堆積した後、ＣＭＰ（Chemical Mechanical Polish：化学的機械研磨）法で表面の酸化シリコンを削り取って平坦に仕上げるものである。通常、溝の幅は数μｍであるが、この場合には溝の幅を数１０μｍに形成している。これにより、溝中央の酸化シリコンが多く削り取られ、ディッシングと呼ばれる中央部が凹んだフィールド酸化膜１４が形成される。
【００３６】
続いて、シリコン基板１のアクティブ領域及びフィールド酸化膜１４上に、ＣＶＤ法によって酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、酸化膜７の表面のヒューズ配線３とガードリング５の間に対応する箇所に凹部７Ｘが形成される。また、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８による膜が形成される。
【００３７】
次に、図４（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００３８】
以上のように、この第３の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３をアクティブ領域に形成し、ガードリング５をＳＴＩ法で凹んだフィールド酸化膜１４の上部に形成するようにしているので、ヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００３９】
（第４の実施形態）
図５（ａ），（ｂ）は、本発明の第４の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、ヒューズ配線３とガードリング５の間に、ヒューズ下層コンタクトにより溝を形成したものである。
【００４０】
このような半導体装置は、次のような工程で製造される。
まず、図５（ａ）に示すように、シリコン基板１の表面に酸化膜１５を形成し、この酸化膜１５にヒューズ下層コンタクト用の溝１５Ｘを形成する。溝１５Ｘが形成された酸化膜１５の表面にＣＶＤ法で酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、酸化膜７の表面のヒューズ配線３とガードリング５の間に溝１５Ｘに対応して凹部７Ｘが形成される。また、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
【００４１】
次に、図５（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００４２】
以上のように、この第４の実施形態の半導体装置の製造方法及び半導体装置では、シリコン基板１上に形成した酸化膜１４にヒューズ下層コンタクト用の溝を形成しているので、ヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００４３】
（第５の実施形態）
図６（ａ），（ｂ）は、本発明の第５の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法では、酸化膜７を形成した後、この酸化膜７にＳＯＧ８を溜めるための凹部７を形成している。
【００４４】
このような半導体装置は、次のような工程で製造される。
まず、図６（ａ）に示すように、シリコン基板１の表面に酸化膜２、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。続いて、フォトリソグラフィ法及びエッチングによって、酸化膜７の表面のヒューズ配線３とガードリング５の間の対応する箇所に凹部７Ｘを形成する。更に、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
【００４５】
次に、図６（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００４６】
以上のように、この第５の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３とガードリング５の間に対応する箇所の酸化膜７に、凹部７Ｘを形成している。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００４７】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ），（ｂ）のようなものがある。
（ａ） 材料・寸法等は、例示したものに限定されない。
（ｂ） ヒューズ部のみならず、ＳＯＧによって一定の膜厚で平坦な表面を形成する場合に応用できる。
【００４８】
【発明の効果】
以上詳細に説明したように、本発明によれば、下層電極配線の上にヒューズ部を形成するようにしているので、このヒューズ部が高くなり、第３の酸化膜上のヒューズ部とガードリング間に凹部が形成される。これにより、遠心力で塗布された液状ガラスの余剰分がこの凹部に溜まり、均一な厚さで塗布することができる。
【００４９】
本発明によれば、酸化膜分離法によって形成されたフィールド酸化膜の上にヒューズ部を形成するようにしているので、このヒューズ部が高くなり、前記と同様の効果が得られる。
【００５０】
本発明によれば、半導体基板上のヒューズ部が形成される箇所の周囲に埋め込み型のフィールド酸化膜を形成しているので、ヒューズ部の周囲が低くなり、相対的にこのヒューズ部が高くなる。これにより、前記と同様の効果が得られる。
【００５１】
本発明によれば、半導体基板上のヒューズ部が形成される箇所の周囲に溝を有する絶縁膜を形成している。これにより、ヒューズ部とガードリングの間の第３の酸化膜に凹部が形成され、前記と同様の効果が得られる。
【００５２】
本発明によれば、ヒューズ部、ガードリング、及び第３の酸化膜を形成した後、この第３の酸化膜表面のヒューズ部とガードリングとの間に、溝を形成している。これにより、前記と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体装置の製造方法の説明図である。
【図２】従来のヒューズ部を有する半導体装置とその製造方法を示す概略の説明図である。
【図３】本発明の第２の実施形態を示す半導体装置の製造方法の説明図である。
【図４】本発明の第３の実施形態を示す半導体装置の製造方法の説明図である。
【図５】本発明の第４の実施形態を示す半導体装置の製造方法の説明図である。
【図６】本発明の第５の実施形態を示す半導体装置の製造方法の説明図である。
【符号の説明】
１ シリコン基板
２，４，７，７Ａ，１２，１５ 酸化膜
３ ヒューズ配線
５ ガードリング
８ ＳＯＧ
１１ 下層電極配線
１３，１４ フィールド酸化膜
【発明の属する技術分野】
本発明は、例えば半導体メモリのように不良セルを切り離して予備セルを接続するためのヒューズ部を有する半導体装置の製造方法及び半導体装置に関するものである。
【０００２】
【従来の技術】
図２（ａ）〜（ｄ）は、従来のヒューズ部を有する半導体装置とその製造方法を示す概略の説明図であり、同図（ａ）はヒューズ部を表面から透視した平面図、及び同図（ｂ）〜（ｄ）は製造過程における同図（ａ）中の断面Ａ−Ａを示す断面図である。
【０００３】
図２（ａ），（ｄ）に示すように、この半導体装置のヒューズ部は、シリコン基板１上に形成された絶縁用の酸化膜２の上に、金属配線によって複数のヒューズ配線３が平行に配置され、更にその表面に酸化膜４が形成されている。酸化膜４の上には、ヒューズ配線３の切断領域３Ａを囲むように、金属膜によるガードリング５が形成されている。
【０００４】
酸化膜４及びガードリング５の上には、耐湿性を有する比較的薄い酸化膜６と、平坦性を保つための比較的厚い酸化膜７が順次形成されている。
ガードリング５とこの表面に形成された耐湿性の酸化膜６は、レーザビームでヒューズ配線３を切断したときに、このレーザビームによって酸化膜７，６，４に開けられた孔から湿気が浸入して他の回路素子の絶縁が劣化することを防止するためのものである。
【０００５】
このような半導体装置は、次のような工程で製造されていた。
まず、図２（ｂ）に示すように、シリコン基板１の表面を熱酸化して絶縁性の酸化膜２を形成する。酸化膜２の表面に配線用の金属膜を形成し、フォトリソグラフィ法及びエッチング法によって、ヒューズ配線３を含む金属配線を形成する。形成されたヒューズ配線３を含む金属配線上に、ＣＶＤ（Chemical Vapour Deposition：気相堆積）法によって絶縁用の酸化膜４を形成する。更に、酸化膜４の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ガードリング５を形成する。
【０００６】
次に、図２（ｃ）に示すように、ガードリング５が形成された酸化膜４の表面に、耐湿性を有する比較的薄い酸化膜６と、平坦性を保つための比較的厚い酸化膜７を順次形成する。続いて、酸化膜７の表面にＳＯＧ（Spin On Glass:液状ガラス）８を塗布する。ＳＯＧ８は、酸化膜７の表面に塗布して滑らかな表面を形成するためのもので、ガラスを有機性の溶剤で溶かして液体にしたものである。ＳＯＧ８をウエハ上に塗布した後、このウエハ全体を回転させて遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、酸化膜７の表面の凹凸がＳＯＧ８で埋められ、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。その後、加熱してＳＯＧ８を硬化させる。
【０００７】
更に、図２（ｄ）に示すように、ＳＯＧ８の表面からエッチバックを施し、表面から一定の厚さだけ、ＳＯＧ８及び酸化膜７の一部を除去する。この時、ＳＯＧ８及び酸化膜７のエッチング率が等しくなるように設定することにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
これにより、その後の工程において、酸化膜７Ａ上に精度良く回路素子を形成することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
即ち、ガードリング５の上に形成された酸化膜７の表面にＳＯＧ８を塗布し、これを遠心力で拡散して滑らかな表面に仕上げるようにしている。しかし、図２（ｃ）に示すように、例えば遠心力が図の左から右に作用する場合、拡散されたＳＯＧ８は右側のガードリング５のために突起した酸化膜７で阻まれる。これにより、ＳＯＧ８はガードリング５内で左側が薄く、右側が厚く形成される。
【０００９】
このようなＳＯＧ８の厚さの差は、図２（ｄ）に示すように、エッチバック後の酸化膜７Ａにもそのまま残され、ガードリング５内の酸化膜７Ａの膜厚が不均一となる。このため、各ヒューズ配線３上に形成される酸化膜７Ａの厚さが不均一になり、切断するヒューズ配線３上の酸化膜７Ａの厚さに応じて、照射するレーザビームのエネルギを変えなければならないという課題があった。
【００１０】
本発明は、前記従来技術が持っていた課題を解決し、ガードリング内のヒューズ配線上に厚さの均一な酸化膜を形成することができる半導体装置の製造方法及び半導体装置を提供するものである。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、請求項１に係る発明の半導体装置の製造方法は、第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板を準備する工程と、 前記第１の領域上に導電層を形成する工程と、前記第１の領域上に前記導電層を覆う第１の絶縁層を形成する工程と、前記導電層上の前記第１の絶縁層上にヒューズを形成する工程と、前記ヒューズ及び前記半導体基板上に、前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備え、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高くなるように第２の絶縁層を形成する工程と、前記第１の領域上に形成された前記ヒューズを取り囲むように前記第２の領域上の前記第２の絶縁層上にガードリングを形成する工程と、前記第２の絶縁層及び前記ガードリングを覆うように第３の絶縁層を形成する工程と、前記第３の絶縁層上にスピンコート法によりＳＯＧ膜を形成する工程と、前記ＳＯＧ膜側からエッチバックして前記ＳＯＧ膜及び前記第３の絶縁膜の一部を除去する工程とを有することを特徴とする。
【００１６】
請求項２に係る発明の半導体装置は、第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板と、前記第１の領域上に形成された導電層と、前記導電層を覆って形成された第１の絶縁膜と、前記第１の領域上の前記第１の絶縁膜上に形成されたヒューズと、前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備えて前記ヒューズ及び前記半導体基板上に形成され、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高く形成された第２の絶縁層と、前記第１の領域上に形成された前記ヒューズを取り囲んで前記第２の領域上の前記第２の絶縁層上に形成されたガードリングと、前記第２の絶縁層及び前記ガードリング上に形成された第３の絶縁層とを有し、前記第３の絶縁層はＳＯＧ膜の形成後にエッチバックを行うことによって平坦化されたものであることを特徴とする。
【００１７】
請求項３に係る発明の半導体装置は、請求項２に記載の半導体装置において、前記ヒューズが２つ以上形成されていることを特徴とする。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｆ）は、本発明の第１の実施形態を示す半導体装置の製造方法の説明図であり、図２中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、例えば半導体メモリのように、不良セル切り離して予備セルを接続するためのヒューズ部を有するものである。ヒューズ部は、例えば図２（ａ）に示すように、シリコン基板１上に絶縁用の酸化膜を介して金属配線による複数のヒューズ配線３が平行に配置されたものである。更に、ヒューズ配線３を囲むように酸化膜を介してガードリング５が形成され、このヒューズ配線３及びガードリング５上には一定の厚さ（例えば、０．５μｍ）の酸化膜が形成されている。
【００２２】
このような半導体装置は、次の工程１〜工程６で製造される。
（１） 工程１
図１（ａ）に示すように、シリコン基板１の表面を熱酸化して絶縁性の酸化膜２を形成する。酸化膜２の表面に下層配線用の金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ヒューズ配線３の下側に対応する箇所に、下層電極配線１１を形成する。
【００２３】
（２） 工程２
図１（ｂ）に示すように、酸化膜２と下層電極配線１１の表面に、ＣＶＤ法によって絶縁用の酸化膜１２（第１の絶縁膜）を形成する。これにより、下層電極配線１１上の酸化膜１２は、酸化膜２上に形成された酸化膜１２よりも高くなるように形成される。更に、酸化膜１２の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ヒューズ配線３を含む金属配線を形成する。
【００２４】
（３） 工程３
図１（ｃ）に示すように、酸化膜１２とヒューズ配線３の表面に、ＣＶＤ法によって絶縁用の酸化膜４（第２の絶縁膜）を形成する。更に、酸化膜４の表面に金属膜を形成し、フォトリソグラフィ法及びエッチングによって、ガードリング５を形成する。これにより、ヒューズ配線３上に形成された酸化膜４とガードリング５との間に、凹部４Ｘが形成される。
【００２５】
（４） 工程４
図１（ｄ）に示すように、ガードリング５が形成された酸化膜４の表面に、平坦性を保つための比較的厚い酸化膜７（第３の絶縁膜）をＣＶＤ法によって形成する。酸化膜７の表面のヒューズ配線３とガードリング５の間に、凹部４Ｘに対応して凹部７Ｘが形成される。
【００２６】
（５） 工程５
図１（ｅ）に示すように、ウエハ表面にＳＯＧ８を塗布し、このウエハを回転させて、遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
このとき、遠心力が例えば図の左から右に作用した場合、拡散されたＳＯＧ８は右側の凹部７Ｘに溜まり、この凹部７Ｘは埋め尽くされる。一方、左側の凹部７ＸにもＳＯＧ８が溜まるが、その量は右側の凹部７Ｘに比べて少量である。その後、加熱してＳＯＧ８を硬化させる。
【００２７】
（６） 工程６
図１（ｆ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、表面から一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去する。この時、ＳＯＧ８及び酸化膜７のエッチング率が等しくなるようにエッチング条件を設定することにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
以上の工程で製造された半導体装置は、ウエハ状態で機能検査が行われ、不良箇所があれば、対応するヒューズ配線３をレーザビームで切断することによって予備の回路素子との接続変更が行われる。
【００２８】
以上のように、この第１の実施形態の半導体装置の製造方法及び半導体装置では、工程１において、シリコン基板１のヒューズ配線３に対応する箇所に、予め下層電極配線１１を形成している。これにより、工程４で酸化膜７を形成したときに、ガードリング５内側の酸化膜７の表面に凹部７Ｘが形成される。このため、工程５でＳＯＧ８を塗布して遠心力で拡散したときに、ガードリング５の内側の凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜を形成することができる。従って、工程６でＳＯＧ８の表面からエッチバックを施すことにより、ヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００２９】
（第２の実施形態）
図３（ａ），（ｂ）は、本発明の第２の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、トランジスタ等の回路素子が形成されない素子分離領域（以下、「フィールド」という）上にヒューズ配線３を設けると共に、このヒューズ配線３の周囲のアクティブ領域にガードリング５を設けたものである。
【００３０】
このような半導体装置は、次のような工程で製造される。
まず、図３（ａ）に示すように、シリコン基板１にＬＯＣＯＳ（Local Oxidation of Silicon：酸化膜分離）法によって、フィールドを選択的に酸化して、フィールド酸化膜１３を形成する。これにより、フィールドは、形成されたフィールド酸化膜１３のために盛り上がる。続いて、シリコン基板１のアクティブ領域及びフィールド酸化膜１３上に、ＣＶＤ法によって酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、第１の実施形態と同様に、酸化膜７の表面のヒューズ配線３とガードリング５の間に対応する箇所に凹部７Ｘが形成される。
【００３１】
酸化膜７を形成した後、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によってＳＯＧ８を酸化膜７の表面に均一かつ滑らかに拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。その後、加熱してＳＯＧ８を硬化させる。
【００３２】
次に、図３（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、表面から一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去する。これにより、エッチバック後の酸化膜７Ａの表面は、凹凸のない滑らかな表面に仕上がる。
【００３３】
以上のように、この第２の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３をフィールド酸化膜１３の上に形成し、ガードリング５をアクティブ領域に形成するようにしているので、このヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００３４】
（第３の実施形態）
図４（ａ），（ｂ）は、本発明の第３の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、アクティブ領域にヒューズ配線３を設けると共に、フィールドにガードリング５を設けたものである。
【００３５】
このような半導体装置は、次のような工程で製造される。
まず、図４（ａ）に示すように、シリコン基板１にＳＴＩ法によってフィールド酸化膜を形成する。ＳＴＩ法は、まずフィールドとなる箇所をエッチングして溝を形成し、この溝にＣＶＤ法で酸化シリコンを堆積した後、ＣＭＰ（Chemical Mechanical Polish：化学的機械研磨）法で表面の酸化シリコンを削り取って平坦に仕上げるものである。通常、溝の幅は数μｍであるが、この場合には溝の幅を数１０μｍに形成している。これにより、溝中央の酸化シリコンが多く削り取られ、ディッシングと呼ばれる中央部が凹んだフィールド酸化膜１４が形成される。
【００３６】
続いて、シリコン基板１のアクティブ領域及びフィールド酸化膜１４上に、ＣＶＤ法によって酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、酸化膜７の表面のヒューズ配線３とガードリング５の間に対応する箇所に凹部７Ｘが形成される。また、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８による膜が形成される。
【００３７】
次に、図４（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００３８】
以上のように、この第３の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３をアクティブ領域に形成し、ガードリング５をＳＴＩ法で凹んだフィールド酸化膜１４の上部に形成するようにしているので、ヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００３９】
（第４の実施形態）
図５（ａ），（ｂ）は、本発明の第４の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法で製造する半導体装置は、ヒューズ配線３とガードリング５の間に、ヒューズ下層コンタクトにより溝を形成したものである。
【００４０】
このような半導体装置は、次のような工程で製造される。
まず、図５（ａ）に示すように、シリコン基板１の表面に酸化膜１５を形成し、この酸化膜１５にヒューズ下層コンタクト用の溝１５Ｘを形成する。溝１５Ｘが形成された酸化膜１５の表面にＣＶＤ法で酸化膜２を形成する。更に、第１の実施形態と同様の工程で、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。これにより、酸化膜７の表面のヒューズ配線３とガードリング５の間に溝１５Ｘに対応して凹部７Ｘが形成される。また、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
【００４１】
次に、図５（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００４２】
以上のように、この第４の実施形態の半導体装置の製造方法及び半導体装置では、シリコン基板１上に形成した酸化膜１４にヒューズ下層コンタクト用の溝を形成しているので、ヒューズ配線３とガードリング５の間の酸化膜７上に、凹部７Ｘが形成される。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３の上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００４３】
（第５の実施形態）
図６（ａ），（ｂ）は、本発明の第５の実施形態を示す半導体装置の製造方法の説明図であり、図１中の要素と共通の要素には共通の符号が付されている。
この製造方法では、酸化膜７を形成した後、この酸化膜７にＳＯＧ８を溜めるための凹部７を形成している。
【００４４】
このような半導体装置は、次のような工程で製造される。
まず、図６（ａ）に示すように、シリコン基板１の表面に酸化膜２、ヒューズ配線３、酸化膜４、ガードリング５、及び酸化膜７を順次形成する。続いて、フォトリソグラフィ法及びエッチングによって、酸化膜７の表面のヒューズ配線３とガードリング５の間の対応する箇所に凹部７Ｘを形成する。更に、第１の実施形態と同様に、ウエハ表面にＳＯＧ８を塗布し、遠心力によって拡散させる。これにより、拡散されたＳＯＧ８は遠心力で拡散された側の凹部７Ｘに溜まり、酸化膜７の表面の細かな凹凸がＳＯＧ８で埋められ、フィールド領域上には厚さが均一で、極めて滑らかな表面を有するＳＯＧ８の膜が形成される。
【００４５】
次に、図６（ｂ）に示すように、ＳＯＧ８の表面からエッチバックを施し、ヒューズ配線３の上に０．５μｍ程度の酸化膜が残るように、一定の厚さだけＳＯＧ８及び酸化膜７の一部を除去し、エッチバック後の酸化膜７Ａの表面を、凹凸のない滑らかな表面に仕上げる。
【００４６】
以上のように、この第５の実施形態の半導体装置の製造方法及び半導体装置では、ヒューズ配線３とガードリング５の間に対応する箇所の酸化膜７に、凹部７Ｘを形成している。これにより、ＳＯＧ８を塗布して遠心力で拡散したときに、この凹部７ＸにこのＳＯＧ８が溜まり、酸化膜７の表面に厚さの均一なＳＯＧ８の膜が形成でき、エッチバックによってヒューズ配線３上の酸化膜７Ａの厚さを均一に仕上げることができる。
【００４７】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ），（ｂ）のようなものがある。
（ａ） 材料・寸法等は、例示したものに限定されない。
（ｂ） ヒューズ部のみならず、ＳＯＧによって一定の膜厚で平坦な表面を形成する場合に応用できる。
【００４８】
【発明の効果】
以上詳細に説明したように、本発明によれば、下層電極配線の上にヒューズ部を形成するようにしているので、このヒューズ部が高くなり、第３の酸化膜上のヒューズ部とガードリング間に凹部が形成される。これにより、遠心力で塗布された液状ガラスの余剰分がこの凹部に溜まり、均一な厚さで塗布することができる。
【００４９】
本発明によれば、酸化膜分離法によって形成されたフィールド酸化膜の上にヒューズ部を形成するようにしているので、このヒューズ部が高くなり、前記と同様の効果が得られる。
【００５０】
本発明によれば、半導体基板上のヒューズ部が形成される箇所の周囲に埋め込み型のフィールド酸化膜を形成しているので、ヒューズ部の周囲が低くなり、相対的にこのヒューズ部が高くなる。これにより、前記と同様の効果が得られる。
【００５１】
本発明によれば、半導体基板上のヒューズ部が形成される箇所の周囲に溝を有する絶縁膜を形成している。これにより、ヒューズ部とガードリングの間の第３の酸化膜に凹部が形成され、前記と同様の効果が得られる。
【００５２】
本発明によれば、ヒューズ部、ガードリング、及び第３の酸化膜を形成した後、この第３の酸化膜表面のヒューズ部とガードリングとの間に、溝を形成している。これにより、前記と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体装置の製造方法の説明図である。
【図２】従来のヒューズ部を有する半導体装置とその製造方法を示す概略の説明図である。
【図３】本発明の第２の実施形態を示す半導体装置の製造方法の説明図である。
【図４】本発明の第３の実施形態を示す半導体装置の製造方法の説明図である。
【図５】本発明の第４の実施形態を示す半導体装置の製造方法の説明図である。
【図６】本発明の第５の実施形態を示す半導体装置の製造方法の説明図である。
【符号の説明】
１ シリコン基板
２，４，７，７Ａ，１２，１５ 酸化膜
３ ヒューズ配線
５ ガードリング
８ ＳＯＧ
１１ 下層電極配線
１３，１４ フィールド酸化膜
Claims (3)
- 第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板を準備する工程と、
前記第１の領域上に導電層を形成する工程と、
前記第１の領域上に前記導電層を覆う第１の絶縁層を形成する工程と、
前記導電層上の前記第１の絶縁層上にヒューズを形成する工程と、
前記ヒューズ及び前記半導体基板上に、前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備え、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高くなるように第２の絶縁層を形成する工程と、
前記第１の領域上に形成された前記ヒューズを取り囲むように前記第２の領域上の前記第２の絶縁層上にガードリングを形成する工程と、
前記第２の絶縁層及び前記ガードリングを覆うように第３の絶縁層を形成する工程と、
前記第３の絶縁層上にスピンコート法によりＳＯＧ膜を形成する工程と、
前記ＳＯＧ膜側からエッチバックして前記ＳＯＧ膜及び前記第３の絶縁膜の一部を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 第１の表面を備え、前記第１の表面に第１の領域と前記第１の領域を取り囲む第２の領域とを備えた半導体基板と、
前記第１の領域上に形成された導電層と、
前記導電層を覆って形成された第１の絶縁膜と、
前記第１の領域上の前記第１の絶縁膜上に形成されたヒューズと、
前記第１の領域及び前記第２の領域に亘りかつ第２の表面を備えて前記ヒューズ及び前記半導体基板上に形成され、前記ヒューズ上の前記第２の表面の高さが前記第２の領域上の前記第２の表面の高さよりも高く形成された第２の絶縁層と、
前記第１の領域上に形成された前記ヒューズを取り囲んで前記第２の領域上の前記第２の絶縁層上に形成されたガードリングと、
前記第２の絶縁層及び前記ガードリング上に形成された第３の絶縁層と、
を有し、前記第３の絶縁層はＳＯＧ膜の形成後にエッチバックを行うことによって平坦化されたものであることを特徴とする半導体装置。 - 前記ヒューズが２つ以上形成されていることを特徴とする請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186623A JP4374117B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186623A JP4374117B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009157A JP2002009157A (ja) | 2002-01-11 |
| JP4374117B2 true JP4374117B2 (ja) | 2009-12-02 |
Family
ID=18686754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186623A Expired - Fee Related JP4374117B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4374117B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981260B2 (ja) * | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
-
2000
- 2000-06-21 JP JP2000186623A patent/JP4374117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009157A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| JP4374117B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6380085B2 (en) | Method of manufacturing semiconductor devices | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001036010A (ja) | 半導体装置の製造方法 | |
| JPH11121327A (ja) | 半導体装置及びその製造方法 | |
| JP2001176975A (ja) | 半導体装置及びその製造方法 | |
| US6143596A (en) | Planarization for interlayer dielectric | |
| JPH10247648A (ja) | 半導体装置とその製造方法 | |
| CN112864003B (zh) | 降低表面缺陷影响的刻蚀方法 | |
| TWI714423B (zh) | 半導體結構及其製造方法 | |
| US6091097A (en) | Semiconductor device and a method of manufacturing the same | |
| CN113336187B (zh) | Mems器件封装方法及封装结构 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPS6310898B2 (ja) | ||
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JP5670639B2 (ja) | 半導体装置の製造方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| KR100524917B1 (ko) | 반도체 소자의 금속 배선간 절연막 및 그 형성방법 | |
| JPH07118477B2 (ja) | 高集積半導体接続装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH09186232A (ja) | 半導体装置の製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |