JP5670639B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5670639B2 JP5670639B2 JP2010014307A JP2010014307A JP5670639B2 JP 5670639 B2 JP5670639 B2 JP 5670639B2 JP 2010014307 A JP2010014307 A JP 2010014307A JP 2010014307 A JP2010014307 A JP 2010014307A JP 5670639 B2 JP5670639 B2 JP 5670639B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
11 SOI(Silicon On Sapphire)基板
12 支持基板
12a シリコン基板
12b 二酸化シリコン膜
13 シリコン薄膜
14 層間絶縁膜
15 メタル配線
20 半導体素子
31 ボイド欠陥
Claims (4)
- 基板上に積層された絶縁層と前記絶縁層の表面に接して形成され前記絶縁層の前記表面の一部を露出するボイド欠陥を有する半導体層とを備えた半導体基板を準備する半導体基板準備工程と、
前記半導体層の表面と前記ボイド欠陥の側面と前記ボイド欠陥により露出した前記絶縁層の前記表面の露出部とを被覆する第1絶縁膜を化学気相成長法により形成する第1絶縁膜形成工程と、
前記第1絶縁膜の一部の領域を除去し、前記第1絶縁膜をマスクとした不純物注入により前記一部の領域に対応する前記半導体層の領域に拡散層を形成する拡散層形成工程と、
前記第1絶縁膜の残部の領域を除去し、前記半導体層の前記表面と前記ボイド欠陥の前記側面と前記絶縁層の前記表面の前記露出部とを露出する第1絶縁膜除去工程と、
前記半導体層の前記表面と前記ボイド欠陥の前記側面と前記絶縁層の前記表面の前記露出部とを覆うように第2絶縁膜を形成する第2絶縁膜形成工程と、
前記第2絶縁膜上に、前記拡散層に接続された配線層を形成する配線層形成工程とを含むことを特徴とする半導体装置の製造方法。 - 前記半導体基板はSOI基板であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体基板はSOS基板であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体基板はSOQ基板であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014307A JP5670639B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014307A JP5670639B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155059A JP2011155059A (ja) | 2011-08-11 |
JP5670639B2 true JP5670639B2 (ja) | 2015-02-18 |
Family
ID=44540836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014307A Active JP5670639B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5670639B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250421A (ja) * | 1995-03-10 | 1996-09-27 | Canon Inc | 半導体基板の製造方法および半導体基板 |
JP4507503B2 (ja) * | 2003-04-02 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び半導体装置の製造方法 |
JP2007194349A (ja) * | 2006-01-18 | 2007-08-02 | Canon Inc | 基板の製造方法 |
JP2009176918A (ja) * | 2008-01-24 | 2009-08-06 | Sumco Corp | Soi基板の製造方法 |
-
2010
- 2010-01-26 JP JP2010014307A patent/JP5670639B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011155059A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3764401B2 (ja) | 半導体装置の製造方法 | |
TWI409925B (zh) | 包含電容的晶片載體基板及其製造方法 | |
JP2957169B2 (ja) | 半導体素子の素子隔離層形成方法 | |
TW554472B (en) | A method for forming shallow trench isolation | |
JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたsoi集積回路へのキャリア基板コンタクトの作製 | |
JP2000183157A (ja) | Soiウェ―ハの製造方法 | |
JP2004186557A (ja) | 半導体装置の製造方法 | |
JPH118295A (ja) | 半導体装置及びその製造方法 | |
JP2001257259A (ja) | 素子分離構造形成方法 | |
JP2008053338A (ja) | 半導体装置の製造方法 | |
US7829400B2 (en) | Semiconductor device fabrication method and semiconductor device | |
JP2005142481A (ja) | 半導体装置の製造方法 | |
TWI823127B (zh) | 半導體記憶裝置 | |
JP5670639B2 (ja) | 半導体装置の製造方法 | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
JP2004040007A (ja) | 半導体装置の製造方法 | |
US7323394B2 (en) | Method of producing element separation structure | |
JP2006121092A (ja) | Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 | |
JP2004265975A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100190059B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
US20030162364A1 (en) | Method of forming shallow trench isolation in a substrate | |
JP5575217B2 (ja) | 半導体装置の製造方法 | |
JP2000031489A (ja) | 半導体装置の製造方法 | |
US10796943B2 (en) | Manufacturing method of semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5670639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |