JP5507178B2 - 半導体集積回路装置およびその製造方法 - Google Patents

Description

本発明は、ヒューズ素子を有する半導体集積回路装置およびその製造方法に関する。

ボルテージレギュレータやボルテージディテクタは、アナログ処理回路やロジック回路、容量、さらにブリーダー抵抗等で構成され、ブリーダー抵抗部には、検査工程で所望の電圧に調整できるように、抵抗選択用のヒューズ素子が設けられている。

その様な半導体集積回路装置の一従来例を図５および図６に示している。図５はヒューズ素子の平面図であり、図６は図５の切断線Ａ−Ａに沿った断面図である。図６に示すように、ヒューズ素子は、素子分離絶縁膜４０１上にＭＯＳＦＥＴのゲート電極と同一の導電材、つまり不純物をドープされた多結晶Ｓｉ膜とＷＳｉｘ 膜とからなるポリサイド膜４０２（図５の符号３０２に相当）で形成される。

ポリサイド膜４０２は、層間絶縁膜４０３と平坦化膜であるＢＰＳＧ膜４０４とに覆われており、ポリサイド膜４０２の両端部近傍に達するコンタクト孔４０５（図５の符号３０５に相当）がＢＰＳＧ膜４０４と層間絶縁膜４０３とに開孔されている。ＢＰＳＧ膜４０４上には、第１層目のアルミニウム膜４０６（図５の符号３０６に相当）から成る配線が、コンタクト孔４０５を介してポリサイド膜４０２にコンタクトする様にパターニングされている。アルミニウム膜４０６は、ＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第１層目の金属間絶縁膜４０７に覆われている。

図示されてはいないが、この一従来例では、第１層目のアルミニウム膜４０６の他に第２層目のアルミニウム膜も用いられている。このため、これらのアルミニウム膜同士の間の平坦化膜として、ＳＯＧ膜４０８が、回転塗布、キュアリング及びその後のエッチバックによって第１層目の金属間絶縁膜４０７上に形成されている。ＳＯＧ膜４０８は、ＴＥＯＳを原料としてプラズマＣＶＤ方で形成された第２層目の金属間絶縁膜４０９に覆われている。第２層目の金属間絶縁膜４０９はプラズマＣＶＤ法で形成されたオーバコート膜であるＳｉＮ膜４１０に覆われている。

また、ポリサイド膜４０２上には、ヒューズ素子であるこのポリサイド膜４０２をレーザ光で切断するための開口領域３１１が設けられている。開口領域３１１は、アルミニウムパッド（図示せず）上のＳｉＮ膜４１０をエッチングする時のマスクを用いて同時にエッチングされたものであるが、オーバエッチングのために、第２層目の金属間絶縁膜４０９まで達している。

特開平０５−０２１６０５号公報 特開平０７−０２２５０８号公報

ボルテージレギュレータやボルテージディテクタでは、素子形成後にウエハの状態で動作チェックが行われ、そのときに所望の電圧が出力できるように、所望の電圧に対応する抵抗のヒューズ素子が切断される。

そのため、図５および図６からも明らかな様に、ヒューズ素子のトリミング加工のための開口領域３１１の内側面、特に隣り合うヒューズ素子に接続されるアルミニウム配線間にＳＯＧ膜４０８が露出するが、ＳＯＧ膜４０８は、水を吸収しやすいという性質がある。このため、外部から侵入した水あるいは水分がＳＯＧ膜４０８を経路として、半導体集積回路の内部素子に混入し、半導体集積回路装置の信頼性不良の原因となっていた。

本発明は、この様な問題を考慮して成されたもので、多層配線の金属間絶縁膜構造を改良して、開口領域３１１の内側面、特に隣り合うヒューズ素子のアルミニウム配線間の開口領域３１１の内側面に露出したＳＯＧ膜４０８を分断し、半導体集積回路の内部素子への水分侵入を防ぐことで信頼性向上を図った半導体集積回路装置を提供することを目的としている。

本発明は上記課題を解決するために、以下のような手段を用いた。

まず、半導体基板上に素子分離絶縁膜を設け、素子分離絶縁膜上にヒューズ素子を設け、ヒューズ素子上に絶縁膜を設け、絶縁膜に接続孔を介してヒューズ素子に接続される第１配線層を設け、第１配線層と上方の第２配線層との間に第１金属間絶縁膜とＳＯＧと第２金属間絶縁膜を設けた半導体集積回路装置において、隣り合う前記ヒューズ素子に接続される第１配線層間のスペース幅を前記第１金属間絶縁膜の側壁厚さの２倍未満とすることを特徴とする半導体集積回路装置とした。

また、第１配線層の側面にサイドスペーサーを有し、第１配線層と前記サイドスペーサーを覆うように第１金属間絶縁膜を設けたことを特徴とする半導体集積回路装置とした。

また、サイドスペーサーは、シリコン酸化膜あるいはリン珪酸ガラス（ＰＳＧ) 膜あるいはシリコン窒化膜であることを特徴とする半導体集積回路装置とした。

そして、半導体基板上に素子分離絶縁膜を設け、素子分離絶縁膜上にヒューズ素子を設け、ヒューズ素子上に絶縁膜を設け、絶縁膜に接続孔を介してヒューズ素子に接続される第１配線層を設け、第１配線層と上方の第２配線層との間に第１金属間絶縁膜とＳＯＧと第２金属間絶縁膜を設けた半導体集積回路装置の製造方法において、第１配線層の側面にサイドスペーサーを形成する工程と、第１配線層および前記サイドスペーサーを覆うように第１金属間絶縁膜を形成する工程と、ヒューズ素子上方の保護膜に開口領域を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法とした。

本発明の半導体集積装置では、隣り合うヒューズ素子のアルミニウム配線間の幅を第１層目の金属間絶縁膜の側壁厚さの２倍未満とする。あるいはヒューズ素子に接続される配線層側面にサイドスペーサーを設けることで、アルミニウム配線間にＳＯＧ膜が残るスペースがなくなり、ＳＯＧ膜はインプロセス中で除去され、隣り合うヒューズ素子のアルミニウム配線間でＳＯＧ膜は途切れる。このため、ＳＯＧ膜から吸収された水分は、ＳＯＧ膜の途切れた部分において堰き止められ、半導体集積回路の内部素子へ水分が進入しないので、半導体集積回路の信頼性を向上することができる。

本発明の実施例１の半導体集積回路装置の模式断面図である。 本発明の実施例１の補足説明図 本発明の実施例２の半導体集積回路装置の模式断面図である。 本発明の実施例２の補足説明図 従来の半導体集積回路装置の模式平面図である。 図５の従来の半導体集積回路装置のＡ−Ａの模式断面図である。

以下にこの発明の実施の形態を図面に基づいて説明する。

実施例１について図１を基に説明する。図１は、多層配線の層間絶縁膜構造を改良して、信頼性向上を図った本発明の半導体集積回路装置の模式断面図である。

図１に示すように、ヒューズ素子は、半導体基板上に形成された素子分離絶縁膜１０１上にＭＯＳＦＥＴのゲート電極と同一の導電材、つまり不純物をドープされた多結晶Ｓｉ膜とＷＳｉｘ 膜とからなるポリサイド膜１０２で形成される。ポリサイド膜１０２は、層間絶縁膜１０３と平坦化膜であるＢＰＳＧ膜１０４とに覆われており、ポリサイド膜１０２の両端部近傍に達するコンタクト孔１０５がＢＰＳＧ膜１０４と層間絶縁膜１０３とに開孔されている。ＢＰＳＧ膜１０４上に、第１層目のアルミニウム膜１０６から成る配線が、コンタクト孔１０５を介してポリサイド膜１０２にコンタクトする様にパターニングされる。アルミニウム膜１０６は、ＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第１層目の金属間絶縁膜１０７に覆われる。第１層目の金属間絶縁膜１０７の表面にはＳＯＧ膜の回転塗布、キュアリング、エッチバックが施されるが、この結果ＳＯＧ膜は残らずに第１層目の金属間絶縁膜１０７の表面が露出して平坦化された状態となる。第１層目の金属間絶縁膜１０７の上にはＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第２層目の金属間絶縁膜１０９が形成され、その上に（図示しない）第２層目のアルミニウム膜を設ける。さらに、第２層目のアルミニウム膜および第２層目の金属間絶縁膜１０９を覆うようにプラズマＣＶＤ法にて保護膜であるＳｉＮ膜１１０を形成する。そして、アルミニウムパッドやトリミング加工のための開口領域を保護膜ＳｉＮ膜１１０に設ける。

この構造において、隣り合うヒューズ素子に接続するアルミニウム配線１０６間のスペース幅Ｂを、ＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第１層目の金属間絶縁膜１０７の側壁厚さの２倍未満とすることで、配線層間の形状が高アスペクト比を有することになり、ＳＯＧ膜が入り込む隙間がなくなる。その結果、インプロセス中の平坦化技術であるエッチバック工程によりＳＯＧ膜は完全に除去され、隣り合うヒューズ素子のアルミニウム配線間でＳＯＧ膜は途切れる。このため、半導体集積回路装置の内部素子へ水分が進入しないので、半導体集積回路装置の信頼性を向上することができる。なお、アルミニウム配線間のスペースにＳＯＧを存在させないように配線間を第１層目の金属間絶縁膜で埋め込む領域はヒューズ素子のトリミング加工のための開口領域の内側面に露出する領域であって、開口領域の内側面に露出しない領域においてはアルミニウム配線間のスペースにＳＯＧがあっても構わない。

ここで、上述の側壁厚さに定義について図２を用いて説明する。図２は実施例１の補足説明図であり、図２（ａ）は第１層目のアルミニウム配線１０６間のスペース幅Ｂが広い場合での第１層目の金属間絶縁膜堆積後の図である。アルミニウム配線１０６上に第１層目の金属間絶縁膜１０７をＣＶＤ法で堆積すると、アルミニウム配線１０６の上面および側面に第１層目の金属間絶縁膜１０７が被着する。ここでは第１層目の金属間絶縁膜をＳｉＯ_２膜とする。この時、アルミニウム配線上面におけるＳｉＯ_２膜の膜厚と側面における膜厚は異なり、一般に上面の膜厚よりも側面の膜厚は薄くなる傾向がある。また、図に示すようにアルミニウム配線１０６の側面のＳｉＯ_２膜膜厚は、その上下位置によっても膜厚は変化する。上述の側壁厚さとはアルミニウム配線１０６上面と同じ高さ位置のＳｉＯ_２膜の側面膜厚であって、図の符号Ｃで表現される。

図２（ｂ）のようにアルミニウム配線１０６間のスペース幅Ｂを狭くして第１層目の金属間絶縁膜１０７の側壁厚さの２倍未満とすると配線間はＳｉＯ_２膜で埋め込まれ、後に塗布されるＳＯＧ膜はアルミニウム配線１０６間のスペースに入り込むことができなくなる。ＳＯＧ膜塗布およびキュアリングを経た後、アルミニウム配線１０６間のスペース上方にあるＳＯＧ膜を除去するようにエッチバックすることで良好な平坦性を得ることができる。

以上のようにして形成された本発明の半導体集積回路装置では、アルミニウム配線間のスペースに吸湿性のＳＯＧ膜が無いため、開口領域から内部素子への水分の浸入が防止され、半導体集積回路の信頼性を向上することができる。

次に、実施例２について図３を基に説明する。図３の構造も図１と同様、多層配線の層間絶縁膜構造を改良して、信頼性向上を図った本発明の半導体集積回路装置の模式断面図である。

実施例２では、ＢＰＳＧ膜２０４上に、第１層目のアルミニウム膜２０７から成る配線が、コンタクト孔２０６を介してポリサイド膜２０２にコンタクトする様にパターニングされた後に、ＴＥＯＳを原料としてプラズマＣＶＤ法で形成されたＳｉＯ_２膜あるいはリン珪酸ガラス（ＰＳＧ）膜またはＳｉＮ膜で覆い、アルミニウム膜２０６をエッチストッパーとしたエッチバックによってアルミニウム配線層端にサイドスペーサー２１２を形成する。次いで、第１層目のアルミニウム膜２０６とサイドスペーサー２１２とＢＰＳＧ膜２０４を覆うように第１層目の金属間絶縁膜２０７を設ける。そして、第１層目の金属間絶縁膜２０７の表面にはＳＯＧ膜の回転塗布、キュアリング、エッチバックが施されるが、このときＳＯＧ膜は残らずに第１層目の金属間絶縁膜２０７の表面が露出して平坦化された状態となる。第１層目の金属間絶縁膜２０７の上にはＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第２層目の金属間絶縁膜２０９が形成され、その上に（図示しない）第２層目のアルミニウム膜を設ける。さらに、第２層目のアルミニウム膜および第２層目の金属間絶縁膜１０９を覆うようにプラズマＣＶＤ法にて保護膜であるＳｉＮ膜２１０を形成する。そして、アルミニウムパッドやトリミング加工のための開口領域を保護膜ＳｉＮ膜２１０に設ける。

この構造において、隣り合うヒューズ素子に接続するアルミニウム配線２０６間のスペース幅Ｄを、ＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第１層目の金属間絶縁膜２０７の側壁厚さの２倍未満とすることで、配線層間の形状が高アスペクト比を有することになり、ＳＯＧ膜が入り込む隙間がなくなる。その結果、インプロセス中の平坦化技術であるエッチバック工程によりＳＯＧ膜は完全に除去され、隣り合うヒューズ素子のアルミニウム配線間でＳＯＧ膜は途切れる。このため、半導体集積回路装置の内部素子へ水分が進入しないので、半導体集積回路装置の信頼性を向上することができる。なお、アルミニウム配線間のスペースにＳＯＧを存在させないように配線間を第１層目の金属間絶縁膜で埋め込む領域はヒューズ素子のトリミング加工のための開口領域の内側面に露出する領域であって、開口領域の内側面に露出しない領域においてはアルミニウム配線間のスペースにＳＯＧがあっても構わない。

ここで、図４を利用して実施例２の補足説明を行う。図４は実施例２の補足説明図であり、第１層目のアルミニウム配線２０６間のスペース幅Ｄが広い場合での第１層目の金属間絶縁膜堆積後の図である。第１層目のアルミニウム配線２０６の側面にはサイドスペーサー２１２が形成され、サイドスペーサー２１２および第１層目のアルミニウム配線２０６を覆うように第１層目の金属間絶縁膜２０７が堆積し、この時の第１層目の金属間絶縁膜の側壁厚さＥは、図２（ａ）に示した第１層目の金属間絶縁膜の側壁厚さＣに比べ大きくなっている。これはサイドスペーサー２１２が下敷きとなっているためである。

以上のような構成とすることで実施例１に示した半導体集積回路装置に比べ第１層目のアルミニウム配線間のスペース幅を広くすることが可能となる。また、第１層目のアルミニウム配線間のスペースに埋め込まれた第１層目の金属間絶縁膜内に微小なボイド（空孔）を発生させる懸念も無くなり、より信頼性の高い半導体集積回路装置とすることができる。

１０１、２０１、４０１ 素子分離絶縁膜
１０２、２０２、３０２、４０２ ポリサイド膜(ヒューズ素子)
１０３、２０３、４０３ 層間絶縁膜
１０４、２０４、４０４ ＢＰＳＧ膜
１０５、２０５、３０５、４０５ コンタクト孔
１０６、２０６、３０６、４０６ 第１層目のアルミニウム膜(配線層)
１０７、２０７、４０７ 第１層目の金属間絶縁膜
４０８ ＳＯＧ膜
１０９、２０９、４０９ 第２層目の金属間絶縁膜
１１０、２１０、４１０ ＳｉＮ膜（保護膜）
３１１ 開口領域
２１２ サイドスペーサー
Ｂ、Ｄ スペース幅
Ｃ、Ｅ 側壁厚さ

Claims (4)

1. 半導体基板上に配置された素子分離絶縁膜と、
   前記素子分離絶縁膜上に配置されたヒューズ素子と、
   前記ヒューズ素子上に配置された絶縁膜と、
   前記絶縁膜に設けられた接続孔を介して前記ヒューズ素子に接続される第１配線層と、
   前記第１配線層とその上方に配置された第２配線層との間に設けられた、平坦化された第１金属間絶縁膜および第２金属間絶縁膜と、
   前記第２金属間絶縁膜の上に設けられた保護膜と、
   を有する半導体集積回路装置であって、
   前記保護膜は前記ヒューズ素子上方に開口領域を有しており、
   隣り合う前記ヒューズ素子に接続される前記第１配線層間のスペース幅を前記第１金属間絶縁膜の側壁厚さの２倍未満とし、前記開口領域の内側に露出する前記第１配線層間が前記第１金属絶縁層のみで埋め込まれていることを特徴とする半導体集積回路装置。
2. 半導体基板上に配置された素子分離絶縁膜と、
   前記素子分離絶縁膜上に配置されたヒューズ素子と、
   前記ヒューズ素子上に配置された絶縁膜と、
   前記絶縁膜に設けられた接続孔を介して前記ヒューズ素子に接続される第１配線層と、
   前記第１配線層とその上方に配置された第２配線層との間に設けられた、平坦化された第１金属間絶縁膜および第２金属間絶縁膜と、
   前記第２金属間絶縁膜の上に設けられた保護膜と、
   を有する半導体集積回路装置であって、
   前記保護膜は前記ヒューズ素子上方に開口領域を有し、
   前記第１配線層の側面にサイドスペーサーを有し、
   隣り合う前記ヒューズ素子に接続される前記第１配線層間のスペース幅を、前記サイドスペーサーを形成するための絶縁膜の側壁厚さの２倍未満とし、前記開口領域の内側に露出する前記第１配線層間が前記第１金属絶縁層のみで埋め込まれていることを特徴とする半導体集積回路装置。
3. 前記サイドスペーサーは、シリコン酸化膜あるいはリン珪酸ガラス（ＰＳＧ）膜あるいはシリコン窒化膜であることを特徴とする請求項２記載の半導体集積回路装置。
4. 半導体基板上に素子分離絶縁膜を設ける工程と、
   前記素子分離絶縁膜上にヒューズ素子を設ける工程と、
   前記ヒューズ素子上に絶縁膜を設ける工程と、
   前記絶縁膜に接続孔を介して前記ヒューズ素子に接続される第１配線層を、隣り合う前記ヒューズ素子に接続される前記第１配線層間のスペース幅を前記絶縁膜の側壁厚さの２倍未満となるよう設ける工程と、
   前記第１配線層の側面にサイドスペーサーを形成する工程と、
   前記第１配線層および前記サイドスペーサーを覆うように第１金属間絶縁膜を形成する工程と、
   前記第１金属間絶縁膜の上にＳＯＧを設けてからエッチバックにより前記第１金属間絶縁膜を平坦化し、その上に第２金属間絶縁膜を設ける工程と、
   前記第２金属間絶縁膜の上に保護膜を形成する工程と、
   前記ヒューズ素子上方の前記保護膜に開口領域を、前記開口領域の内側に前記第１配線層および前記第１配線層間に埋め込まれた第１金属絶縁層が露出するように形成する工程と、
   を有する半導体集積回路装置の製造方法。

Images