JPH10242204A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH10242204A
JPH10242204A JP9044481A JP4448197A JPH10242204A JP H10242204 A JPH10242204 A JP H10242204A JP 9044481 A JP9044481 A JP 9044481A JP 4448197 A JP4448197 A JP 4448197A JP H10242204 A JPH10242204 A JP H10242204A
Authority
JP
Japan
Prior art keywords
insulating film
bonding pad
semiconductor device
peripheral portion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9044481A
Other languages
English (en)
Other versions
JP3354424B2 (ja
Inventor
Yoshisue Jitsuzawa
佳居 実沢
Hiroyasu Ishihara
宏康 石原
Hideki Mizuhara
秀樹 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP04448197A priority Critical patent/JP3354424B2/ja
Priority to US09/030,560 priority patent/US6150725A/en
Priority to KR1019980006080A priority patent/KR100570239B1/ko
Publication of JPH10242204A publication Critical patent/JPH10242204A/ja
Application granted granted Critical
Publication of JP3354424B2 publication Critical patent/JP3354424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】素子特性の劣化や配線の信頼性の低下を防止す
ることの可能なボンディングパッドを備えた半導体装置
およびその製造方法を提供する。 【解決手段】開口部１２２の側壁には平坦化絶縁膜１２
１が露出している。しかし、平坦化絶縁膜１２１はリン
グ２によって断ち切られている。そのため、外部からの
水分や汚染物質が、半導体チップ１０１内に侵入するの
を防止することができる。すなわち、外部からの水分や
汚染物質は、開口部１２２の側壁から露出した平坦化絶
縁膜１２１を通り、溝３の上の平坦化絶縁膜１２１まで
達しても、平坦化絶縁膜１２１がリング２によって断ち
切られているため、半導体チップ１内にそれ以上侵入す
ることができない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置および半
導体装置の製造方法に係り、詳しくは、ボンディングパ
ッドを備えた半導体装置およびその製造方法に関するも
のである。
【０００２】
【従来の技術】セラミックまたは樹脂によって形成され
たパッケージに半導体チップを搭載する際には、半導体
チップに設けられたボンディングパッドとパッケージの
外に出ているリード端子とを電気的に接続するボンディ
ング作業を行わなければならない。そのボンディングの
方法には、ボンディングパッドとリード端子とを金属細
線から成るボンディングワイヤを用いて接続するワイヤ
ボンディング法と、ボンディングワイヤを用いないワイ
ヤレスボンディング法とがある。
【０００３】図１１に、従来の半導体チップ１０１の概
略断面図を示す。半導体チップ１０１は、半導体基板１
０２に形成されたＭＯＳトランジスタ１０３などの素子
と、半導体基板１０２上に形成された多層配線１０４と
から構成されている。
【０００４】ＭＯＳトランジスタ１０３は、ソース・ド
レイン領域１０５およびゲート電極１０６から構成され
ている。各ソース・ドレイン領域１０５は半導体基板１
０２の表面に形成されている。ゲート電極１０６は、各
ソース・ドレイン領域１０５間の半導体基板１０２上に
ゲート絶縁膜１０７を介して形成されている。
【０００５】多層配線１０４は、各層間絶縁膜１０８，
１０９、素子分離絶縁膜１１０、各配線層１１１，１１
２、ボンディングパッド１１３、各ビアホール１１４，
１１５、各ビアホール埋め込みプラグ１１６，１１７、
パッシベーション膜１１８から構成されている。
【０００６】素子分離絶縁膜１１０は半導体基板１０２
上に形成され、ＭＯＳトランジスタ１０３などの素子間
の素子分離を行っている。第１の層間絶縁膜１０８は半
導体基板１０２および素子分離絶縁膜１１０の上に形成
されている。下層の配線層１１１は層間絶縁膜１０８上
に形成されている。第２層の配線層１１２は最上層の層
間絶縁膜１０９上に形成されている。ボンディングパッ
ド１１３は配線層１１２と同一材料により同一工程に
て、層間絶縁膜１０９上に形成されている。
【０００７】尚、各層間絶縁膜１０８，１０９の表面
は、ＣＭＰ（Chemical Mechanical Polish）法などを用
いて平坦化されている。ビアホール１１４は層間絶縁膜
１０８に形成されている。ビアホール埋め込みプラグ１
１６はビアホール１１４内に形成されている。そして、
ビアホール埋め込みプラグ１１６を介して、ソース・ド
レイン領域１０５と配線層１１１とが電気的に接続され
ている。ビアホール１１５は層間絶縁膜１０９に形成さ
れている。ビアホール埋め込みプラグ１１７はビアホー
ル１１５内に形成されている。そして、ビアホール埋め
込みプラグ１１７を介して、配線層１１１と配線層１１
２ならびに配線層１１１とボンディングパッド１１３が
電気的に接続されている。
【０００８】パッシベーション膜１１８は、ボンディン
グパッド１１３の表面中央部を除く半導体チップ１０１
の表面（配線層１１２および層間絶縁膜１０９の上）に
形成されている。パッシベーション膜１１８には、半導
体チップ１０１の表面を傷から守る機能がある。また、
パッシベーション膜１１８には、ＭＯＳトランジスタ１
０３などの素子や各配線層１１１，１１２およびビアホ
ール埋め込みプラグ１１６，１１７に対して、半導体チ
ップ１０１の外部から水分や汚染物質が侵入するのを防
止する機能もある。
【０００９】パッシベーション膜１１８から露出したボ
ンディングパッド１１３の表面中央部には、ボンディン
グワイヤ１１９が熱圧着されている。ボンディングワイ
ヤ１１９は、ボンディングパッド１１３とパッケージの
リード端子（図示略）とを電気的に接続する。
【００１０】
【発明が解決しようとする課題】近年、半導体チップ１
０１の高集積化に伴い、各配線層１１２が微細化されて
その配線密度も高くなっている。そのため、各配線層１
１２上に形成されたパッシベーション膜１１８の段差被
覆性が低下し、各配線層１１２の側壁下部１１２ａに形
成されたパッシベーション膜１１８の膜厚は、その他の
部分に比べて薄くなっている。その結果、前記したパッ
シベーション膜１１８の機能が損なわれるという問題が
ある。また、パッシベーション膜１１８の段差被覆性が
低下すると、各配線層１１２間にパッシベーション膜１
１８によって囲まれた空間であるボイドαが生じる。ボ
イドα内には水分や汚染物質が封じこまれ易く、その水
分や汚染物質が半導体チップ１０１に悪影響を与える恐
れがある。
【００１１】そこで、図１２に示すように、各配線層１
１２上に絶縁膜１２０を介して平坦化絶縁膜１２１を形
成し、その平坦化絶縁膜１２１上にパッシベーション膜
１１８を形成することにより、パッシベーション膜１１
８の表面を平坦化してその膜厚を均一化する技術が提案
されている。そのような平坦化絶縁膜１２１としてはＳ
ＯＧ（Spin On Glass ）膜が用いられる。
【００１２】ここで、ボンディングパッド１１３の表面
中央部は、各膜１１８，１２１，１２０に形成された開
口部１２２から露出しており、その表面中央部にボンデ
ィングワイヤ１１９が熱圧着されている。
【００１３】しかし、開口部１２２の側壁には平坦化絶
縁膜１２１が露出している。ＳＯＧ膜は水分や汚染物質
の透過防止性能が低い。そのため、図１２の矢印Ａに示
すように、開口部１２２の側壁から露出した平坦化絶縁
膜１２１を通って、外部から半導体チップ１０１内に水
分や汚染物質が侵入する恐れがある。半導体チップ１０
１内に侵入した水分や汚染物質は、ＭＯＳトランジスタ
１０３などの素子の特性を劣化させたり、各配線層１１
１，１１２およびビアホール埋め込みプラグ１１６，１
１７を腐食させて導通不良を起こさせ、配線の信頼性を
低下させる。
【００１４】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、素子特性の劣化や配線
の信頼性の低下を防止することの可能なボンディングパ
ッドを備えた半導体装置およびその製造方法を提供する
ことにある。
【００１５】
【課題を解決するための手段】請求項１に記載の発明
は、ボンディングパッドの外周部を囲むように少なくと
も１本以上のリングが設けられ、ボンディングパッドと
リングの間または各リング間に溝が形成されたことをそ
の要旨とする。
【００１６】請求項２に記載の発明は、ボンディングパ
ッドの外周部を囲むように少なくとも１本以上設けられ
たリングと、ボンディングパッドとリングの間または各
リング間に形成された溝と、半導体チップの表面に形成
された塗布絶縁膜から成る平坦化絶縁膜とを備え、平坦
化絶縁膜はリングによって断ち切られた構造のことをそ
の要旨とする。
【００１７】請求項３に記載の発明は。ボンディングパ
ッドの外周部を囲むように少なくとも１本以上設けられ
たリングと、ボンディングパッドとリングの間または各
リング間に形成された溝と、半導体チップの表面に形成
された塗布絶縁膜から成る平坦化絶縁膜とを備え、平坦
化絶縁膜はボンディングパッドの周縁部を覆い、そのボ
ンディングパッドの周縁部を覆う平坦化絶縁膜と、ボン
ディングパッド以外の部分に形成された平坦化絶縁膜と
がリングによって断ち切られた構造のことをその要旨と
する。
【００１８】請求項４に記載の発明は、ボンディングパ
ッドの外周部に対応して基板に形成された少なくとも１
本以上の溝を備えたことをその要旨とする。請求項５に
記載の発明は、ボンディングパッドの外周部に対応して
基板に形成された少なくとも１本以上の溝と、半導体チ
ップの表面に形成された塗布絶縁膜から成る平坦化絶縁
膜とを備え、平坦化絶縁膜はボンディングパッドの周縁
部によって断ち切られた構造のことをその要旨とする。
【００１９】請求項６に記載の発明は、ボンディングパ
ッドの外周部に対応して基板に形成された少なくとも１
本以上の溝と、半導体チップの表面に形成された塗布絶
縁膜から成る平坦化絶縁膜とを備え、平坦化絶縁膜はボ
ンディングパッドの周縁部を覆い、そのボンディングパ
ッドの周縁部を覆う平坦化絶縁膜と、ボンディングパッ
ド以外の部分に形成された平坦化絶縁膜とがボンディン
グパッドの周縁部によって断ち切られた構造のことをそ
の要旨とする。
【００２０】請求項７に記載の発明は、ボンディングパ
ッドの外周部に対応してボンディングパッドの下にある
最上層の層間絶縁膜に形成された少なくとも１本以上の
溝を備えたことをその要旨とする。
【００２１】請求項８に記載の発明は、ボンディングパ
ッドの外周部に対応してボンディングパッドの下にある
最上層の層間絶縁膜に形成された少なくとも１本以上の
溝と、半導体チップの表面に形成された塗布絶縁膜から
成る平坦化絶縁膜とを備え、平坦化絶縁膜はボンディン
グパッドの周縁部によって断ち切られた構造のことをそ
の要旨とする。
【００２２】請求項９に記載の発明は、ボンディングパ
ッドの外周部に対応してボンディングパッドの下にある
最上層の層間絶縁膜に形成された少なくとも１本以上の
溝と、半導体チップの表面に形成された塗布絶縁膜から
成る平坦化絶縁膜とを備え、平坦化絶縁膜はボンディン
グパッドの周縁部を覆い、そのボンディングパッドの周
縁部を覆う平坦化絶縁膜と、ボンディングパッド以外の
部分に形成された平坦化絶縁膜とがボンディングパッド
の周縁部によって断ち切られた構造のことをその要旨と
する。
【００２３】請求項１０に記載の発明は、請求項１〜９
のいずれか１項に記載の半導体装置において、前記平坦
化膜上にパッシベーション膜が形成されたことをその要
旨とする。
【００２４】請求項１１に記載の発明は、基板上に絶縁
膜を形成する工程と、絶縁膜上にボンディングパッドを
形成するのと同時に、絶縁膜上にボンディングパッドの
外周部を囲むように少なくとも１本以上のリングを形成
する工程と、半導体チップの表面に塗布絶縁膜から成る
平坦化絶縁膜を形成する工程とを備えたことをその要旨
とする。
【００２５】請求項１２に記載の発明は、請求項１１に
記載の半導体装置の製造方法において、前記平坦化絶縁
膜の表面を平坦化する工程を備えたことをその要旨とす
る。
【００２６】請求項１３に記載の発明は、基板上に絶縁
膜を形成する工程と、絶縁膜にビアホールを形成するの
と同時に、絶縁膜におけるボンディングパッドの外周部
に対応した箇所に少なくとも１本以上の溝を形成する工
程とを備えたことをその要旨とする。。
【００２７】請求項１４に記載の発明は、請求項１３に
記載の半導体装置の製造方法において、絶縁膜上にボン
ディングパッドを形成する工程と、半導体チップの表面
に塗布絶縁膜から成る平坦化絶縁膜を形成する工程とを
備えたことをその要旨とする。
【００２８】請求項１５に記載の発明は 請求項１３に
記載の半導体装置の製造方法において、ビアホールおよ
び溝の内部に導電膜を形成する工程と、溝の内部の少な
くとも一部の導電膜を除去する工程と、絶縁膜上に配線
層およびボンディングパッドを形成する工程と、半導体
チップの表面に塗布絶縁膜から成る平坦化絶縁膜を形成
する工程とを備えたことをその要旨とする。
【００２９】請求項１６に記載の発明は 請求項１２，
１４，１５のいずれか１項に記載の半導体装置におい
て、前記平坦化膜上にパッシベーション膜を形成する工
程を備えたことをその要旨とする。
【００３０】
【発明の実施の形態】
（第１実施形態）以下、本発明を具体化した第１実施形
態を図面に従って説明する。尚、本実施形態において、
図１２に示した従来の形態と同じ構成部材については符
号を等しくしてその詳細な説明を省略する。
【００３１】図１〜図３は、本実施形態の半導体チップ
１の製造工程を説明するための概略断面図である。以
下、図１〜図３に従って、半導体チップ１の製造方法を
順次説明する。
【００３２】工程１（図１（ａ）参照）；ＬＯＣＯＳ法
を用いて、半導体基板１０２上に素子分離絶縁膜１１０
を形成する。素子分離絶縁膜１１０から露出した半導体
基板１０２上に、ゲート絶縁膜１０７を介してゲート電
極１０６を形成する。そして、ゲート電極１０６をイオ
ン注入用マスクとして使用し、半導体基板１０２の表面
に不純物イオンを注入することにより、半導体基板１０
２にソース・ドレイン領域１０５を形成する。その結
果、半導体基板１０２にＭＯＳトランジスタ１０３が形
成される。尚、半導体基板１０２には、ＭＯＳトランジ
スタ１０３以外にも、バイポーラトランジスタ，抵抗，
コンデンサなどの各種電気素子（図示略）が形成されて
いる。
【００３３】次に、ＭＯＳトランジスタ１０３などの素
子が形成された半導体基板１０２および素子分離絶縁膜
１１０の上に、層間絶縁膜１０８を形成する。そして、
ＣＭＰ法などを用いて、層間絶縁膜１０８の表面を平坦
化する。
【００３４】続いて、フォトリソグラフィ技術と異方性
エッチング法とを用いて、層間絶縁膜１０８にビアホー
ル１１４を形成する。そして、ＭＯ−ＣＶＤ法などを用
いて、ビアホール１１４内にタングステンなどから成る
ビアホール埋め込みプラグ１１６を形成する。その後、
エッチバック法を用いて、ビアホール１１４からはみ出
したビアホール埋め込みプラグ１１６を除去する。
【００３５】次に、層間絶縁膜１０８上に配線層１１１
を形成する。続いて、配線層１１１上に層間絶縁膜１０
９を形成する。そして、ＣＭＰ法などを用いて、層間絶
縁膜１０９の表面を平坦化する。
【００３６】続いて、フォトリソグラフィ技術と異方性
エッチング法とを用いて、層間絶縁膜１０９にビアホー
ル１１５を形成する。そして、ＭＯ−ＣＶＤ法などを用
いて、ビアホール１１５内にタングステンなどから成る
ビアホール埋め込みプラグ１１７を形成する。その後、
エッチバック法を用いて、ビアホール１１５からはみ出
したビアホール埋め込みプラグ１１７を除去する。
【００３７】次に、層間絶縁膜１０９上に、配線層１１
２，ボンディングパッド１１３，リング２を同一材料に
より同時に形成する。そのため、配線層１１２，ボンデ
ィングパッド１１３，リング２の膜厚は全て同じにな
る。
【００３８】尚、層間絶縁膜１０８，１０９としては、
酸化シリコン，窒化シリコン，窒酸化シリコン，シリケ
ートガラス（ＰＳＧ，ＢＳＧ，ＢＰＳＧなど）などを用
い、その形成方法にはＣＶＤ法またはＰＶＤ法を用い
る。また、配線層１１１，１１２、ボンディングパッド
１１３，リング２としては、アルミニウム合金，各種高
融点金属（チタン，タングステン，モリブデンなど）の
単体または合金，ポリシリコンなどの導電材料を用い、
その形成方法にはＣＶＤ法またはＰＶＤ法を用いる。
【００３９】図２は、上記の工程によって形成された半
導体チップ１の平面図である。すなわち、図１（ａ）
は、図２におけるＸ−Ｘ線断面図である。ボンディング
パッド１１３は四角形状を成している。ボンディングパ
ッド１１３の外周は、所定の幅ｔ１に形成されたリング
２によって囲まれている。その結果、ボンディングパッ
ド１１３とリング２との間には所定の間隔ｔ２が設けら
れ、溝３が形成されている。
【００４０】工程２（図１（ｂ）参照）；半導体チップ
１上（配線層１１２，ボンディングパッド１１３，リン
グ２，層間絶縁膜１０９の上）に、所定の膜厚ｔ３の絶
縁膜１２０を形成する。絶縁膜１２０としては、酸化シ
リコン，窒化シリコン，窒酸化シリコンなどを用い、そ
の形成方法にはＣＶＤ法またはＰＶＤ法を用いる。
【００４１】工程３（図１（ｃ）参照）；半導体チップ
１上（絶縁膜１２０上）にＳＯＧ膜から成る平坦化絶縁
膜１２１を形成する。ＳＯＧ膜には無機ＳＯＧ膜または
有機ＳＯＧ膜を用い、その形成方法にはスピンコート法
を用いる。
【００４２】すなわち、後記式（１）または式（２）に
示す組成のシリコン化合物のエタノール溶液（以下、Ｓ
ＯＧ溶液という）を半導体チップ１上に滴下して半導体
チップ１を回転させ、ＳＯＧ溶液の被膜を半導体チップ
１上に形成する。
【００４３】このとき、ＳＯＧ溶液の被膜は、半導体チ
ップ１上の段差に対して、その凹部（層間絶縁膜１０９
上および配線層１１２，ボンディングパッド１１３，リ
ング２の間）には厚く、その凸部（配線層１１２，ボン
ディングパッド１１３，リング２の上）には薄く、段差
を緩和するように形成される。また、ＳＯＧ溶液の被膜
は、面積が大きいパターン（ボンディングパッド１１
３）上には厚く、面積が小さいパターン（配線層１１
２，リング２）上には薄く形成される。
【００４４】次に、大気中において熱処理を行い、ＳＯ
Ｇ溶液からエタノールを蒸発させると共に、シリコン化
合物の重合反応を進行させることによってＳＯＧ溶液の
被膜を焼成し、ＳＯＧ膜から成る平坦化絶縁膜１２１を
形成する。
【００４５】ＳＯＧ膜には、一般式（１）で表されるよ
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
【００４６】〔ＳｉＯ2 〕n ……（１） 〔ＲX ＳｉＯY 〕n ……（２） （ｎ，Ｘ，Ｙ；整数、Ｒ；アルキル基またはアニール
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に吸湿性が高く、ＣＶＤ法によって形成されたシリコ
ン酸化膜に比べて脆弱であり、一度に形成する膜厚を厚
くすると熱処理時にクラックが生じやすいという欠点が
ある。
【００４７】一方、有機ＳＯＧ膜は、熱処理時における
クラックの発生が抑制され、一度に形成する膜厚を厚く
することができる。従って、平坦化絶縁膜１２１として
有機ＳＯＧ膜を用いれば、半導体チップ１の表面の大き
な段差に対しても十分な平坦化が可能となる。但し、無
機ＳＯＧ膜に比べれば少ないものの、有機ＳＯＧ膜にも
水分および水酸基が含まれている上に、吸湿性も高い。
【００４８】また、有機ＳＯＧ膜および無機ＳＯＧ膜は
共に、ＣＶＤ法によって形成されたシリコン酸化膜に比
べて、絶縁性および機械的強度が低く、水分および水酸
基や汚染物質の透過防止性能が低い。
【００４９】工程４（図３（ａ）参照）；平坦化絶縁膜
１２１上にパッシベーション膜１１８を形成する。パッ
シベーション膜１１８としては、酸化シリコン，窒化シ
リコン，窒酸化シリコンなどを用い、その形成方法には
ＣＶＤ法またはＰＶＤ法を用いる。その結果、各層間絶
縁膜１０８，１０９、素子分離絶縁膜１１０、各配線層
１１１，１１２、ボンディングパッド１１３、各ビアホ
ール１１４，１１５、各ビアホール埋め込みプラグ１１
６，１１７、パッシベーション膜１１８、絶縁膜１２
０、平坦化絶縁膜１２１、リング２から構成される多層
配線１０４が完成する。
【００５０】次に、フォトリソグラフィ技術と異方性エ
ッチング法とを用いて、積層された各膜１１８，１２
１，１２０に開口部１２２を形成する。 工程５（図３（ｂ）参照）；開口部１２２から露出した
ボンディングパッド１１３の表面中央部に、ボンディン
グワイヤ１１９を熱圧着する。
【００５１】このように本実施形態によれば、以下の作
用および効果を得ることができる。 〔１〕前記工程２（図１（ｂ））においては、ボンディ
ングパッド１１３とリング２との間の溝３の中にも絶縁
膜１２０が形成される。その結果、溝３の幅は、前記間
隔ｔ２から絶縁膜１２０の膜厚ｔ３分だけ狭められ、
（ｔ２−２ｔ３）となる。
【００５２】そして、前記工程３（図１（ｃ））におい
て、ＳＯＧ溶液は溝３の中にも侵入する。その結果、ボ
ンディングパッド１１３の周縁部上に溜まったＳＯＧ溶
液は溝３の中に流れ込み、その周縁部におけるＳＯＧ溶
液の膜厚は薄くなる。
【００５３】そのため、前記溝３の幅（ｔ２−２×ｔ
３）は、ＳＯＧ溶液が侵入可能な幅に設定しておく必要
がある。言い換えれば、溝３の中にＳＯＧ溶液が侵入可
能なように、前記間隔ｔ２および膜厚ｔ３を設定してお
く。
【００５４】また、前記したように、ＳＯＧ溶液の被膜
は、半導体チップ１上の段差に対して、その凸部（配線
層１１２，ボンディングパッド１１３，リング２の上）
には薄く形成される。その結果、リング２上に僅かに溜
まったＳＯＧ溶液も溝３の中に流れ込み、リング２上に
はＳＯＧ溶液の被膜が残らなくなる。
【００５５】つまり、半導体チップ１上に形成されたＳ
ＯＧ溶液の被膜は、リング２によって断ち切られた状態
になる。従って、ＳＯＧ溶液を焼成して形成したＳＯＧ
膜から成る平坦化絶縁膜１２１も、リング２によって断
ち切られた状態になる。
【００５６】そのため、前記リング２の幅ｔ１は、リン
グ２上にＳＯＧ溶液の被膜が残らないような幅に設定し
ておく必要がある。言い換えれば、リング２上にＳＯＧ
溶液の被膜が残らないように、前記幅ｔ１を設定してお
く。
【００５７】〔２〕前記工程４（図３（ａ））におい
て、開口部１２２の側壁には平坦化絶縁膜１２１が露出
している。しかし、上記〔１〕より、平坦化絶縁膜１２
１はリング２によって断ち切られている。そのため、外
部からの水分や汚染物質が、半導体チップ１０１内に侵
入するのを防止することができる。すなわち、外部から
の水分や汚染物質は、開口部１２２の側壁から露出した
平坦化絶縁膜１２１を通り、溝３の上の平坦化絶縁膜１
２１までは達しても、平坦化絶縁膜１２１がリング２に
よって断ち切られているため、半導体チップ１内にそれ
以上侵入することができない。
【００５８】〔３〕上記〔２〕より、水分や汚染物質に
よって引き起こされるＭＯＳトランジスタ１０３などの
素子の特性劣化を防止することができる。また、水分や
汚染物質によって引き起こされる各配線層１１１，１１
２およびビアホール埋め込みプラグ１１６，１１７の腐
食による導通不良を防止することが可能になり、それら
配線の信頼性を向上させることができる。
【００５９】〔４〕前記工程１において、リング２は、
配線層１１２およびボンディングパッド１１３と同一材
料により同時に形成される。そのため、リング２の形成
に伴う製造工程の増加はない。従って、上記〔１〕〜
〔３〕の作用および効果を得るために製造コストが増大
することはない。
【００６０】〔５〕絶縁膜１２０には、絶縁性および機
械的強度が高いことと、水分および水酸基を含まず、水
分および水酸基や汚染物質の透過防止性能が高いことが
要求される。そのような性質を有する絶縁膜としては、
プラズマＣＶＤ法を用いて形成されたＴＥＯＳ膜、プラ
ズマＣＶＤ法またはＥＣＲプラズマＣＶＤ法を用いて形
成されたシリコン酸化膜などがある。
【００６１】このような絶縁膜１２０およびパッシベー
ション膜１１８によってＳＯＧ膜から成る平坦化絶縁膜
１２１を挟んだサンドウィッチ構造を採用することによ
り、各膜１２０，１２１，１１８の全体としての絶縁性
および機械的強度を向上させることができる。また、平
坦化絶縁膜１２１の下層に絶縁膜１２０を設けることに
より、ＳＯＧ膜に含まれる水分および水酸基が半導体チ
ップ１（ＭＯＳトランジスタ１０１などの素子、各配線
層１１１，１１２および各ビアホール埋め込みプラグ１
１６，１１７）に悪影響を与えるのを防止することがで
きる。
【００６２】（第２実施形態）以下、本発明を具体化し
た第２実施形態を図面に従って説明する。尚、本実施形
態において、図１〜図３に示した第１実施形態と同じ構
成部材については符号を等しくしてその詳細な説明を省
略する。
【００６３】図４は、本実施形態の半導体チップ１１の
製造工程を説明するための概略断面図である。以下、図
１および図４に従って、半導体チップ１の製造方法を順
次説明する。
【００６４】工程１（図１（ａ）参照）〜工程３（図１
（ｃ）参照）；第１実施形態の工程１〜工程３と同じで
ある。 工程４（図４（ａ）参照）；全面エッチバック法を用い
て、ＳＯＧ膜から成る平坦化絶縁膜１２１の表面を平坦
化し、リング２上の平坦化絶縁膜１２１を完全に除去す
る。その結果、開口部１２２の側壁から平坦化絶縁膜１
２１が露出することはなくなる。加えて、平坦化絶縁膜
１２１はリング２によって確実に断ち切られる。
【００６５】ここで、絶縁膜１２０としてシリコン酸化
膜を用いた場合には、シリコン酸化膜のエッチング速度
よりもＳＯＧ膜のエッチング速度の方が速くなるような
条件にて全面エッチバックを行う。このようにすれば、
絶縁膜１２０を不要に除去することなく、ＳＯＧ膜の表
面を確実に平坦化することができる。例えば、有機ＳＯ
Ｇ膜を用いた場合には、フロロカーボン系（ＣＦ4 ，Ｃ
2 Ｆ6 ，ＮＦ3 など）のエッチングガスに酸素を添加す
ることで、シリコン酸化膜のエッチング速度よりも有機
ＳＯＧ膜のエッチング速度を速くすることができる。
【００６６】次に、平坦化絶縁膜１２１上にパッシベー
ション膜１１８を形成する。続いて、フォトリソグラフ
ィ技術と異方性エッチング法とを用いて、積層された各
膜１１８，１２０に開口部１２２を形成する。
【００６７】工程５（図４（ｂ）参照）；第１実施形態
の工程５と同じである。 このように本実施形態においては、開口部１２２の側壁
から平坦化絶縁膜１２１が露出しておらず、加えて、平
坦化絶縁膜１２１がリング２によって確実に断ち切られ
ている。従って、本実施形態によれば、第１実施形態の
前記〔１〕〜〔３〕の作用および効果をさらに確実に得
ることができる。
【００６８】（第３実施形態）以下、本発明を具体化し
た第３実施形態を図面に従って説明する。尚、本実施形
態において、図１〜図３に示した第１実施形態と同じ構
成部材については符号を等しくしてその詳細な説明を省
略する。
【００６９】図５は、本実施形態の半導体チップ２１の
概略断面図である。図６は、半導体チップ２１の平面図
である。すなわち、図５は、図６におけるＸ−Ｘ線断面
図である。
【００７０】半導体チップ２１において、第１実施形態
の半導体チップ１と異なるのは、ボンディングパッド１
３の周囲にリング２が２重に設けられている点だけであ
る。このように本実施形態においては、リング２を２重
に設けることにより、平坦化絶縁膜１２１を各リング２
によって確実に断ち切ることができる。従って、本実施
形態によれば、第１実施形態の前記〔１〕〜〔３〕の作
用および効果をさらに確実に得ることができる。
【００７１】（第４実施形態）以下、本発明を具体化し
た第４実施形態を図面に従って説明する。尚、本実施形
態において、図１〜図３に示した第１実施形態と同じ構
成部材については符号を等しくしてその詳細な説明を省
略する。
【００７２】図７および図８は、本実施形態の半導体チ
ップ３１の製造工程を説明するための概略断面図であ
る。以下、図７および図８に従って、半導体チップ３１
の製造方法を順次説明する。
【００７３】工程１（図７（ａ）参照）；本工程におい
て、第１実施形態の工程１と異なるのは、以下の点だけ
である。 (1) リング２を設けず、その代わりに、ボンディングパ
ッド１３の直下の半導体基板１０２の周囲に、所定の幅
ｔ４および深さＴ４の溝３２を形成する。
【００７４】(2) 各層間絶縁膜１０８，１０９の表面を
平坦化しない。 工程２（図７（ｂ）参照）〜工程５（図８（ｂ）参
照）；第１実施形態の工程２〜工程５と同じである。
【００７５】このように本実施形態によれば、以下の作
用および効果を得ることができる。 〔１〕前記工程１（図７（ａ））においては、半導体基
板１０２の溝３２に対応して、ボンディングパッド１３
の周囲の層間絶縁膜１０９の表面に溝３３が形成され
る。
【００７６】そして、前記工程３（図７（ｃ））におい
て、ＳＯＧ溶液は溝３３の中にも侵入する。その結果、
ボンディングパッド１１３の周縁部上に溜まったＳＯＧ
溶液は溝３３の中に流れ込み、その周縁部にはＳＯＧ溶
液の被膜が残らなくなる。
【００７７】つまり、半導体チップ３１上に形成された
ＳＯＧ溶液の被膜は、ボンディングパッド１１３の周縁
部によって断ち切られた状態になる。従って、ＳＯＧ溶
液を焼成して形成したＳＯＧ膜から成る平坦化絶縁膜１
２１も、ボンディングパッド１１３の周縁部によって断
ち切られた状態になる。
【００７８】そのため、前記溝３３の断面寸法形状は、
ボンディングパッド１１３の周縁部にＳＯＧ溶液の被膜
が残らないように最適化する必要がある。言い換えれ
ば、ボンディングパッド１１３の周縁部にＳＯＧ溶液の
被膜が残らないように、前記溝３２の幅ｔ４および深さ
Ｔ４を設定することで溝３３の断面寸法形状を最適化し
ておく。
【００７９】〔２〕上記〔１〕より、第１実施形態の
〔２〕〔３〕と同様の作用および効果を得ることができ
る。 〔３〕本実施形態においては、半導体基板２に溝３２を
形成する工程が必要であるが、各層間絶縁膜１０８，１
０９を平坦化する工程は必要ないため、製造工程全体で
みれば製造コストが増大することはない。
【００８０】（第５実施形態）以下、本発明を具体化し
た第５実施形態を図面に従って説明する。尚、本実施形
態において、図１〜図３に示した第１実施形態と同じ構
成部材については符号を等しくしてその詳細な説明を省
略する。
【００８１】図９および図１０は、本実施形態の半導体
チップ４１の製造工程を説明するための概略断面図であ
る。以下、図９および図１０に従って、半導体チップ４
１の製造方法を順次説明する。
【００８２】工程１（図９（ａ）参照）；本工程におい
て、第１実施形態の工程１と異なるのは、以下の点だけ
である。 (1) リング２を設けず、その代わりに、ボンディングパ
ッド１３の周囲の層間絶縁膜１０９に、所定の幅ｔ５お
よび深さＴ５の溝４２を形成する。溝４２はビアホール
１１５と同時に形成する。
【００８３】(2) ビアホール１１５内にタングステンな
どから成るビアホール埋め込みプラグ１１７を形成する
際に、溝４２の中にもビアホール埋め込みプラグ１１７
と同一材料から成る膜厚ｔ６の膜（以下、溝内膜とい
う）（図示略）が形成される。その溝内膜は、ビアホー
ル埋め込みプラグ１１７と同時にエッチバックされる。
その結果、溝４２の内側壁には、溝内膜から成るサイド
ウォールスペーサ４３が形成される。
【００８４】工程２（図９（ｂ）参照）；半導体チップ
１上（配線層１１２，ボンディングパッド１１３，層間
絶縁膜１０９の上）に、所定の膜厚ｔ３の絶縁膜１２０
を形成する。層間絶縁膜１０９には溝４２およびサイド
ウォールスペーサ４３が形成されているため、ボンディ
ングパッド１１３の周囲の絶縁膜１２０の表面に溝４４
が形成される。
【００８５】工程３（図９（ｃ）参照）；〜工程５（図
１０（ｂ）参照）；第１実施形態の工程３〜工程５と同
じである。 このように本実施形態によれば、以下の作用および効果
を得ることができる。
【００８６】〔１〕前記工程２（図９（ｂ））において
は、ボンディングパッド１１３の周囲の絶縁膜１２０の
表面に溝４４が形成される。そして、前記工程３（図９
（ｃ））において、ＳＯＧ溶液は溝４４の中にも侵入す
る。その結果、ボンディングパッド１１３の周縁部上に
溜まったＳＯＧ溶液は溝４４の中に流れ込み、その周縁
部にはＳＯＧ溶液の被膜が残らなくなる。
【００８７】つまり、半導体チップ４１上に形成された
ＳＯＧ溶液の被膜は、ボンディングパッド１１３の周縁
部によって断ち切られた状態になる。従って、ＳＯＧ溶
液を焼成して形成したＳＯＧ膜から成る平坦化絶縁膜１
２１も、ボンディングパッド１１３の周縁部によって断
ち切られた状態になる。
【００８８】そのため、前記溝４４の断面寸法形状は、
ボンディングパッド１１３の周縁部にＳＯＧ溶液の被膜
が残らないように最適化する必要がある。言い換えれ
ば、ボンディングパッド１１３の周縁部にＳＯＧ溶液の
被膜が残らないように、前記溝４２の幅ｔ５および深さ
Ｔ５と前記溝内膜の膜厚ｔ６とを設定することで溝４４
の断面寸法形状を最適化しておく。
【００８９】尚、ビアホール１１５の径は、ビアホール
埋め込みプラグ１１７および前記溝内膜の膜厚ｔ６と等
しいか又は小さくなるように設定する必要がある。この
ようにビアホール１１５の径を設定しないと、ビアホー
ル１１５内をビアホール埋め込みプラグ１１７で充填す
ることができなくなり、配線層１１１と配線層１１２な
らびに配線層１１１とボンディングパッド１１３の電気
的な接続が阻害されることになる。
【００９０】また、溝４２の幅ｔ５は、前記溝内膜の膜
厚ｔ６の２倍よりも大きくする必要がある（ｔ５＞２×
ｔ６）。このように溝４２の幅ｔ５を設定しないと、溝
４２内が前記溝内膜で完全に充填されてしまい、溝４４
を形成することができなくなる。
【００９１】〔２〕上記〔１〕より、第１実施形態の
〔２〕〔３〕と同様の作用および効果を得ることができ
る。尚、上記各実施形態は以下のように変更してもよ
く、その場合でも同様の作用および効果を得ることがで
きる。
【００９２】｛１｝第３実施形態において、リング２を
３重以上に設ける。このようにすれば、リング２の数を
増すほど、第１実施形態の前記〔１〕〜〔３｝の作用お
よび効果を高めることができる。
【００９３】｛２｝ＳＯＧ膜から成る平坦化絶縁膜１２
１を、その他の塗布絶縁膜（ポリイミド系樹脂膜，有機
シリカ膜など）から成る平坦化絶縁膜１２１に置き代え
る。 ｛３｝第１〜第５実施形態において、ビアホール埋め込
みプラグ１１６を省き、配線層１１１によってビアホー
ル１１４内を埋め込むようにする。また、第１〜第４実
施形態において、ビアホール埋め込みプラグ１１７を省
き、配線層１１２によってビアホール１１５内を埋め込
むようにする。
【００９４】｛４｝第３〜第５実施形態においても、第
２実施形態と同様に、ＳＯＧ膜から成る平坦化絶縁膜１
２１のエッチバックを行う。 ｛５｝第４実施形態において、溝３２を２重以上に設け
る。このようにすれば、溝３２の数を増すほど、第１実
施形態の前記〔１〕〜〔３｝の作用および効果を高める
ことができる。
【００９５】｛６｝第５実施形態において、溝４２を２
重以上に設ける。このようにすれば、溝４２の数を増す
ほど、第１実施形態の前記〔１〕〜〔３｝の作用および
効果を高めることができる。
【００９６】｛７｝ボンディングワイヤ１１９を用いた
ワイヤボンディング法ではなく、ワイヤレスボンディン
グ法に適用する。ワイヤレスボンディング法には、ボン
ディングパッドとリード端子とをハンダボールなどを用
いて接続するフリップチップ法、ボンディングパッドと
リード端子とを金から成るビームリードを用いて接続す
るビームリード法、ＴＡＢ（TapeAutomated Bonding）
法、ＳＴＤ（Semiconductor on Thermoplastic Dielect
ric ）法などがある。
【００９７】
【発明の効果】請求項１〜１０のいずれか１項に記載の
発明によれば、素子特性の劣化や配線の信頼性の低下を
防止することの可能なボンディングパッドを備えた半導
体装置を提供することができる。請求項１１〜１６のい
ずれか１項に記載の発明によれば、素子特性の劣化や配
線の信頼性の低下を防止することの可能なボンディング
パッドを備えた半導体装置の製造方法を提供することが
できる。
【図面の簡単な説明】
【図１】第１実施形態を説明するための概略断面図。
【図２】第１実施形態を説明するための平面図。
【図３】第１実施形態を説明するための概略断面図。
【図４】第２実施形態を説明するための概略断面図。
【図５】第３実施形態を説明するための概略断面図。
【図６】第３実施形態を説明するための平面図。
【図７】第４実施形態を説明するための概略断面図。
【図８】第４実施形態を説明するための概略断面図。
【図９】第５実施形態を説明するための概略断面図。
【図１０】第５実施形態を説明するための概略断面図。
【図１１】従来の形態を説明するための概略断面図。
【図１２】従来の形態を説明するための概略断面図。
【符号の説明】
１，１１，２１，３１，４１…半導体チップ ２…リング ３，３２，４２，４４…溝 ４３…サイドウォールスペーサ １０２…半導体基板 １０９…最上層の層間絶縁膜 １１３…ボンディングパッド １１５…ビアホール １１８…パッシベーション膜 １２１…ＳＯＧ膜から成る平坦化絶縁膜

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ボンディングパッドの外周部を囲むよう
    に少なくとも１本以上のリングが設けられ、ボンディン
    グパッドとリングの間または各リング間に溝が形成され
    た半導体装置。
  2. 【請求項２】 ボンディングパッドの外周部を囲むよう
    に少なくとも１本以上設けられたリングと、 ボンディングパッドとリングの間または各リング間に形
    成された溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はリングによって断ち切られた構造の半導
    体装置。
  3. 【請求項３】 ボンディングパッドの外周部を囲むよう
    に少なくとも１本以上設けられたリングと、 ボンディングパッドとリングの間または各リング間に形
    成された溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はボンディングパッドの周縁部を覆い、そ
    のボンディングパッドの周縁部を覆う平坦化絶縁膜と、
    ボンディングパッド以外の部分に形成された平坦化絶縁
    膜とがリングによって断ち切られた構造の半導体装置。
  4. 【請求項４】 ボンディングパッドの外周部に対応して
    基板に形成された少なくとも１本以上の溝を備えた半導
    体装置。
  5. 【請求項５】 ボンディングパッドの外周部に対応して
    基板に形成された少なくとも１本以上の溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はボンディングパッドの周縁部によって断
    ち切られた構造の半導体装置。
  6. 【請求項６】 ボンディングパッドの外周部に対応して
    基板に形成された少なくとも１本以上の溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はボンディングパッドの周縁部を覆い、そ
    のボンディングパッドの周縁部を覆う平坦化絶縁膜と、
    ボンディングパッド以外の部分に形成された平坦化絶縁
    膜とがボンディングパッドの周縁部によって断ち切られ
    た構造の半導体装置。
  7. 【請求項７】 ボンディングパッドの外周部に対応して
    ボンディングパッドの下にある最上層の層間絶縁膜に形
    成された少なくとも１本以上の溝を備えた半導体装置。
  8. 【請求項８】 ボンディングパッドの外周部に対応して
    ボンディングパッドの下にある最上層の層間絶縁膜に形
    成された少なくとも１本以上の溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はボンディングパッドの周縁部によって断
    ち切られた構造の半導体装置。
  9. 【請求項９】 ボンディングパッドの外周部に対応して
    ボンディングパッドの下にある最上層の層間絶縁膜に形
    成された少なくとも１本以上の溝と、 半導体チップの表面に形成された塗布絶縁膜から成る平
    坦化絶縁膜とを備え、 平坦化絶縁膜はボンディングパッドの周縁部を覆い、そ
    のボンディングパッドの周縁部を覆う平坦化絶縁膜と、
    ボンディングパッド以外の部分に形成された平坦化絶縁
    膜とがボンディングパッドの周縁部によって断ち切られ
    た構造の半導体装置。
  10. 【請求項１０】 請求項１〜９のいずれか１項に記載の
    半導体装置において、前記平坦化膜上にパッシベーショ
    ン膜が形成された半導体装置。
  11. 【請求項１１】 基板上に絶縁膜を形成する工程と、 絶縁膜上にボンディングパッドを形成するのと同時に、
    絶縁膜上にボンディングパッドの外周部を囲むように少
    なくとも１本以上のリングを形成する工程と、 半導体チップの表面に塗布絶縁膜から成る平坦化絶縁膜
    を形成する工程とを備えた半導体装置の製造方法。
  12. 【請求項１２】 請求項１１に記載の半導体装置の製造
    方法において、 前記平坦化絶縁膜の表面を平坦化する工程を備えた半導
    体装置の製造方法。
  13. 【請求項１３】 基板上に絶縁膜を形成する工程と、 絶縁膜にビアホールを形成するのと同時に、絶縁膜にお
    けるボンディングパッドの外周部に対応した箇所に少な
    くとも１本以上の溝を形成する工程とを備えた半導体装
    置の製造方法。。
  14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、 絶縁膜上にボンディングパッドを形成する工程と、 半導体チップの表面に塗布絶縁膜から成る平坦化絶縁膜
    を形成する工程とを備えた半導体装置の製造方法。
  15. 【請求項１５】 請求項１３に記載の半導体装置の製造
    方法において、 ビアホールおよび溝の内部に導電膜を形成する工程と、 溝の内部の少なくとも一部の導電膜を除去する工程と、 絶縁膜上に配線層およびボンディングパッドを形成する
    工程と、 半導体チップの表面に塗布絶縁膜から成る平坦化絶縁膜
    を形成する工程とを備えた半導体装置の製造方法。
  16. 【請求項１６】 請求項１２，１４，１５のいずれか１
    項に記載の半導体装置において、前記平坦化膜上にパッ
    シベーション膜を形成する工程を備えた半導体装置の製
    造方法。
JP04448197A 1997-02-27 1997-02-27 半導体装置および半導体装置の製造方法 Expired - Fee Related JP3354424B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04448197A JP3354424B2 (ja) 1997-02-27 1997-02-27 半導体装置および半導体装置の製造方法
US09/030,560 US6150725A (en) 1997-02-27 1998-02-25 Semiconductor devices with means to reduce contamination
KR1019980006080A KR100570239B1 (ko) 1997-02-27 1998-02-26 반도체장치및반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04448197A JP3354424B2 (ja) 1997-02-27 1997-02-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10242204A true JPH10242204A (ja) 1998-09-11
JP3354424B2 JP3354424B2 (ja) 2002-12-09

Family

ID=12692739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04448197A Expired - Fee Related JP3354424B2 (ja) 1997-02-27 1997-02-27 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6150725A (ja)
JP (1) JP3354424B2 (ja)
KR (1) KR100570239B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569896B2 (en) 2003-08-21 2013-10-29 Intersil Americas Inc. Active area bonding compatible high current structures
JP2015170778A (ja) * 2014-03-07 2015-09-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017034187A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
JP2000183163A (ja) * 1998-12-14 2000-06-30 Nec Corp 半導体装置とその製造方法
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6174824B1 (en) * 1999-03-04 2001-01-16 International Business Machines Corporation Post-processing a completed semiconductor device
US6734093B1 (en) * 1999-03-17 2004-05-11 Intel Corporation Method for placing active circuits beneath active bonding pads
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
JP3631076B2 (ja) * 1999-12-27 2005-03-23 沖電気工業株式会社 半導体装置の構造
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6703710B1 (en) 2002-08-15 2004-03-09 National Semiconductor Corporation Dual damascene metal trace with reduced RF impedance resulting from the skin effect
US6853079B1 (en) 2002-08-15 2005-02-08 National Semiconductor Corporation Conductive trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) * 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
US6740956B1 (en) 2002-08-15 2004-05-25 National Semiconductor Corporation Metal trace with reduced RF impedance resulting from the skin effect
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
US7749885B2 (en) * 2006-12-15 2010-07-06 Micron Technology, Inc. Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
KR100812084B1 (ko) * 2006-12-20 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 가드링 및 그 형성방법
US7550361B2 (en) * 2007-01-02 2009-06-23 International Business Machines Corporation Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
FR2935069A1 (fr) * 2008-08-18 2010-02-19 St Microelectronics Sa Dispositif de circuits integres
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8384214B2 (en) * 2009-10-13 2013-02-26 United Microelectronics Corp. Semiconductor structure, pad structure and protection structure
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9190364B2 (en) * 2013-10-16 2015-11-17 Infineon Technologies Austria Ag Die and chip
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
CN109410757A (zh) * 2017-08-15 2019-03-01 元太科技工业股份有限公司 挠性显示装置及其边框元件
DE102018105462A1 (de) * 2018-03-09 2019-09-12 Infineon Technologies Ag Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123064A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Forming process of bonding-pad area
JPS6119136A (ja) * 1984-07-05 1986-01-28 Toshiba Corp 半導体装置のワイヤボンデイング方法およびこれに用いるボンデイングパツド
JPS6189656A (ja) * 1984-10-09 1986-05-07 Citizen Watch Co Ltd 半導体集積回路
JP3259363B2 (ja) * 1992-09-25 2002-02-25 ソニー株式会社 半導体装置のボンディングパッド構造の形成方法
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569896B2 (en) 2003-08-21 2013-10-29 Intersil Americas Inc. Active area bonding compatible high current structures
US8652960B2 (en) 2003-08-21 2014-02-18 Intersil Americas Inc. Active area bonding compatible high current structures
US8946912B2 (en) 2003-08-21 2015-02-03 Intersil Americas LLC Active area bonding compatible high current structures
JP2015170778A (ja) * 2014-03-07 2015-09-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017034187A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法

Also Published As

Publication number Publication date
KR100570239B1 (ko) 2006-07-25
KR19980071737A (ko) 1998-10-26
JP3354424B2 (ja) 2002-12-09
US6150725A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
JP5324822B2 (ja) 半導体装置
US9105706B2 (en) Semiconductor device fabrication method capable of scribing chips with high yield
KR100279790B1 (ko) 반도체장치 및 그 제조방법
USRE46549E1 (en) Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film
KR100400047B1 (ko) 반도체 소자의 본딩패드 구조 및 그 형성방법
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
JP5106933B2 (ja) 半導体装置
JP4434606B2 (ja) 半導体装置、半導体装置の製造方法
US20140273453A1 (en) Semiconductor device and method for manufacturing semiconductor device
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
JP4280204B2 (ja) 半導体装置
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JPH10284481A (ja) 集積化電子装置を封止するための形態的端部構成体の製造方法及び対応する装置
KR100294755B1 (ko) 반도체장치및그제조방법
US6313037B1 (en) Semiconductor device and method for manufacturing the same
JP4609985B2 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100400035B1 (ko) 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
JPH09321044A (ja) 半導体装置およびその製造方法
KR19990050125A (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
JPH11238735A (ja) 半導体装置及びその製造方法
KR20060075566A (ko) 반도체 장치 형성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees