JP2015170778A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015170778A
JP2015170778A JP2014045679A JP2014045679A JP2015170778A JP 2015170778 A JP2015170778 A JP 2015170778A JP 2014045679 A JP2014045679 A JP 2014045679A JP 2014045679 A JP2014045679 A JP 2014045679A JP 2015170778 A JP2015170778 A JP 2015170778A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
dummy
protective film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014045679A
Other languages
English (en)
Other versions
JP6262573B2 (ja
Inventor
健太郎 齊藤
Kentaro Saito
健太郎 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014045679A priority Critical patent/JP6262573B2/ja
Priority to US14/639,062 priority patent/US20150255420A1/en
Publication of JP2015170778A publication Critical patent/JP2015170778A/ja
Priority to US15/009,473 priority patent/US9607962B2/en
Application granted granted Critical
Publication of JP6262573B2 publication Critical patent/JP6262573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。
【解決手段】ダミー配線ＤＭＬは、パッドＰＤ１を構成する複数の辺のうち、角部ＣＮＲに最も近い辺ＳＤ１に対して、離間しながら並行するように設けられたダミー部ＤＭＰ１と、パッドＰＤ１を構成する複数の辺のうち、半導体チップＣＨＰの端辺ＥＳに最も近い辺ＳＤ２に対して、離間しながら並行するように設けられたダミー部ＤＭＰ２とを含んでいる。つまり、ダミー配線ＤＭＬは、パッドＰＤ１の辺ＳＤ１に沿って延在するダミー部ＤＭＰ１と、パッドＰＤ１の辺ＳＤ２に沿って延在するダミー部ＤＭＰ２とから構成されている。
【選択図】図９

Description

本発明は、半導体装置およびその製造技術に関し、例えば、パッドを有する半導体装置およびその製造技術に適用して有効な技術に関する。
特開２００３−４５８７６号公報（特許文献１）には、パッドの周囲にダミー配線を形成する技術が記載されている。
特開平５−２３５０８５号公報（特許文献２）には、ボンディングパッドを囲むように、カバー膜から露出するダミーパッドを設ける技術が記載されている。
特開２０１０−１０１９７号公報（特許文献３）には、半導体チップのコーナ部に、プローブ専用の小さなパッドを設ける技術が記載されている。
特開２００３−４５８７６号公報 特開平５−２３５０８５号公報 特開２０１０−１０１９７号公報
例えば、半導体チップに形成されているパッドにおいて、パッドの表面の大部分は、表面保護膜に設けられた開口部から露出している一方、パッドの端部は、表面保護膜で覆われている。すなわち、パッドの端部においては、パッドの厚みに起因する段差を覆うように表面保護膜が形成されている。
ここで、例えば、半導体チップを個片化するダイシング時に加わる応力や、半導体チップを封止する封止体から加わる応力などによって、パッドの端部に形成される段差を覆う表面保護膜にクラックが発生する場合がある。特に、矩形形状をした半導体チップの角部付近に配置されたパッドでは、パッドの端部に形成される段差を覆う表面保護膜にクラックが発生しやすくなる傾向がある。つまり、半導体チップの角部では、応力が加わりやすいことから、パッドの端部に形成される段差を覆う表面保護膜において、クラックの発生が顕在化しやすくなる。このことから、現状の半導体装置では、パッドの端部に形成される段差を覆う表面保護膜におけるクラックの発生を抑制して、半導体装置の信頼性を向上する観点から改善の余地が存在する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、半導体チップの角部に最も近い位置に配置された第１パッドの周辺に設けられたダミー配線を有する。このとき、ダミー配線は、第１パッドを構成する複数の辺のうち、半導体チップの角部に最も近い第１辺に対して、離間しながら並行するように設けられた第１ダミー部と、半導体チップの端辺に最も近い第２辺に対して、離間しながら並行するように設けられた第２ダミー部と、を含む。
また、一実施の形態における半導体装置の製造方法は、チップ領域とスクライブ領域との境界線に沿って、チップ領域内に矩形形状の複数のパッドを形成し、かつ、複数のパッドのうち、チップ領域の角部に最も近い第１パッドの周辺にダミー配線を形成する工程を備える。このとき、ダミー配線は、第１パッドを構成する複数の辺のうち、半導体チップの角部に最も近い第１辺に対して、離間しながら並行するように設けられた第１ダミー部と、半導体チップの端辺に最も近い第２辺に対して、離間しながら並行するように設けられた第２ダミー部と、を含む。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
ＱＦＰパッケージからなる半導体装置を上面から見た平面図である。 図１のＡ−Ａ線で切断した断面図である。 半導体チップのレイアウト構成を示す図である。 パッドを含むパッドの近傍領域の構造を示す断面図である。 「アルミスライド」の発生メカニズムを説明する図である。 「アルミスライド」の発生メカニズムを説明する図である。 「アルミスライド」の発生メカニズムを説明する図である。 実施の形態における半導体チップのレイアウト構成を示す図である。 図８の一部領域を拡大した拡大図である。 図９のＡ−Ａ線で切断した断面図である。 図９のＢ−Ｂ線で切断した模式的な断面図である。 実施の形態の半導体装置において、半導体チップの角部に最も近い位置に配置されたパッドおよびその周辺近傍の構造を示す断面図である。 半導体ウェハのレイアウト構成を示す平面図である。 実施の形態における半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 図１７に続く半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 パッドを形成した後のチップ領域とスクライブ領域との境界領域近傍を示す断面模式図である。 半導体ウェハに集積回路を形成した後、例えば、ＱＦＰパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。 実施の形態の変形例１を示す模式図であって、図８の一部領域を拡大した拡大図に相当する図である。 実施の形態の変形例２を示す模式図であって、図８の一部領域を拡大した拡大図に相当する図である。 実施の形態の変形例３を示す模式図であって、図８の一部領域を拡大した拡大図に相当する図である。 実施の形態の変形例４を示す模式図であって、図８の一部領域を拡大した拡大図に相当する図である。 実施の形態の変形例５を示す模式図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜半導体装置（ＱＦＰパッケージ）の構成例＞
半導体装置のパッケージ構造には、例えば、ＢＧＡ（Ball Grid Array）パッケージやＱＦＰ（Quad Flat Package）パッケージなどのように様々な種類がある。本実施の形態における技術的思想は、これらのパッケージに適用可能であり、以下に、一例として、ＱＦＰパッケージからなる半導体装置の構成について説明する。
図１は、ＱＦＰパッケージからなる半導体装置ＳＡ１を上面から見た平面図である。図１に示すように、半導体装置ＳＡ１は矩形形状をしており、半導体装置ＳＡ１の上面は樹脂（封止体）ＭＲで覆われている。そして、樹脂ＭＲの外形を規定する４辺から外側に向ってアウターリードＯＬが突き出ている。
続いて、半導体装置ＳＡ１の内部構造について説明する。図２は、図１のＡ−Ａ線で切断した断面図である。図２に示すように、チップ搭載部ＴＡＢの裏面は樹脂ＭＲで覆われている。一方、チップ搭載部ＴＡＢの上面には半導体チップＣＨＰが搭載されており、チップ搭載部ＴＡＢはインナーリードＩＬ１（リード端子）と分離されている。半導体チップＣＨＰの主面にはパッドＰＤが形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤは、インナーリードＩＬ１とワイヤＷで電気的に接続されている。これらの半導体チップＣＨＰ、ワイヤＷおよびインナーリードＩＬ１は樹脂ＭＲで覆われており、インナーリードＩＬ１と一体化しているアウターリードＯＬ（リード端子）が樹脂ＭＲから突き出ている。樹脂ＭＲから突き出ているアウターリードＯＬは、ガルウィング形状に成形されており、その表面にめっき膜ＰＦが形成されている。
チップ搭載部ＴＡＢ、インナーリードＩＬ１、および、アウターリードＯＬは、例えば、銅材や鉄とニッケルとの合金である４２アロイ（４２Alloy）などから形成されており、ワイヤＷは、例えば、金線から形成されている。半導体チップＣＨＰは、例えば、シリコンや化合物半導体（ＧａＡｓなど）から形成されており、この半導体チップＣＨＰには、ＭＯＳＦＥＴなどの複数の半導体素子が形成されている。そして、半導体素子の上方に層間絶縁膜を介して多層配線が形成されており、この多層配線の最上層に多層配線と接続されるパッドＰＤが形成されている。したがって、半導体チップＣＨＰに形成されている半導体素子は、多層配線を介してパッドＰＤと電気的に接続されていることになる。つまり、半導体チップＣＨＰに形成されている半導体素子と多層配線により集積回路が形成され、この集積回路と半導体チップＣＨＰの外部とを接続する端子として機能するものがパッドＰＤである。このパッドＰＤは、ワイヤＷでインナーリードＩＬ１と接続され、インナーリードＩＬ１と一体的に形成されているアウターリードＯＬと接続されている。このことから、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→インナーリードＩＬ１→アウターリードＯＬ→外部接続機器の経路によって、半導体装置ＳＡ１の外部と電気的に接続することができることがわかる。つまり、半導体装置ＳＡ１に形成されているアウターリードＯＬから電気信号を入力することにより、半導体チップＣＨＰに形成されている集積回路を制御することができることがわかる。また、集積回路からの出力信号をアウターリードＯＬから外部へ取り出すこともできることがわかる。
次に、図３は、半導体チップＣＨＰのレイアウト構成を示す図である。図３において、半導体チップＣＨＰは、例えば、矩形形状をしており、半導体チップＣＨＰの端辺に沿って、複数のパッドＰＤが配置されている。これらの複数のパッドＰＤのそれぞれにおいて、図３では図示されていないが、パッドＰＤの表面の大部分は、表面保護膜に設けられた開口部から露出している一方、パッドＰＤの端部は、表面保護膜で覆われている。
ここで、例えば、半導体チップＣＨＰを個片化するダイシング時に加わる応力や、半導体チップＣＨＰを封止する樹脂（封止体）から加わる応力などによって、パッドＰＤの端部を覆う表面保護膜にクラックが発生する場合がある。特に、図３のうち、半導体チップＣＨＰの角部近傍領域である領域Ａ１の拡大図に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近く配置されたパッドＰＤ１の周辺領域Ｒ１で表面保護膜にクラックが発生しやすくなる傾向がある。つまり、半導体チップＣＨＰの角部ＣＮＲでは、応力が加わりやすいことから、角部ＣＮＲに最も近く配置されたパッドＰＤ１の端部を覆う表面保護膜において、クラックの発生が顕在化する。したがって、半導体チップＣＨＰを樹脂で封止する半導体装置では、角部ＣＮＲに最も近く配置されたパッドＰＤ１の端部を覆う表面保護膜でのクラックの発生を抑制する観点から、改善の余地が存在する。以下では、この改善の余地の詳細について説明する。
＜改善の余地＞
図４は、パッドＰＤを含むパッドＰＤの近傍領域の構造を示す断面図である。図４に示すように、例えば、アルミニウムを主成分とするパッドＰＤを覆うように、例えば、酸化シリコン膜ＯＸＦと窒化シリコン膜ＳＮＦとの積層膜からなる表面保護膜ＰＡＳが形成されている。そして、この表面保護膜ＰＡＳには、開口部ＯＰが形成されており、この開口部ＯＰの底部からパッドＰＤの表面の一部が露出している。一方、パッドＰＤの端部は、表面保護膜ＰＡＳで覆われている。すなわち、パッドＰＤの端部においては、パッドＰＤの厚みに起因する段差を覆うように表面保護膜ＰＡＳが形成されている。さらに、開口部ＯＰから露出するパッドＰＤの表面には、例えば、金線からなるワイヤＷが接続されており、ワイヤＷが接続されたパッドＰＤの表面を含む表面保護膜ＰＡＳ上は、例えば、樹脂ＭＲで覆われている。
ここで、図４に示す領域Ｂ１に着目すると、パッドＰＤの厚みで生じる段差に起因して、表面保護膜ＰＡＳの被覆形状が急峻化するとともに、領域Ｂ１における表面保護膜ＰＡＳの膜厚の薄膜化が生じることがわかる。このことは、表面保護膜ＰＡＳを封止する樹脂ＭＲからの応力が、表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が生じている領域Ｂ１で大きくなることを意味する。つまり、表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が生じている領域Ｂ１では、樹脂ＭＲから大きな応力がかかり、この結果、図５に示すように、表面保護膜ＰＡＳにクラックＣＬＫが発生しやすくなるのである。特に、図３に示す半導体チップＣＨＰの角部ＣＮＲでは、樹脂から加わる応力が大きくなりやすいことから、角部ＣＮＲに最も近く配置されたパッドＰＤ（ＰＤ１）の端部を覆う表面保護膜の周辺領域Ｒ１において、クラックの発生が顕在化しやすくなるのである。
さらに、近年では、集積回路の集積度を向上する観点から、電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）に代表される半導体素子の微細化や半導体素子と接続される配線の微細化が行なわれている。このような半導体素子や配線の微細化が進むにつれて、パッドＰＤの膜厚は厚くなる傾向にある。なぜなら、一見すると、半導体素子や配線の微細化の世代が進むにつれて、パッドＰＤの膜厚も薄くなると考えてしまうが、実際には、微細化の世代が進むということは、半導体チップＣＨＰに形成される集積回路が高集積化されることを意味し、これによって、半導体チップＣＨＰで使用する電流量が増加することを意味するからである。すなわち、半導体チップＣＨＰで使用する電流量が増加するということは、高集積化された集積回路と接続されるパッドＰＤに大きな電流が流れることを意味し、できるだけパッドＰＤの低抵抗化を図る必要があるため、パッドＰＤの膜厚を厚くする必要があるのである。このことから、微細化の世代が進むにつれて、パッドＰＤの膜厚が厚くなる傾向にある。このことは、微細化の世代が進んだ製品において、パッドＰＤの厚みに起因する段差が大きくなることを意味し、これによって、例えば、図４に示す領域Ｂ１において、表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が顕著になると考えられる。
以上のことから、微細化の世代が進んだ製品において、半導体チップＣＨＰの角部ＣＮＲに最も近く配置されたパッドＰＤの端部を覆う表面保護膜ＰＡＳの領域Ｂ１に印加される樹脂ＭＲからの応力が大きくなり、この結果、表面保護膜ＰＡＳでのクラックＣＬＫの発生がより顕在化すると考えられる。すなわち、微細化の世代が進んだ製品で、かつ、半導体チップＣＨＰの角部ＣＮＲに最も近く配置されたパッドＰＤほど、パッドＰＤの厚みで生じる段差に起因して、表面保護膜ＰＡＳにクラックＣＬＫが発生しやすくなると考えられるため、表面保護膜ＰＡＳにおけるクラックＣＬＫの発生を抑制する必要性が高まることになる。
そして、図５に示すように、表面保護膜ＰＡＳにクラックＣＬＫが発生すると、製品の完成後に行われる温度サイクル試験によって、パッドＰＤの一部の位置がずれる、いわゆる「アルミスライド」と呼ばれる現象が生じる。具体的に、温度サイクル試験では、例えば、−６５℃と１５０℃の間で温度を繰り返し変化させることにより、半導体装置の信頼性を確認することが行なわれる。このとき、図６に示すように、表面保護膜ＰＡＳにクラックＣＬＫが発生した状態で温度変化が繰り返されると、温度変化に基づく樹脂ＭＲの膨張と収縮に起因する応力によって、図７に示すように、パッドＰＤの一部の位置がずれることになり、「アルミスライド」が生じることになる。このような「アルミスライド」が生じると、パッドＰＤの一部の位置が正常な位置からずれることになり、これによって、パッドＰＤの外観不良が引き起こされることになる。したがって、パッドＰＤの外観不良を抑制するためには、パッドＰＤの位置ずれ現象である「アルミスライド」を抑制する必要がある。そして、この「アルミスライド」は、表面保護膜ＰＡＳにクラックＣＬＫが発生することにより生じることから、パッドＰＤの外観不良を抑制するためには、表面保護膜ＰＡＳでのクラックＣＬＫの発生を抑制する必要があることになる。
そこで、本実施の形態では、パッドＰＤの厚みで生じる段差に起因する表面保護膜ＰＡＳでのクラックＣＬＫの発生を抑制する工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について説明する。
＜半導体チップの構成＞
図８は、本実施の形態における半導体チップＣＨＰのレイアウト構成を示す図である。図８において、半導体チップＣＨＰは、例えば、矩形形状をしており、半導体チップＣＨＰの端辺に沿って、アルミニウムを主成分とする複数のパッドＰＤが配置されている。これらの複数のパッドＰＤのそれぞれにおいて、図８では図示されていないが、パッドＰＤの表面の大部分は、表面保護膜に設けられた開口部から露出している一方、パッドＰＤの端部は、表面保護膜で覆われている。
本明細書で、「主成分」とは、部材（層や膜）を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「アルミニウムを主成分とするパッドＰＤ」とは、パッドＰＤの材料がアルミニウム（Ａｌ）を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、パッドＰＤが基本的にアルミニウムから構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
例えば、半導体装置で一般的に使用されているパッドＰＤに着目すると、このパッドＰＤは、通常、チタン／窒化チタン膜からなるバリア導体膜でアルミニウム膜を挟んだ構成をしている。すなわち、パッドＰＤは、第１バリア導体膜と、この第１バリア導体膜上に形成されたアルミニウム膜と、アルミニウム膜上に形成された第２バリア導体膜からなる。この場合、第１バリア導体膜とアルミニウム膜と第２バリア導体膜からなる積層膜でパッドＰＤが構成されている場合、このパッドＰＤは、アルミニウム膜が大部分を占めることになるため、「アルミニウムを主成分とするパッドＰＤ」となる。
また、本明細書でいうアルミニウム膜には、純粋なアルミニウム膜である場合だけでなく、アルミニウムにシリコンが添加されたアルミニウム合金膜（ＡｌＳｉ膜）や、アルミニウムにシリコンと銅が添加されたアルミニウム合金膜（ＡｌＳｉＣｕ膜）も含む広い概念で使用されており、これらのアルミニウム合金膜を含むパッドＰＤも「アルミニウムを主成分とするパッドＰＤ」に含まれることになる。つまり、本明細書でいう「アルミニウムを主成分とするパッドＰＤ」には、アルミニウム膜とバリア導体膜を含むパッドＰＤにも使用されるとともに、アルミニウム膜自体がアルミニウム合金膜である場合のパッドＰＤにも使用されることになる。
＜実施の形態における特徴＞
続いて、本実施の形態における特徴点について説明する。図９は、図８の領域Ｃ１を拡大した拡大図である。図９において、半導体チップＣＨＰは、端辺ＥＳを有しており、この端辺ＥＳに沿って、端辺ＥＳの内側領域に、矩形形状をした複数のパッドＰＤが配置されている。詳細には、まず、半導体チップＣＨＰの端辺ＥＳの内側領域に、ダミー領域ＤＭＲが形成されており、このダミー領域ＤＭＲの内側領域に、シールリング領域ＳＲＲが形成されている。ダミー領域ＤＭＲには、ダイシング時に発生するおそれのあるクラックの半導体チップＣＨＰ内（チップ領域内）への進行を抑制するダミーパターンが設けられており、シールリング領域ＳＲＲには、半導体チップＣＨＰの内部への異物の侵入を抑制するシールリングが設けられている。なお、ダミー領域ＤＭＲのダミーパターンは必ずしも必要ではない。しかし、上述のクラック防止や、各配線層の形成時に行われるＣＭＰ工程での平坦性向上のため、ダミーパターンを設ける方が好ましい。
なお、本実施の形態では、説明を簡単にするため、ダミー領域ＤＭＲを半導体チップＣＨＰの一部として記載している。しかし、ダイシング前のウェハ状態ではダミー領域ＤＭＲはスクライブ領域ＳＣＲと一体化している領域である。従って、後述の説明では、ダミー領域ＤＭＲをスクライブ領域ＳＣＲの一部として表わすこともある。
そして、シールリング領域ＳＲＲの内側領域に、複数のパッドＰＤが配置されている。このとき、本明細書では、複数のパッドＰＤのうち、半導体チップＣＨＰの角部ＣＮＲに最も近い位置に配置されたパッドをパッドＰＤ１と呼ぶことにする。
図９に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近い位置に配置されたパッドＰＤ１は、矩形形状をしており、このパッドＰＤ１の周辺にダミー配線ＤＭＬが設けられている。このように、パッドＰＤ１の周辺にダミー配線ＤＭＬを設ける点に本実施の形態における特徴点がある。図９において、具体的に、このダミー配線ＤＭＬは、パッドＰＤ１を構成する複数の辺のうち、角部ＣＮＲに最も近い辺ＳＤ１に対して、離間しながら並行するように設けられたダミー部ＤＭＰ１と、パッドＰＤ１を構成する複数の辺のうち、半導体チップＣＨＰの端辺ＥＳに最も近い辺ＳＤ２に対して、離間しながら並行するように設けられたダミー部ＤＭＰ２とを含んでいる。つまり、ダミー配線ＤＭＬは、パッドＰＤ１の辺ＳＤ１に沿って延在するダミー部ＤＭＰ１と、パッドＰＤ１の辺ＳＤ２に沿って延在するダミー部ＤＭＰ２とから構成されている。このダミー部ＤＭＰ１とダミー部ＤＭＰ２は、一体的に形成されており、例えば、平面視において、Ｌ字形状をしている。
次に、図１０は、図９のＡ−Ａ線で切断した断面図である。図１０に示すように、例えば、シリコンからなる半導体基板１Ｓ上に、半導体素子の一例である電界効果トランジスタＱが形成されており、この電界効果トランジスタＱの上方に、例えば、微細な銅配線からなるファイン層ＦＬが形成されている。そして、このファイン層ＦＬの上方に、ファイン層ＦＬを構成する銅配線よりも幅の大きな銅配線からなるグローバル層ＧＬが形成されている。このグローバル層ＧＬ上には、パッドＰＤ１が形成されており、パッドＰＤ１と同層でダミー配線ＤＭＬが形成されている。このとき、図１０に示すように、ダミー配線ＤＭＬの表面の高さは、パッドＰＤ１の表面の高さと同一となっている。
ここで、図１０に示すように、パッドＰＤ１は、グローバル層ＧＬおよびファイン層ＦＬを介して、半導体基板１Ｓ上に形成された電界効果トランジスタＱと電気的に接続されている。一方、ダミー配線ＤＭＬは、半導体素子である電界効果トランジスタＱと電気的に接続されておらず、電気信号の伝達や電源電圧の供給などに使用される通常の配線（実配線）として機能しない。すなわち、パッドＰＤ１は、集積回路の一部を構成しているのに対し、ダミー配線ＤＭＬは、集積回路の一部を構成していない。このことから、例えば、ダミー配線ＤＭＬの電位は、フローティングとなっている。
続いて、同層に形成されているパッドＰＤ１とダミー配線ＤＭＬとを覆うように、表面保護膜ＰＡＳが形成されている。この表面保護膜ＰＡＳは、例えば、酸化シリコン膜ＯＸＦと窒化シリコン膜ＳＮＦとの積層膜から形成されている。そして、表面保護膜ＰＡＳには、開口部ＯＰが形成されており、この開口部ＯＰの底部からパッドＰＤ１の表面の一部が露出している。一方、ダミー配線ＤＭＬ上には、開口部が形成されておらず、ダミー配線ＤＭＬは、表面保護膜ＰＡＳで覆われている。
開口部ＯＰから露出しているパッドＰＤ１の表面には、例えば、金線からなるワイヤＷが接続されており、ワイヤＷが接続されたパッドＰＤ１の表面を含む表面保護膜ＰＡＳ上は、例えば、樹脂ＭＲで覆われている。
次に、図１１は、図９のＢ−Ｂ線で切断した模式的な断面図である。図１１に示すように、半導体チップＣＨＰの端辺ＥＳの内側にダミー領域ＤＭＲが設けられており、このダミー領域ＤＭＲに、ダミーパターンＤＰが形成されている。そして、ダミー領域ＤＭＲの内側に、シールリング領域ＳＲＲが設けられており、シールリング領域ＳＲＲには、シールリングＳＲＧが形成されている。さらに、シールリング領域ＳＲＲの内側領域が集積回路領域ＩＣＲとなっており、この集積回路領域ＩＣＲに、パッドＰＤ１と、このパッドＰＤ１と同層でダミー配線ＤＭＬが形成されている。このとき、本実施の形態では、パッドＰＤ１とシールリングＳＲＧとの間には、ダミー配線ＤＭＬだけが設けられており、半導体素子と電気的に接続される配線は存在しない。すなわち、パッドＰＤ１とシールリングＳＲＧとの間には、集積回路を構成する実配線は形成されていない。
なお、本実施の形態で開示するシールリングＳＲＧは、多層の配線層を接続することで形成されており、半導体基板１Ｓと接続されている。詳細に図示はしないが、半導体基板１Ｓに形成されているウェルと接続しており、接地電位等の固定電位とされている。一方、ダミーパターンＤＰは、シールリングＳＲＧと同じように多層の配線層によって形成されているが、各配線層が接続されている場合もあるし、分離している場合もある。ダミーパターンＤＰはシールリングＳＲＧと異なり、固定電位に接続されておらず、フローティング状態である。
さらに、図１１に示すように、同層に形成されているパッドＰＤ１とダミー配線ＤＭＬとを覆うように、酸化シリコン膜ＯＸＦと窒化シリコン膜ＳＮＦからなる表面保護膜ＰＡＳが形成されている。そして、表面保護膜ＰＡＳには、開口部ＯＰが形成されており、この開口部ＯＰの底部からパッドＰＤ１の表面の一部が露出している一方、ダミー配線ＤＭＬ上は、表面保護膜ＰＡＳで覆われている。さらに、表面保護膜ＰＡＳは、集積回路領域ＩＣＲの外側に形成されているシールリング領域ＳＲＲとダミー領域ＤＭＲとを覆って、半導体チップＣＨＰの端辺ＥＳにまで延在するように形成されている。
なお、図１１において、集積回路領域ＩＣＲに形成されているパッドＰＤ１およびダミー配線ＤＭＬの下層に形成されている配線構造およびデバイス構造は、基本的に図１０と同様であるため、省略している。また、図１１において、パッドＰＤ１と接続されるワイヤ、および、表面保護膜ＰＡＳを覆う樹脂の図示も省略している。
以上のように、本実施の形態における特徴点は、例えば、図９〜図１１に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近い位置に配置されたパッドＰＤ１の周辺にダミー配線ＤＭＬを設ける点にある。さらに言えば、本実施の形態における特徴点は、ダミー配線ＤＭＬが、角部ＣＮＲに最も近い辺ＳＤ１に対して、離間しながら並行するように設けられたダミー部ＤＭＰ１と、半導体チップＣＨＰの端辺ＥＳに最も近い辺ＳＤ２に対して、離間しながら並行するように設けられたダミー部ＤＭＰ２とを含むように構成されている点にある。これにより、本実施の形態によれば、半導体装置の信頼性を向上することができるという顕著な効果を得ることができる。具体的に、本実施の形態における技術的思想によれば、半導体チップＣＨＰを樹脂で封止する半導体装置において、角部ＣＮＲに最も近く配置されたパッドＰＤ１の端部を覆う表面保護膜でのクラックの発生を抑制できるという顕著な効果を得ることができる。以下では、本実施の形態における技術的思想によれば、上述したような顕著な効果が得られる理由について説明する。
図１２は、本実施の形態の半導体装置において、半導体チップの角部に最も近い位置に配置されたパッドＰＤ１およびその周辺近傍の構造を示す断面図である。図１２に示すように、アルミニウムを主成分とするパッドＰＤ１を覆うように、例えば、酸化シリコン膜ＯＸＦと窒化シリコン膜ＳＮＦとの積層膜からなる表面保護膜ＰＡＳが形成されている。そして、この表面保護膜ＰＡＳには、開口部ＯＰが形成されており、この開口部ＯＰの底部からパッドＰＤ１の表面の一部が露出している。一方、パッドＰＤ１の端部は、表面保護膜ＰＡＳで覆われている。さらに、開口部ＯＰから露出するパッドＰＤ１の表面には、例えば、金線からなるワイヤＷが接続されており、ワイヤＷが接続されたパッドＰＤ１の表面を含む表面保護膜ＰＡＳ上は、例えば、樹脂ＭＲで覆われている。そして、本実施の形態では、パッドＰＤ１から離間した位置にダミー配線ＤＭＬが形成されており、表面保護膜ＰＡＳは、このダミー配線ＤＭＬも覆うように形成されている。
ここで、まず、ダミー配線ＤＭＬが形成されていないパッド構造を示す図４において、図４の領域Ｂ１に着目すると、パッドＰＤ１の厚みで生じる段差に起因して、表面保護膜ＰＡＳの被覆形状が急峻化するとともに、領域Ｂ１における表面保護膜ＰＡＳの膜厚の薄膜化が生じることがわかる。このことは、表面保護膜ＰＡＳを封止する樹脂ＭＲからの応力が、表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が生じている領域Ｂ１で大きくなることを意味する。つまり、表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が生じている領域Ｂ１では、樹脂ＭＲから大きな応力がかかり、この結果、表面保護膜ＰＡＳにクラックが発生しやすくなるのである。
これに対し、ダミー配線ＤＭＬが形成されているパッド構造を示す図１２において、図１２の領域Ｄ１に着目すると、パッドＰＤ１の厚みに起因する段差が生じていても、パッドＰＤ１の近傍領域にダミー配線ＤＭＬが形成されている結果、図４の領域Ｂ１に比べて、表面保護膜ＰＡＳの被覆形状の急峻化が緩和されているとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚が厚くなっていることがわかる。このことは、表面保護膜ＰＡＳを封止する樹脂ＭＲからの応力が、領域Ｄ１で抑制されることを意味する。つまり、表面保護膜ＰＡＳの被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚が厚くなっている領域Ｄ１では、樹脂ＭＲからの応力が抑制される。この結果、本実施の形態によれば、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生しにくくなることになる。
このように本実施の形態によれば、パッドＰＤ１の端部の近傍領域にダミー配線ＤＭＬを設けることにより、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの領域Ｄ１において、パッドＰＤ１の厚みに起因する段差が存在しても、表面保護膜ＰＡＳの被覆形状の急峻化を緩和することができるとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができるのである。すなわち、本実施の形態によれば、パッドＰＤ１の端部の近傍領域にダミー配線ＤＭＬを設けることにより、表面保護膜ＰＡＳを封止する樹脂ＭＲからの応力が加わりやすい領域Ｄ１において、応力に対する耐性を向上させることができるのである。この結果、本実施の形態によれば、領域Ｄ１において、表面保護膜ＰＡＳにクラックが発生することを抑制することができ、これによって、表面保護膜ＰＡＳにクラックが発生した状態で温度サイクル試験を実施することにより生じやすくなる「アルミスライド」を効果的に抑制することができる。そして、この「アルミスライド」を抑制できるということは、パッドＰＤ１の外観不良を低減できることを意味し、これによって、本実施の形態によれば、半導体装置の信頼性を向上することができるのである。
特に、電界効果トランジスタに代表される半導体素子や配線の微細化の世代が進むにつれて、パッドＰＤ１の膜厚が厚くなる傾向にある。このことは、微細化の世代が進んだ製品においては、パッドＰＤ１の厚みに起因する段差が大きくなることを意味する。したがって、半導体素子や配線の微細化が進むと、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状の急峻化や表面保護膜ＰＡＳの膜厚の薄膜化が問題点として顕在化しやすくなると考えられる。すなわち、微細化の世代が進んだ製品になればなるほど、パッドＰＤ１の厚みで生じる段差に起因して、表面保護膜ＰＡＳにクラックが発生しやすくなると考えられる。このため、特に、微細化の世代が進んだ製品では、表面保護膜ＰＡＳにおけるクラックの発生を抑制する重要性が高まると考えられる。
この点に関し、本実施の形態では、パッドＰＤ１の厚みに起因する段差が生じていても、パッドＰＤ１の近傍領域にダミー配線ＤＭＬが形成されている結果、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状の急峻化が緩和され、かつ、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの膜厚が厚くなる。そして、この現象は、半導体素子や配線の微細化の世代が進んで、パッドＰＤ１の膜厚が厚くなり、パッドＰＤ１の厚みに起因する段差が大きくなる場合にも同様に生じることになる。このことから、パッドＰＤ１の近傍領域にダミー配線ＤＭＬを形成することにより、本実施の形態によれば、たとえ、半導体素子や配線の微細化の世代が進んで、パッドＰＤ１の厚みに起因する段差が大きくなる場合にも、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生することを有効に防止することができるのである。このように、微細化の世代が進んで、パッドＰＤ１の厚みに起因する段差が大きくなる場合、すなわち、クラックの発生が顕在化しやすくなる場合に、本実施の形態における技術的思想を適用する有用性が増大することになる。ただし、本実施の形態における技術的思想は、パッドＰＤ１の厚みに起因する段差の大小に関わらず、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生することを抑制できる顕著な効果を得ることができることは言うまでもない。
本実施の形態では、図９に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１の周辺にダミー配線ＤＭＬが設けられている。具体的には、パッドＰＤ１の辺ＳＤ１に沿って離間しながら延在するダミー部ＤＭＰ１と、パッドＰＤ１の辺ＳＤ２に沿って離間しながら延在するダミー部ＤＭＰ２とが設けられている。このことから、応力が加わりやすい半導体チップＣＨＰの角部ＣＮＲに近いパッドＰＤ１において、パッドＰＤ１の端部を覆う表面保護膜にクラックが発生することを抑制することができるのである。つまり、本実施の形態では、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１に応力が加わりやすいことに着目して、このパッドＰＤ１の端部を覆う表面保護膜にクラックが発生しないように、パッドＰＤ１の周辺にダミー配線ＤＭＬを設けているのである。さらに、図３に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１においても、特に、パッドＰＤ１を構成する複数の辺のうち、角部ＣＮＲに最も近い辺と、半導体チップＣＨＰの端辺に最も近い辺とに近い周辺領域Ｒ１で表面保護膜にクラックが発生しやすいことがわかっている。そこで、このことを考慮して、本実施の形態では、図９に示すように、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１を構成する複数の辺のうち、角部ＣＮＲに最も近い辺ＳＤ１に対して、離間しながら並行するようにダミー部ＤＭＰ１を設けるとともに、半導体チップＣＨＰの端辺ＥＳに最も近い辺ＳＤ２に対して、離間しながら並行するようにダミー部ＤＭＰ２を設けている。これにより、本実施の形態によれば、パッドＰＤ１の端部を覆う表面保護膜にクラックが発生することを効果的に抑制することができる。
一方、本実施の形態では、例えば、図９に示すように、複数のパッドＰＤのうち、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１以外のパッドＰＤの周辺には、ダミー配線ＤＭＬを設けていない。これは、上述したように、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１において、特に、応力が加わりやすく、パッドＰＤ１の端部を覆う表面保護膜にクラックが発生しやすいことを考慮したものである。言い換えれば、複数のパッドＰＤのうち、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１以外のパッドＰＤにおいては、パッドＰＤ１よりも加わる応力が小さく、パッドＰＤの端部を覆う表面保護膜でのクラックの発生が顕在化しないことを考慮したものである。
このように、本実施の形態では、クラックの発生が顕在化するパッドＰＤ１の周辺にだけダミー配線ＤＭＬを設ける一方、パッドＰＤ１以外のパッドＰＤの周辺には、ダミー配線ＤＭＬを設けていない。つまり、本実施の形態では、表面保護膜でのクラックの発生が顕在化する必要最小限のパッドＰＤ１の周辺についてダミー配線ＤＭＬを設ける一方、その他のパッドＰＤの周辺については、表面保護膜でのクラックの発生が顕在化しにくいことから、ダミー配線ＤＭＬを設けていないのである。これにより、本実施の形態によれば、複数のパッドＰＤの大幅な設計変更を伴うことなく、表面保護膜でのクラックの発生を抑制することができる。別の言い方をすれば、複数のパッドＰＤのそれぞれにダミー配線ＤＭＬを設けることを考えると、それぞれのパッドＰＤ間の距離が大きくなることになり、半導体チップＣＨＰのサイズの増大を招くおそれがある。これに対し、本実施の形態では、表面保護膜でのクラックの発生が顕在化する必要最小限のパッドＰＤ１の周辺についてだけダミー配線ＤＭＬを設けているので、半導体チップＣＨＰのサイズの増大を招くことなく、表面保護膜でのクラックの発生を抑制することができる。すなわち、本実施の形態によれば、半導体装置の小型化を維持しながら、半導体装置の信頼性を向上することができるという顕著な効果を得ることができる。
また、図１２に示すように、本実施の形態では、パッドＰＤ１の表面の高さと、ダミー配線ＤＭＬの表面の高さが同一となっている。これにより、図１２に示す領域Ｄ１において、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにすることができるとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができる。つまり、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとが相違する場合よりも、パッドＰＤ１の表面の高さと、ダミー配線ＤＭＬの表面の高さが同一である場合のほうが、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにすることができるとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができるのである。このことから、本実施の形態によれば、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生することを効果的に抑制することができる。
以上のことから、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにするとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くして、表面保護膜ＰＡＳのクラックに対する耐性を向上する観点からは、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとを同一になるように形成することが望ましい。ただし、本実施の形態における技術的思想は、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとを同一にする場合に限らず、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとが相違する場合であっても、ダミー配線ＤＭＬを設けていれば、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生することを抑制することができる。
さらに、表面保護膜ＰＡＳのクラックに対する耐性を向上する観点からは、パッドＰＤ１とダミー配線ＤＭＬとの間の距離をできるだけ狭くすることが望ましい。なぜなら、パッドＰＤ１とダミー配線ＤＭＬとの間の距離が狭くなればなるほど、表面保護膜ＰＡＳの被覆形状がパッドＰＤ１の厚さに起因する段差を反映しにくくなるからである。すなわち、パッドＰＤ１とダミー配線ＤＭＬとの間の距離が狭くなればなるほど、表面保護膜ＰＡＳの被覆形状がパッドＰＤ１の厚さに起因する段差に対して鈍感になる。つまり、パッドＰＤ１とダミー配線ＤＭＬとの間の距離を狭くすることにより、図１２に示す領域Ｄ１において、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにすることができるとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができる。
したがって、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにするとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くして、表面保護膜ＰＡＳのクラックに対する耐性を向上する観点からは、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとを同一にし、かつ、パッドＰＤ１とダミー配線ＤＭＬとの間の距離を狭くすることが望ましいことになる。
なお、図１２に示すように、本実施の形態では、領域Ｄ１における表面保護膜ＰＡＳの被覆形状を緩やかにするとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができるが、ダミー配線ＤＭＬの外側を覆う表面保護膜ＰＡＳの被覆形状は、ダミー配線ＤＭＬの厚さに起因する段差を反映した被覆形状となる。すなわち、図１２の領域Ｅ１における表面保護膜ＰＡＳの被覆形状は、急峻化するとともに薄膜化する。したがって、本実施の形態の場合、図１２に示す領域Ｄ１でのクラックの発生を抑制することができるが、図１２に示す領域Ｅ１でクラックが発生するおそれがある。ただし、図１２に示す領域Ｅ１でクラックが発生し、このクラックに基づいて、「アルミスライド」が発生するとしても、「アルミスライド」はダミー配線ＤＭＬで生じることになる。つまり、図１２に示す領域Ｅ１でクラックが発生しても、パッドＰＤ１自体に「アルミスライド」が生じるわけではないので問題はないのである。言い換えれば、図１２に示す領域Ｄ１でのクラックの発生を抑制することができれば、パッドＰＤ１自体の「アルミスライド」を抑制することができるため、たとえ、図１２に示す領域Ｅ１でクラックが発生するおそれがあっても問題はないのである。本実施の形態で重要な点は、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳでクラックが発生すると、言い換えれば、図１２に示す領域Ｄ１でクラックが発生すると、パッドＰＤ１に「アルミスライド」が生じる原因となるため、図１２に示す領域Ｄ１でのクラックの発生を確実に抑制することである。そして、本実施の形態では、パッドＰＤ１の周辺にダミー配線ＤＭＬを設けることにより、図１２に示す領域Ｄ１でのクラックの発生が充分に抑制できるため、図１２に示す領域Ｅ１でクラックが発生するおそれがあっても問題はないのである。ただし、パッドＰＤ１とダミー配線ＤＭＬとの間の距離が狭い場合には、例えば、ダミー配線ＤＭＬが「アルミスライド」して、パッドＰＤ１に接触し、さらには、ダミー配線ＤＭＬの「アルミスライド」によって、ダミー配線ＤＭＬと接触したパッドＰＤ１が「アルミスライド」することも考えられる。したがって、パッドＰＤ１の「アルミスライド」を確実に防止する観点からは、パッドＰＤ１とダミー配線ＤＭＬとの間の距離は、狭くなり過ぎないことも必要である。
以上のことから、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状を緩やかにするとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くして、表面保護膜ＰＡＳのクラックに対する耐性を向上する観点からは、パッドＰＤ１とダミー配線ＤＭＬとの間の距離を狭くすることが望ましい。一方、パッドＰＤ１とダミー配線ＤＭＬとの間の距離が狭くなり過ぎても、ダミー配線ＤＭＬの「アルミスライド」に起因するパッドＰＤ１の「アルミスライド」が生じる可能性もある。このため、パッドＰＤ１の「アルミスライド」を確実に防止して、パッドＰＤ１の外観不良を回避する観点からは、パッドＰＤ１とダミー配線ＤＭＬとの間の距離を狭くしつつも、ある一定値以上離れた最適な範囲が存在することになる。例えば、「アルミスライド」の移動量に対するデータを収集して、パッドＰＤ１とダミー配線ＤＭＬとの間の距離を設定することもできる。
＜半導体装置の製造方法＞
本実施の形態における半導体装置は、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
図１３は、半導体ウェハＷＦのレイアウト構成を示す平面図である。図１３に示すように、半導体ウェハＷＦは、略円盤形状をしており、内部領域に複数のチップ領域ＣＲを有している。複数のチップ領域ＣＲのそれぞれには、電界効果トランジスタに代表される半導体素子と多層配線層が形成されており、これらの複数のチップ領域ＣＲは、スクライブ領域ＳＣＲによって区画されている。本実施の形態では、図１３に示すように、矩形形状のチップ領域ＣＲと、チップ領域ＣＲを区画するスクライブ領域ＳＣＲとを有する半導体ウェハ（半導体基板）ＷＦを用意する。この段階で、半導体ウェハＷＦの複数のチップ領域ＣＲのそれぞれには、電界効果トランジスタに代表される半導体素子が形成され、この半導体素子の上方に、例えば、ダマシン法によって、銅配線からなる多層配線層が形成されている。そして、以下の工程では、複数のチップ領域ＣＲのそれぞれにおいて、多層配線層の最上層にパッドを形成する工程から説明することにする。この工程では、図９のＢ−Ｂ線での断面図に対応した図１１のうちの集積回路領域ＩＣＲに着目して説明する。
まず、図１４に示すように、層間絶縁膜ＩＬ上に、バリア導体膜ＢＣＦ１と、バリア導体膜ＢＣＦ１上に形成されたアルミニウム膜ＡＦと、アルミニウム膜ＡＦ上に形成されたバリア導体膜ＢＣＦ２とからなる積層膜を形成する。バリア導体膜ＢＣＦ１は、例えば、チタン膜と窒化チタン膜との積層膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、アルミニウム膜ＡＦは、アルミニウムを主成分とする膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。さらに、バリア導体膜ＢＣＦ２は、例えば、窒化チタン膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。
続いて、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、バリア導体膜ＢＣＦ１とアルミニウム膜ＡＦとバリア導体膜ＢＣＦ２とからなる積層膜をパターニングする。この積層膜のパターニングにより、パッドＰＤ１とダミー配線ＤＭＬを形成することができる。このとき、パッドＰＤ１とダミー配線ＤＭＬとは、一定距離だけ離間しながら形成されるとともに、パッドＰＤ１の表面の高さと、ダミー配線ＤＭＬの表面の高さが同一になるように形成される。
この工程では、図１３に示すチップ領域ＣＲとスクライブ領域ＳＣＲとの境界線に沿って、チップ領域ＣＲ内に矩形形状の複数のパッドＰＤを形成し（図８参照）、かつ、複数のパッドＰＤのうち、チップ領域ＣＲの角部ＣＮＲに最も近いパッドＰＤ１の周辺にダミー配線ＤＭＬが形成される（図９参照）。この工程で形成されるダミー配線ＤＭＬは、例えば、図９を参照するとわかるように、パッドＰＤ１を構成する複数の辺のうち、チップ領域ＣＲの角部ＣＮＲに最も近い辺ＳＤ１に対して、離間しながら並行するダミー部ＤＭＰ１と、パッドＰＤ１を構成する複数の辺のうち、境界線（図９の端辺ＥＳに相当）に最も近い辺ＳＤ２に対して、離間しながら並行するダミー部ＤＭＰ２とを含むように形成されることになる。
次に、図１６に示すように、パッドＰＤ１とダミー配線ＤＭＬとを覆う層間絶縁膜ＩＬ上に酸化シリコン膜ＯＸＦを形成する。この酸化シリコン膜ＯＸＦは、例えば、高密度プラズマＣＶＤ法によって形成することができる。その後、図１７に示すように、酸化シリコン膜ＯＸＦ上に窒化シリコン膜ＳＮＦを形成する。窒化シリコン膜ＳＮＦは、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。このようにして、パッドＰＤ１とダミー配線ＤＭＬとを覆うように、酸化シリコン膜ＯＸＦと窒化シリコン膜ＳＮＦからなる表面保護膜ＰＡＳを形成することができる。
このとき、本実施の形態では、パッドＰＤ１の厚みに起因する段差が生じていても、パッドＰＤ１の近傍領域にダミー配線ＤＭＬが形成されているため、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状の急峻化が緩和されているとともに、パッドＰＤ１の端部における表面保護膜ＰＡＳの膜厚を厚くすることができる。
続いて、図１８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳにパッドＰＤ１の表面の一部を露出する開口部ＯＰを形成する。一方、ダミー配線ＤＭＬを露出する開口部は形成されず、ダミー配線ＤＭＬの表面は、表面保護膜ＰＡＳで覆われた状態を維持する。その後、図１９に示すように、開口部ＯＰから露出するパッドＰＤ１の表面をエッチングすることにより、開口部ＯＰから露出するパッドＰＤ１の表面に形成されているバリア導体膜（窒化チタン膜）を除去する。これにより、開口部ＯＰからアルミニウム膜が露出することになる。
以上のようにして、多層配線層の最上層にパッドＰＤ１を形成することができる。具体的に、図２０は、パッドＰＤ１を形成した後の図であり、端辺ＥＳの境界領域近傍を示す断面模式図である。図２０において、スクライブ領域ＳＣＲの内側にシールリング領域ＳＲＲおよび集積回路領域ＩＣＲが形成されている。
ここで、ダミー領域ＤＭＲはスクライブ領域ＳＣＲと一体化している領域である。後のダイシング工程等によって半導体ウェハが各半導体チップに個片化されると、半導体チップの端辺ＥＳの内側にスクライブ領域ＳＣＲの一部が残存する。本実施の形態では、この残存する領域をダミー領域ＤＭＲとして記載している。すなわち、本実施の形態では、シールリング領域ＳＲＲよりもチップ端辺ＥＳに近づく領域をスクライブ領域ＳＣＲ（ダミー領域ＤＭＲ）とし、シールリング領域ＳＲＲから遠ざかる領域を集積回路領域ＩＣＲとしている。
ダミー領域ＤＭＲには、ダミーパターンＤＰが形成され、シールリング領域ＳＲＲには、シールリングＳＲＧが形成されている。このダミーパターンＤＰおよびシールリングＳＲＧは、集積回路領域ＩＣＲに形成される多層配線（図２０では図示せず）と同一の工程で形成される。そして、集積回路領域ＩＣＲにおいては、最上層にパッドＰＤ１およびダミー配線ＤＭＬが形成されていることがわかる。
次に、この後の工程について、フローチャートを参照しながら説明する。図２１は、半導体ウェハに集積回路を形成した後、例えば、ＱＦＰパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。
まず、半導体ウェハの複数のチップ領域のそれぞれに集積回路を形成した後、スクライブ領域に沿って、半導体ウェハをダイシングする（図２１のＳ１０１）。これにより、複数のチップ領域が個片化されて、集積回路が形成された半導体チップを取得することができる。そして、リードフレームに形成されているチップ搭載部に半導体チップを搭載した後（図２１のＳ１０２）、半導体チップに形成されているパッドとインナーリードとをワイヤで接続する（図２１のＳ１０３）。その後、チップ搭載部、半導体チップ、ワイヤ、インナーリードを樹脂で封止する（図２１のＳ１０４）。そして、リードフレームに形成されているダムを切断した後（図２１のＳ１０５）、樹脂から露出しているアウターリードの表面にめっき膜を形成する（図２１のＳ１０６）。続いて、樹脂の表面にマークを形成した後（図２１のＳ１０７）、樹脂から突き出ているアウターリードを成形する（図２１のＳ１０８）。このようにして半導体装置を製造した後、電気的特性検査が実施される（図２１のＳ１０９）。そして、半導体装置に対して、温度サイクル試験が実施され（図２１のＳ１１０）、良品と判断された半導体装置が製品として出荷される。
ここで、本実施の形態では、例えば、図１２に示すように、パッドＰＤ１の端部の近傍領域にダミー配線ＤＭＬを設けることにより、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの領域Ｄ１において、パッドＰＤ１の厚みに起因する段差が存在しても、表面保護膜ＰＡＳの被覆形状の急峻化を緩和することができるとともに、領域Ｄ１における表面保護膜ＰＡＳの膜厚を厚くすることができる。したがって、本実施の形態によれば、表面保護膜ＰＡＳを封止する樹脂ＭＲからの応力が加わりやすい領域Ｄ１において、応力に対する耐性を向上させることができる。この結果、本実施の形態によれば、領域Ｄ１において、表面保護膜ＰＡＳにクラックが発生することを抑制することができ、これによって、表面保護膜ＰＡＳにクラックが発生した状態で温度サイクル試験を実施することにより生じやすくなる「アルミスライド」を効果的に抑制することができる。そして、この「アルミスライド」を抑制できるということは、パッドＰＤ１の外観不良を低減できることを意味し、これによって、本実施の形態によれば、半導体装置の信頼性を向上することができる。
＜実施の形態における効果＞
本実施の形態における技術的思想によって得られる代表的な効果をまとめると以下のようになる。
（１）半導体チップの角部に最も近いパッドにおいて、このパッドの端部を覆う表面保護膜の被覆形状の急峻化が緩和され、かつ、パッドの端部を覆う表面保護膜の膜厚が厚くなる結果、樹脂（封止体）からの応力が抑制される。これにより、本実施の形態によれば、半導体チップの角部に最も近いパッドの端部を覆う表面保護膜にクラックが発生することを抑制することができる。
（２）本実施の形態によれば、半導体チップの角部に最も近いパッドの端部を覆う表面保護膜にクラックが発生することを抑制することができるため、表面保護膜にクラックが発生した状態で温度サイクル試験を実施することにより生じやすくなる「アルミスライド」を効果的に抑制することができる。
（３）本実施の形態によれば、「アルミスライド」を抑制できることから、パッドの外観不良を低減できることになり、これによって、半導体装置の信頼性を向上できる。
（４）本実施の形態では、たとえ、半導体素子や配線の微細化の世代が進んで、パッドの厚みに起因する段差が大きくなる場合にも、パッドの端部を覆う表面保護膜にクラックが発生することを有効に防止することができる。したがって、特に、微細化の世代が進んで、パッドの厚みに起因する段差が大きくなる場合、すなわち、クラックの発生が顕在化しやすくなる場合に、本実施の形態における技術的思想の有用性が高まることになる。
（５）さらに、本実施の形態では、パッドの表面の高さとダミー配線の表面の高さとを同一にし、かつ、パッドとダミー配線との間の距離を一定の範囲内にすることにより、パッドの端部を覆う表面保護膜の被覆形状が緩やかになるとともに、パッドの端部を覆う表面保護膜の膜厚が厚くなり、クラックに対する耐性をさらに向上することができる。
＜変形例１＞
図２２は、実施の形態の変形例１を示す模式図であって、図８の領域Ｃ１を拡大した拡大図に相当する図である。図２２において、本変形例１の特徴は、ダミー配線ＤＭＬが、辺ＳＤ１に沿って離間しながら並行するダミー部ＤＭＰ１と、辺ＳＤ２に沿って離間しながら並行するダミー部ＤＭＰ２と、さらに、ダミー部ＤＭＰ１とダミー部ＤＭＰ２とを接続する傾斜部ＳＬＰから構成されている点にある。本変形例１においては、図２２に示す傾斜部ＳＬＰを設けることにより、半導体チップＣＨＰの角部ＣＮＲに最も近いパッドＰＤ１の角部に加わる応力を緩和することができるため、さらに、半導体装置の信頼性を向上することができる。
＜変形例２＞
図２３は、実施の形態の変形例２を示す模式図であって、図８の領域Ｃ１を拡大した拡大図に相当する図である。図２３において、本変形例２でも、ダミー配線ＤＭＬが、ダミー部ＤＭＰ１とダミー部ＤＭＰ２から構成されている点で、実施の形態と共通するが、本変形例２において、ダミー部ＤＭＰ１およびダミー部ＤＭＰ２は、それぞれ、複数のドットパターンから形成されている。この場合も、実施の形態と同様に、半導体チップの角部に最も近いパッドにおいて、このパッドの端部を覆う表面保護膜の被覆形状の急峻化が緩和され、かつ、パッドの端部を覆う表面保護膜の膜厚が厚くなる。この結果、樹脂からの応力が抑制されることになり、これによって、本変形例２においても、半導体チップの角部に最も近いパッドの端部を覆う表面保護膜にクラックが発生することを抑制することができる。これにより、本変形例２においても、半導体装置の信頼性を向上することができる。
＜変形例３＞
図２４は、実施の形態の変形例３を示す模式図であって、図８の領域Ｃ１を拡大した拡大図に相当する図である。図２４において、本変形例３は、上述した変形例１と変形例２とを組み合わせた構成である。具体的に、ダミー配線ＤＭＬは、ダミー部ＤＭＰ１とダミー部ＤＭＰ２と傾斜部ＳＬＰから構成されており、かつ、ダミー部ＤＭＰ１およびダミー部ＤＭＰ２は、それぞれ、複数のドットパターンから形成されている。この場合も、実施の形態と同様に、半導体チップの角部に最も近いパッドにおいて、このパッドの端部を覆う表面保護膜の被覆形状の急峻化が緩和され、かつ、パッドの端部を覆う表面保護膜の膜厚が厚くなる。この結果、樹脂からの応力が抑制されることになり、これによって、本変形例３においても、半導体チップの角部に最も近いパッドの端部を覆う表面保護膜にクラックが発生することを抑制することができる。これにより、本変形例３においても、半導体装置の信頼性を向上することができる。
＜変形例４＞
図２５は、実施の形態の変形例４を示す模式図であって、図８の領域Ｃ１を拡大した拡大図に相当する図である。図２５において、本変形例４は、基本的にダミー配線ＤＭＬが、ダミー部ＤＭＰ１とダミー部ＤＭＰ２と傾斜部ＳＬＰから構成されている点で、変形例１と共通する。一方、本変形例４では、図２５に示すように、ダミー部ＤＭＰ２が、複数のパッドＰＤと半導体チップＣＨＰの端辺ＥＳとの間に位置しながら、半導体チップＣＨＰの端辺ＥＳに沿って延在している点に特徴点がある。これにより、本変形例４によれば、半導体チップＣＨＰの角部に最も近いパッドＰＤ１だけでなく、その他の複数のパッドＰＤにおいても、パッドＰＤの端部を覆う表面保護膜にクラックが発生することを抑制することができる。このことから、本変形例４によれば、半導体チップＣＨＰに形成されている複数のパッドＰＤ全体にわたって、パッドＰＤの端部を覆う表面保護膜のクラック耐性を高めることができるため、さらなる半導体装置の信頼性を向上することができる。
＜変形例５＞
図２６は、実施の形態の変形例５を示す模式図である。図１２と図２６とを比較するとわかるように、図２６に示す本変形例５におけるダミー配線ＤＭＬの幅は、図１２に示す実施の形態におけるダミー配線ＤＭＬの幅よりも小さくなっている。具体的に、例えば、図１２に示す実施の形態におけるダミー配線ＤＭＬの幅（上底の幅）が２μｍ程度であるのに対し、図２６に示す本変形例５におけるダミー配線ＤＭＬの幅（上底の幅）は、１μｍ程度である。この場合、本変形例５では、パッドＰＤ１の表面の高さとダミー配線ＤＭＬの表面の高さとが同一である一方、ダミー配線ＤＭＬを覆う表面保護膜ＰＡＳの高さＨ２は、パッドＰＤ１を覆う表面保護膜ＰＡＳの高さＨ１よりも低くなる構成が実現される。なぜなら、表面保護膜ＰＡＳの一部を構成する酸化シリコン膜ＯＸＦは、高密度プラズマＣＶＤ法で形成されるからである。すなわち、この高密度プラズマＣＶＤ法は、エッチングしながら膜を堆積するという特性を有していることから、図２６に示すように、幅の大きなパッドＰＤ１上には厚い膜厚の酸化シリコン膜ＯＸＦが堆積する一方、幅の小さなダミー配線ＤＭＬ上では、エッチングの効果が顕著となり、ダミー配線ＤＭＬ上に形成される酸化シリコン膜ＯＸＦの膜厚が、パッドＰＤ１上に形成される酸化シリコン膜ＯＸＦの膜厚よりも小さくなるからである。
この結果、本変形例５においても、図２６に示すように、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの被覆形状の急峻化が緩和され、かつ、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳの膜厚が厚くなる。この結果、樹脂ＭＲからの応力が抑制されることになり、これによって、本変形例５においても、半導体チップの角部に最も近いパッドＰＤ１の端部を覆う表面保護膜ＰＡＳにクラックが発生することを抑制することができる。これにより、本変形例５においても、半導体装置の信頼性を向上することができる。
さらに、本変形例５に特有の利点としては、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにおいて、被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚が厚くなるだけでなく、ダミー配線ＤＭＬの端部を覆う表面保護膜ＰＡＳにおいても、被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚が厚くなる。
以下にこの理由について説明する。例えば、図１２に示す実施の形態においては、パッドＰＤ１上に形成されている表面保護膜ＰＡＳの膜厚と、ダミー配線ＤＭＬ上に形成されている表面保護膜ＰＡＳの膜厚がほぼ同一である。このことから、図１２に示すように、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにおいて、被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚を厚くすることができるものの、ダミー配線ＤＭＬの端部においては、ダミー配線ＤＭＬの厚さに起因する段差を敏感に反映した被覆形状となる。すなわち、図１２に示すように、ダミー配線ＤＭＬの端部における表面保護膜ＰＡＳの被覆形状は、急峻化するとともに薄膜化する。ただし、実施の形態で説明したように、図１２に示すダミー配線ＤＭＬの端部を覆う表面保護膜ＰＡＳにクラックが発生し、このクラックに基づいて、「アルミスライド」が発生するとしても、「アルミスライド」はダミー配線ＤＭＬで生じることになる。つまり、図１２に示すダミー配線ＤＭＬの端部を覆う表面保護膜ＰＡＳにクラックが発生しても、パッドＰＤ１自体に「アルミスライド」が生じるわけではないので問題はない。ただし、パッドＰＤ１自体に「アルミスライド」が生じるわけではないが、表面保護膜ＰＡＳにクラックが発生する状況は望ましいとは言えない。
この点に関し、例えば、図２６に示す本変形例５においては、パッドＰＤ１上に形成されている表面保護膜ＰＡＳの膜厚よりも、ダミー配線ＤＭＬ上に形成されている表面保護膜ＰＡＳの膜厚が小さくなる。このことから、本変形例５によれば、図２６に示すように、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳにおいて、被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚を厚くすることができるとともに、ダミー配線ＤＭＬの端部を覆う表面保護膜ＰＡＳにおいても、被覆形状の急峻化が緩和され、かつ、表面保護膜ＰＡＳの膜厚を厚くすることができるのである。つまり、本変形例５では、パッドＰＤ１の端部を覆う表面保護膜ＰＡＳでのクラックの発生だけでなく、ダミー配線ＤＭＬの端部を覆う表面保護膜ＰＡＳでのクラックの発生も抑制することができるのである。したがって、本変形例５における技術的思想は、場所を問わずに表面保護膜ＰＡＳに発生するクラックを抑制できる点で、半導体装置の信頼性を向上する観点から有用性が高いといえる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１Ｓ 半導体基板
Ａ１ 領域
ＡＦ アルミニウム膜
Ｂ１ 領域
ＢＣＦ１ バリア導体膜
ＢＣＦ２ バリア導体膜
Ｃ１ 領域
Ｄ１ 領域
Ｅ１ 領域
ＣＨＰ 半導体チップ
ＣＬＫ クラック
ＣＮＲ 角部
ＣＲ チップ領域
ＤＭＬ ダミー配線
ＤＭＰ１ ダミー部
ＤＭＰ２ ダミー部
ＤＭＲ ダミー領域
ＤＰ ダミーパターン
ＥＳ 端辺
ＦＬ ファイン層
ＧＬ グローバル層
Ｈ１ 高さ
Ｈ２ 高さ
ＩＣＲ 集積回路領域
ＩＬ 層間絶縁膜
ＩＬ１ インナーリード
ＭＲ 樹脂
ＯＬ アウターリード
ＯＰ 開口部
ＯＸＦ 酸化シリコン膜
ＰＡＳ 表面保護膜
ＰＤ パッド
ＰＤ１ パッド
Ｑ 電界効果トランジスタ
Ｒ１ 周辺領域
ＳＡ１ 半導体装置
ＳＣＲ スクライブ領域
ＳＤ１ 辺
ＳＤ２ 辺
ＳＬＰ 傾斜部
ＳＮＦ 窒化シリコン膜
ＳＲＧ シールリング
ＳＲＲ シールリング領域
ＴＡＢ チップ搭載部
Ｗ ワイヤ
ＷＦ 半導体ウェハ

Claims (20)

  1. 矩形形状をした半導体チップを備え、
    前記半導体チップは、
    （ａ）前記半導体チップの端辺に沿って配置された複数のパッド、
    （ｂ）前記複数のパッドのうち、前記半導体チップの角部に最も近い位置に配置された第１パッドであって、矩形形状をした前記第１パッドの周辺に設けられたダミー配線、
    を有し、
    前記ダミー配線は、
    （ｂ１）前記第１パッドを構成する複数の辺のうち、前記角部に最も近い第１辺に対して、離間しながら並行するように設けられた第１ダミー部、
    （ｂ２）前記第１パッドを構成する前記複数の辺のうち、前記半導体チップの前記端辺に最も近い第２辺に対して、離間しながら並行するように設けられた第２ダミー部、
    を含む、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体チップには、半導体素子が形成されており、
    前記ダミー配線は、前記半導体素子と電気的に接続されておらず、配線として機能しない、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記ダミー配線の電位は、フローティングである、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記ダミー配線は、前記第１パッドと同層で形成されている、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記ダミー配線の表面の高さは、前記第１パッドの表面の高さと同一である、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第２ダミー部と前記半導体チップの前記端辺との間に、前記半導体チップの内部への異物の侵入を抑制するシールリングが形成されている、半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記半導体チップには、半導体素子が形成されており、
    前記第１パッドと前記シールリングとの間には、前記半導体素子と電気的に接続される配線は存在しない、半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記第１ダミー部と前記第２ダミー部とは、一体的に形成されている、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１ダミー部と前記第２ダミー部は、傾斜部によって接続されている、半導体装置。
  10. 請求項８に記載の半導体装置において、
    前記第２ダミー部は、前記複数のパッドと前記半導体チップの前記端辺との間に位置しながら、前記半導体チップの前記端辺に沿って延在している、半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記第１ダミー部は、複数のドットパターンから構成され、
    前記第２ダミー部は、複数のドットパターンから構成されている、半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第２ダミー部は、前記複数のパッドと前記半導体チップの前記端辺との間に位置しながら、前記半導体チップの前記端辺に沿って延在している、半導体装置。
  13. 請求項１に記載の半導体装置において、
    前記複数のパッドおよび前記ダミー配線を覆うように表面保護膜が形成され、
    前記表面保護膜には、前記複数のパッドのそれぞれの表面の一部を露出する開口部が形成されている、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記第１パッドの表面の高さは、前記ダミー配線の表面の高さと同一である一方、
    前記ダミー配線を覆う前記表面保護膜の高さは、前記第１パッドを覆う前記表面保護膜の高さよりも低い、半導体装置。
  15. 請求項１３に記載の半導体装置において、
    前記半導体チップは、樹脂を含む封止体で封止されている、半導体装置。
  16. （ａ）矩形形状のチップ領域と、前記チップ領域を区画するスクライブ領域とを有する半導体基板を用意する工程、
    （ｂ）前記チップ領域と前記スクライブ領域との境界線に沿って、前記チップ領域内に矩形形状の複数のパッドを形成し、かつ、前記複数のパッドのうち、前記チップ領域の角部に最も近い第１パッドの周辺にダミー配線を形成する工程、
    を備え、
    前記（ｂ）工程で形成される前記ダミー配線は、
    前記第１パッドを構成する複数の辺のうち、前記チップ領域の角部に最も近い第１辺に対して、離間しながら並行する第１ダミー部と、
    前記第１パッドを構成する前記複数の辺のうち、前記境界線に最も近い第２辺に対して、離間しながら並行する第２ダミー部と、
    を含む、半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    （ｃ）前記複数のパッドおよび前記ダミー配線を覆う表面保護膜を形成する工程、
    （ｄ）前記表面保護膜に前記複数のパッドのそれぞれの表面の一部を露出する開口部を形成する工程、
    （ｅ）前記（ｄ）工程後、前記スクライブ領域に沿って、前記半導体基板をダイシングすることにより、半導体チップを取得する工程、
    （ｆ）前記（ｅ）工程後、前記開口部から露出する前記複数のパッドのそれぞれの表面にワイヤを接続する工程、
    （ｇ）前記（ｆ）工程後、前記半導体チップを封止する工程、
    を有する、半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記（ｇ）工程後、温度サイクル試験を実施する工程を有する、半導体装置の製造方法。
  19. 請求項１７に記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ１）前記複数のパッドおよび前記ダミー配線を覆うように酸化シリコン膜を形成する工程、
    （ｃ２）前記酸化シリコン膜上に窒化シリコン膜を形成する工程、
    を含む、半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記（ｃ１）工程は、高密度プラズマＣＶＤ法により実施する、半導体装置の製造方法。
JP2014045679A 2014-03-07 2014-03-07 半導体装置およびその製造方法 Expired - Fee Related JP6262573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014045679A JP6262573B2 (ja) 2014-03-07 2014-03-07 半導体装置およびその製造方法
US14/639,062 US20150255420A1 (en) 2014-03-07 2015-03-04 Semiconductor device and manufacturing method thereof
US15/009,473 US9607962B2 (en) 2014-03-07 2016-01-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045679A JP6262573B2 (ja) 2014-03-07 2014-03-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015170778A true JP2015170778A (ja) 2015-09-28
JP6262573B2 JP6262573B2 (ja) 2018-01-17

Family

ID=54018123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045679A Expired - Fee Related JP6262573B2 (ja) 2014-03-07 2014-03-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US20150255420A1 (ja)
JP (1) JP6262573B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056297A1 (ja) * 2015-10-01 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180130732A1 (en) * 2016-11-04 2018-05-10 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
WO2019123777A1 (ja) * 2017-12-20 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP7149907B2 (ja) * 2019-09-04 2022-10-07 三菱電機株式会社 半導体装置および半導体素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353843U (ja) * 1989-09-29 1991-05-24
JPH10242204A (ja) * 1997-02-27 1998-09-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US20090008803A1 (en) * 2006-07-12 2009-01-08 United Microelectronics Corp. Layout of dummy patterns

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235085A (ja) 1992-02-26 1993-09-10 Nec Corp 半導体装置
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자
JP2003045876A (ja) 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
JP5323406B2 (ja) 2008-06-24 2013-10-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353843U (ja) * 1989-09-29 1991-05-24
JPH10242204A (ja) * 1997-02-27 1998-09-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US20090008803A1 (en) * 2006-07-12 2009-01-08 United Microelectronics Corp. Layout of dummy patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056297A1 (ja) * 2015-10-01 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2017056297A1 (ja) * 2015-10-01 2018-06-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6262573B2 (ja) 2018-01-17
US20160148897A1 (en) 2016-05-26
US9607962B2 (en) 2017-03-28
US20150255420A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP6262573B2 (ja) 半導体装置およびその製造方法
US11810869B2 (en) Semiconductor device and method of manufacturing the same
US20150115269A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
US11545454B2 (en) Semiconductor device
KR20180013711A (ko) 반도체 장치 및 그 제조 방법
TWI540616B (zh) 晶圓級晶片陣列及其製造方法
JP2015220248A (ja) 半導体装置の製造方法および半導体装置
JP6677832B2 (ja) 半導体チップ
JP7441923B2 (ja) 半導体チップ
JP5702844B2 (ja) 半導体装置
JP6473790B2 (ja) 半導体装置
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
US20220102319A1 (en) Method for manufacturing semiconductor structure
JP2014057086A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6262573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees