KR100812084B1 - 반도체 소자의 가드링 및 그 형성방법 - Google Patents
반도체 소자의 가드링 및 그 형성방법 Download PDFInfo
- Publication number
- KR100812084B1 KR100812084B1 KR1020060131445A KR20060131445A KR100812084B1 KR 100812084 B1 KR100812084 B1 KR 100812084B1 KR 1020060131445 A KR1020060131445 A KR 1020060131445A KR 20060131445 A KR20060131445 A KR 20060131445A KR 100812084 B1 KR100812084 B1 KR 100812084B1
- Authority
- KR
- South Korea
- Prior art keywords
- guard ring
- region
- silicon substrate
- pad
- planarization layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 24
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 36
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract 2
- 239000007769 metal material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에서는 반도체 소자의 가드링(guarding) 및 그 형성방법에 관해 개시된다.
본 발명에 따른 반도체 소자의 가드링은 패드 영역과 가드링 영역으로 정의된 실리콘 기판; 상기 실리콘 기판의 가드링 영역과 패드 영역에 차례로 적층되어 형성되는 다수의 층간 절연막 및 금속배선; 상기 각 층간 절연막을 관통하여 각 금속배선을 연결하는 텅스텐 플러그들; 상기 패드 영역 및 가드링 영역의 최상위 금속배선 표면이 소정부분 노출되도록 패드 오픈부를 갖고 실리콘 기판의 전면에 형성되는 평탄화층; 및 상기 가드링 영역의 패드 오픈부에 각각 형성되는 칼라 필터가 포함되어 구성되는 것을 특징으로 한다.
가드링, 칼라 필터, 반도체 소자, 콘택홀, 금속배선, CMP
Description
도 1은 종래 기술에 의한 반도체 소자의 가드링을 나타낸 단면도.
도 2는 본 발명에 의한 반도체 소자의 가드링을 나타낸 단면도.
도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 가드링 형성방법을 나타낸 공정단면도.
본 발명에서는 반도체 소자의 가드링(guarding) 및 그 형성방법에 관해 개시된다.
일반적으로 반도체 소자의 제조 공정 중에 표면 평탄화를 위해 SOG(Spin On Glass) 물질을 많이 사용한다. 이러한 SOG 물질은 평탄화 특성 및 패턴 사이의 매립 특성이 우수한 반면에 수분 흡수성이 강하여 이 수분으로 인해 소자의 신뢰성이 떨어지는 단점이 있다.
이를 개선하기 위하여 가드링을 형성하여 외부로부터 SOG막으로 수분이 흡수되는 것을 차단시켜 주는 기술이 제안 되었다.
이러한 가드링은 습기에 반도체 칩의 내부를 보호하기 위해 반도체 칩의 둘레 또는 스크라이브 라인(scribe line)에 칩 제조 공정에 따라 형성한다.
한편, 가드링을 형성하는 방법으로는 보호막 형성공정에 의해 형성하거나, 텅스텐 플러그 형성공정에 의해 금속층을 쌓아 올리는 방법이 있다.
이러한 관점에서, 종래 기술에 따른 반도체 소자의 가드링 형성방법을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 반도체 소자의 가드링을 나타낸 단면도이다.
종래 기술에 따른 반도체 소자의 가드링은, 도 1에 도시된 바와 같이, 패드 영역과 가드링 영역이 정의된 실리콘 기판(11)과, 상기 실리콘 기판(11)의 표면이 소정부분 노출되도록 제 1 콘택홀을 갖고 상기 실리콘 기판(11)의 전면에 형성되는 제 1 층간 절연막(12)과, 상기 제 1 콘택홀을 내부에 형성되는 제 1 텅스텐 플러그(13)와, 상기 제 1 텅스텐 플러그(13)에 연결되고 상기 제 1 층간 절연막(12)상에 형성되는 제 1 금속배선(14)과, 상기 제 1 금속배선(14)의 표면이 소정부분 노출되도록 다수의 제 2 콘택홀을 갖고 실리콘 기판(11)의 전면에 형성되는 제 2 층간 절연막(15)과, 상기 제 2 콘택홀 내부에 형성되는 제 2 텅스텐 플러그(16)와, 상기 제 2 텅스텐 플러그(16)에 연결되고 상기 제 2 층간 절연막(15)상에 형성되는 제 2 금속배선(17)과, 상기 제 2 금속배선(17)의 표면이 소정부분 노출되도록 제 3 콘택홀을 갖고 실리콘 기판(11)의 전면에 형성되는 제 3 층간 절연막(18)과, 상기 제 3 콘택홀 내부에 형성되는 제 3 텅스텐 플러그(19)와, 상기 제 3 텅스텐 플러그(19)에 연결되고 상기 제 3 층간 절연막(18)상에 형성되는 제 3 금속배선(20)과, 상기 제 3 금속배선(20)을 포함한 실리콘 기판(11)의 전면에 형성되는 평탄화층(21)과, 상기 실리콘 기판(11)의 패드 영역에 형성된 제 3 금속배선(20)의 표면이 소정부분 노출되게 형성되는 패드 오픈부(22)와, 상기 패드 영역의 평탄화층(21)상에 형성되는 칼라 필터(23)를 포함하여 구성되어 있다.
상기와 같이 구성된 종래 기술에 따른 반도체 소자의 가드링은 화살표로 나타낸 바와 같이, 외부에서 수분이 침투하는 것을 다층의 금속배선 및 텅스텐 플러그를 통해 차단하고 있다.
그러나 상기와 같은 종래 기술에 의한 반도체 소자의 가드링은 다음과 같은 문제점이 있었다.
즉, 최종 상부 금속배선과 평탄화층 사이로 수분이 침투하는 공간이 생겨 조립 수율이 저하된다.
본 발명은 수분 침투를 방지하여 수율을 향상시키도록 한 반도체 소자의 가드링 및 그 형성방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 가드링은 패드 영역과 가드링 영역으로 정의된 실리콘 기판; 상기 실리콘 기판의 가드링 영역과 패드 영역에 차례로 적층되어 형성되는 다수의 층간 절연막 및 금속배선; 상기 각 층간 절연막을 관통하여 각 금속배선을 연결하는 텅스텐 플러그들; 상기 패드 영역 및 가드링 영역의 최상위 금속배선 표면이 소정부분 노출되도록 패드 오픈부를 갖고 실리콘 기판의 전면에 형성되는 평탄화층; 및 상기 패드 영역의 평탄화층 및 가드링 영역의 패드 오픈부를 포함한 평탄화층 상에 형성되는 칼라 필터가 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 가드링 형성방법은 패드 영역과 가드링 영역으로 정의된 실리콘 기판을 준비하는 단계; 상기 실리콘 기판의 패드 영역과 가드링 영역에 각각 적층되는 다층의 층간 절연막 및 다층의 금속배선을 형성하는 단계; 상기 다층의 금속배선 중 최상위 금속배선을 포함한 실리콘 기판의 전면에 평탄화층을 형성하는 단계; 상기 패드 영역 및 가드링 영역의 최상위 금속배선 표면이 소정부분 노출되도록 상기 평탄화층을 제거하여 패드 오픈부를 형성하는 단계; 및 상기 패드 영역의 평탄화층 및 가드링 영역의 패드 오픈부를 포함한 평탄화층상에 칼라 필터를 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 가드링 및 그 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 반도체 소자의 가드링을 나타낸 단면도이다.
본 발명에 따른 반도체 소자의 가드링은, 도 2에 도시된 바와 같이, 패드 영역과 가드링 영역이 정의된 실리콘 기판(101)과, 상기 실리콘 기판(101)의 표면이 소정부분 노출되도록 제 1 콘택홀을 갖고 상기 실리콘 기판(101)의 전면에 형성되는 제 1 층간 절연막(102)과, 상기 제 1 콘택홀을 내부에 형성되는 제 1 텅스텐 플러그(103)와, 상기 제 1 텅스텐 플러그(103)에 연결되고 상기 제 1 층간 절연막(102)상에 형성되는 제 1 금속배선(104)과, 상기 제 1 금속배선(104)의 표면이 소정부분 노출되도록 다수의 제 2 콘택홀을 갖고 실리콘 기판(101)의 전면에 형성되는 제 2 층간 절연막(105)과, 상기 제 2 콘택홀 내부에 형성되는 제 2 텅스텐 플러그(106)와, 상기 제 2 텅스텐 플러그(106)에 연결되고 상기 제 2 층간 절연막(105)상에 형성되는 제 2 금속배선(107)과, 상기 제 2 금속배선(107)의 표면이 소정부분 노출되도록 제 3 콘택홀을 갖고 실리콘 기판(101)의 전면에 형성되는 제 3 층간 절연막(108)과, 상기 제 3 콘택홀 내부에 형성되는 제 3 텅스텐 플러그(109)와, 상기 제 3 텅스텐 플러그(109)에 연결되고 상기 제 3 층간 절연막(108)상에 형성되는 제 3 금속배선(110)과, 상기 제 3 금속배선(110)을 포함한 실리콘 기판(101)의 전면에 형성되는 평탄화층(111)과, 상기 실리콘 기판(101)의 패드 영역에 형성된 제 3 금속배선(110)의 표면이 소정부분 노출되게 형성되는 패드 오픈부(112)와, 상기 패드 영역의 평탄화층 및 가드링 영역의 패드 오픈부를 포함한 평탄화층(111)상에 형성되는 칼라 필터(113)를 포함하여 구성되어 있다.
상기와 같이 구성된 본 발명에 따른 반도체 소자의 가드링은 화살표로 나타낸 바와 같이, 외부에서 수분이 침투하는 것을 다층의 금속배선 및 텅스텐 플러그를 포함하여 상기 가드링 영역에 형성된 칼라 필터를 통해 차단하고 있다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 가드링 형성방법을 나타낸 공정단면도이다.
본 발명에 따른 반도체 소자의 가드링 형성방법은, 도 3a에 도시된 바와 같이, 패드(PAD) 영역과 가드링 영역으로 정의된 실리콘 기판(101)상에 제 1 층간 절막(102)을 형성하고, 상기 실리콘 기판(101)의 표면이 소정부분 노출되도록 상기 제 1 층간 절연막(102)을 선택적으로 제거하여 제 1 콘택홀을 형성한다.
이어서, 상기 제 1 콘택홀을 포함한 실리콘 기판(101)의 전면에 텅스텐막을 증착하고, 상기 제 1 층간 절연막(102)의 상부 표면에 타겟으로 전면에 CMP 공정을 실시하여 상기 제 1 콘택홀의 내부에 제 1 텅스텐 플러그(103)를 형성한다.
그리고 상기 제 1 텅스텐 플러그(103)를 포함한 실리콘 기판(101)의 전면에 알루미늄 또는 알루미늄 합금과 같은 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 제 1 텅스텐 플러그(103)와 연결되도록 패드 영역과 가드링 영역에 각각 제 1 금속배선(104)을 형성한다.
도 3b에 도시한 바와 같이, 상기 제 1 금속배선(104)을 포함한 실리콘 기판(101)의 전면에 제 2 층간 절연막(105)을 형성하고, 포토 및 식각 공정을 실시하여 상기 제 1 금속배선(104)의 표면이 소정부분 노출되도록 제 2 콘택홀을 형성한다.
이어서, 상기 제 2 콘택홀을 포함한 상기 실리콘 기판(101)의 전면에 텅스텐막을 증착하고, 상기 제 2 층간 절연막(105)의 상부 표면에 타겟으로 전면에 CMP 공정을 실시하여 상기 제 2 콘택홀의 내부에 제 2 텅스텐 플러그(106)를 형성한다.
이어서, 상기 제 2 텅스텐 플러그(106)를 포함한 실리콘 기판(101)의 상면에 알루미늄 또는 알루미늄 합금과 같은 금속물질을 증착하고 이를 선택적으로 패터닝하여 상기 제 2 텅스텐 플러그(106)를 통해 상기 패드 영역의 제 1 금속배선(104)과 전기적으로 연결되는 제 2 금속배선(107)을 형성한다.
도 3c에 도시한 바와 같이, 상기 제 2 금속배선(107)을 포함한 실리콘 기판(101)상에 제 3 층간 절연막(108)을 증착하고, 포토 및 식각 공정을 통해 상기 제 3 층간 절연막(108)을 선택적으로 패터닝하여 상기 제 2 금속배선(107)을 노출 시키는 제 3 콘택홀을 형성한다.
이어서, 상기 제 3 콘택홀을 포함한 실리콘 기판(101)의 전면에 텅스텐막을 증착하고 상기 제 3 콘택홀 내부에만 남도록 CMP처리하여 제 3 텅스텐 플러그(109)를 형성한다.
이어서, 상기 제 3 텅스텐 플러그(109)를 포함한 상기 제 3 층간 절연막(108)상에 알루미늄 또는 알루미늄합금과 같은 금속물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속물질을 선택적으로 패터닝하여 상기 제 3 텅스텐 플러그(109)를 통해 상기 제 2 금속배선(107)과 전기적으로 연결되는 제 3 금속배선(110)을 형성한다.
도 3d에 도시한 바와 같이, 상기 제 3 금속배선(110)을 포함한 실리콘 기판(101)의 전면에 평탄화층(111)을 형성하고, 상기 실리콘 기판(101)의 패드 영역 및 가드링 영역에 형성된 제 3 금속배선(110)의 표면이 소정부분 노출되도록 상기 평탄화층(111)을 선택적으로 제거하여 패드 오픈부(112)를 형성한다.
도 3e에 도시한 바와 같이, 상기 패드 오픈부(112)를 포함한 실리콘 기판(101)의 전면에 칼라 포토레지스트를 도포한 후, 노광 및 현상 공정을 통해 상기 패드 영역의 평탄화층과 가드링 영역의 패드 오픈부를 포함한 평탄화층(111)상에 칼라 필터(113)를 형성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 가드링 및 그 형성방법에 있어서 다음과 같은 효과가 있다.
즉, 가드링 영역의 평탄화층에도 칼라 필터용 칼라 포토레지스트를 잔류시킴으로써 이후 마이크로렌즈를 형성하기 위한 베이크(bake) 공정을 실시할 때 칼라 포토레지스트에 열을 가하게 되면 칼라 포토레지스트가 경화되어 수분의 침투를 막는 베리어(barrier) 역할을 하여 제품의 수율을 향상시킬 수 있다.
Claims (3)
- 패드 영역과 가드링 영역으로 정의된 실리콘 기판;상기 실리콘 기판의 가드링 영역과 패드 영역에 차례로 적층되어 형성되는 다수의 층간 절연막 및 금속배선;상기 각 층간 절연막을 관통하여 각 금속배선을 연결하는 텅스텐 플러그들;상기 패드 영역 및 가드링 영역의 최상위 금속배선 표면이 소정부분 노출되도록 패드 오픈부를 갖고 실리콘 기판의 전면에 형성되는 평탄화층; 및상기 패드 영역의 평탄화층 및 가드링 영역의 패드 오픈부를 포함한 평탄화층 상에 형성되는 칼라 필터가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 가드링.
- 패드 영역과 가드링 영역으로 정의된 실리콘 기판을 준비하는 단계;상기 실리콘 기판의 패드 영역과 가드링 영역에 각각 적층되는 다층의 층간 절연막 및 다층의 금속배선을 형성하는 단계;상기 다층의 금속배선 중 최상위 금속배선을 포함한 실리콘 기판의 전면에 평탄화층을 형성하는 단계;상기 패드 영역 및 가드링 영역의 최상위 금속배선 표면이 소정부분 노출되도록 상기 평탄화층을 제거하여 패드 오픈부를 형성하는 단계; 및상기 패드 영역의 평탄화층 및 가드링 영역의 패드 오픈부를 포함한 평탄화층상에 칼라 필터를 형성하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 가드링 형성방법.
- 제 2 항에 있어서,상기 각 금속배선을 전기적으로 연결하기 위해 상기 각 층간 절연막에 콘택홀을 형성하고, 상기 콘택홀 내부에 텅스텐 플러그를 형성하는 것을 더 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 가드링 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060131445A KR100812084B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자의 가드링 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060131445A KR100812084B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자의 가드링 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100812084B1 true KR100812084B1 (ko) | 2008-03-07 |
Family
ID=39398279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060131445A KR100812084B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자의 가드링 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100812084B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811471A (zh) * | 2012-09-07 | 2014-05-21 | 联发科技（新加坡）私人有限公司 | 保护环结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006145A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체장치 및 그 제조방법 |
| KR19980071737A (ko) * | 1997-02-27 | 1998-10-26 | 다까노 야스아끼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR20050058182A (ko) * | 2003-12-11 | 2005-06-16 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
-
2006
- 2006-12-20 KR KR1020060131445A patent/KR100812084B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006145A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체장치 및 그 제조방법 |
| KR19980071737A (ko) * | 1997-02-27 | 1998-10-26 | 다까노 야스아끼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR20050058182A (ko) * | 2003-12-11 | 2005-06-16 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811471A (zh) * | 2012-09-07 | 2014-05-21 | 联发科技（新加坡）私人有限公司 | 保护环结构及其制造方法 |
| US9397032B2 (en) | 2012-09-07 | 2016-07-19 | Mediatek Singapore Pte. Ltd. | Guard ring structure and method for forming the same |
| US9947627B2 (en) | 2012-09-07 | 2018-04-17 | Mediatek Singapore Pte. Ltd. | Guard ring structure and method for forming the same |
| US10170435B2 (en) | 2012-09-07 | 2019-01-01 | Mediatek Singapore Pte. Ltd. | Guard ring structure and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5324822B2 (ja) | 半導体装置 | |
| KR20180110011A (ko) | 반도체 장치 및 그 제조방법 | |
| CN103579266B (zh) | Cis芯片及其形成方法 | |
| US9559063B2 (en) | Semiconductor device having crack-resisting ring structure and manufacturing method thereof | |
| US20100244199A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2004304124A (ja) | 半導体装置 | |
| JP2009016542A (ja) | 半導体装置 | |
| KR20090038292A (ko) | 일체형 크랙 스탑 구조물을 구비한 반도체 장치 | |
| JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
| CN104380459A (zh) | 半导体装置 | |
| JP6808460B2 (ja) | 半導体装置及びその製造方法 | |
| KR100812084B1 (ko) | 반도체 소자의 가드링 및 그 형성방법 | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| KR100798275B1 (ko) | 반도체 소자의 가드링 및 그 형성방법 | |
| KR100562675B1 (ko) | 반도체 소자의 제조방법 | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| KR101153225B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100713903B1 (ko) | 반도체소자의 가드링 형성방법 | |
| US7691738B2 (en) | Metal line in semiconductor device and fabricating method thereof | |
| KR19990000485A (ko) | 반도체 칩의 가드링(guard-ring) | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| US11901318B2 (en) | Integrated circuit structure and fabrication method thereof | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| CN112331618B (zh) | 半导体组件及其制造方法 | |
| KR100613384B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |