JP3631076B2 - 半導体装置の構造 - Google Patents
半導体装置の構造 Download PDFInfo
- Publication number
- JP3631076B2 JP3631076B2 JP36981199A JP36981199A JP3631076B2 JP 3631076 B2 JP3631076 B2 JP 3631076B2 JP 36981199 A JP36981199 A JP 36981199A JP 36981199 A JP36981199 A JP 36981199A JP 3631076 B2 JP3631076 B2 JP 3631076B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- insulating film
- film
- pattern
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの配線構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩは以下に示す方法により製造されているものがあった。図９の断面形状フロー図において説明する。半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体１０１を形成する。その後、この半導体基体１０１上に、アルミなどの金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン１０２を形成する。この状態を図９（ａ）に示す。次に、絶縁膜として例えばシリコン酸化膜１０３をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、配線パターン１０２を含む半導体基体１０１上に被覆形成する。その後、平坦化のためにＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｒａｓｓ）膜１０４をシリコン酸化膜１０３上に塗布する。ここで、 形成されるＳＯＧ膜１０４の膜厚は下地に配線パターン１０２のない領域では厚く、配線パターン１０２上には薄くなるため、平坦化を実現できる。次に、このＳＯＧ膜１０４上にシリコン酸化膜１０５をＣＶＤ法で形成する。この状態を図９（ｂ）に示す。その後、ホトリソ及びエッチング工程を行い、回路形成領域とその領域の製造余裕を含めたデバイスチップのエッジ（縁）１０００の外側を半導体基体１０１まで露出させ、また、回路形成領域のボンディングのためのパッド部において配線パターン１０２が露出するように開口部１０６を形成する。この状態を図９（ｃ）に示す。
【０００３】
【発明が解決しようとする課題】
しかし、以上述べた半導体装置の製造方法では、デバイスチップのエッジ及びボンディングのための開口部１０６の側壁のＳＯＧ膜１０４露出面から水分がデバイス内に侵入し、配線パターン１０２等の金属を腐食させる。これにより、デバイス特性の劣下を引き起こし、信頼性を低下させてしまう。これは、ＳＯＧ膜１０４が吸湿性の膜のためである。
【０００４】
【課題を解決するための手段】
上記課題を解決すべく、本発明の半導体装置の構造は、半導体基体上に、導電性膜からなる配線パターンを有する回路形成領域と、上記回路形成領域の外側に上記回路形成領域を囲んで上記基体上に有する、上記導電性膜からなり、上記配線パターンと電気的に絶縁されたダミーパターンと、上記回路形成領域の上記配線パターン間の上記基体上に、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜が順に積層され、上記回路形成領域から延在する上記第１の絶縁膜と上記第３の絶縁膜が、上記ダミーパターン上に順に積層されていることを特徴とする。
【０００５】
【発明の実施の形態】
以下、本発明の実施例を図１、３、５，７，８の断面形状図と、図２，４、６の補助図を用いて詳細に説明する。
【０００６】
図１は本発明の第１実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。本発明の第１実施例における半導体装置の製造方法について以下に説明する。
【０００７】
まず始めに、半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン２０２を形成する。この配線パターン２０２形成の際、回路形成領域の配線パターン２０２と電気的に絶縁された所定の幅寸法のパターン（以下、ダミーパターンという）２０２ａをアルミ金属膜で形成する。このダミーパターン２０２ａは、平面パターンで回路形成領域より製造余裕寸法以上外側で、かつ、後に形成されるデバイスチップのエッジから製造余裕寸法以上内側に形成する。
【０００８】
例えば、デバイスチップのサイズが１０００×１０００μｍの正方形で、回路形成領域が８００×８００μｍの正方形で、このデバイスチップ正方形と回路形成領域の正方形の重心が同じで、製造余裕寸法がホトリソ工程の余裕（ここでは、０．０５μｍとする）で決まるとすると、ダミーパターンが形成可能とされる領域は、（（１０００−０．０５）−（８００＋０．０５））／２の寸法幅の帯状領域で、回路領域を囲むようになる。
【０００９】
さらに、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に所定幅Ｌｗのダミーパターン２０２ａを形成するとする。ここで距離Ｌは１０μｍ以上の値であることが望ましい。この状態の断面形状図を図１（ａ）に示す。また、デバイスチップの平面パターンで見ると、このダミーパターン２０２ａはチップ周囲に沿ってチップ内帯状に形成されることになる。
【００１０】
次に、配線パターン２０２やダミーパターン２０２ａを含む半導体基体２０１上に、第１の絶縁膜としてシリコン酸化膜２０３をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のために第２の絶縁膜としてＳＯＧ膜２０４をシリコン酸化膜２０３上に塗布、形成する。この際、ダミーパターン２０２ａ上に形成されたシリコン酸化膜２０３の上にはＳＯＧ膜２０４がほとんど形成されないようにする。その後、露出したシリコン酸化膜２０３及びＳＯＧ膜２０４の上に、第３の絶縁膜としてシリコン酸化膜２０５をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図１（ｂ）に示す。
【００１１】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００の外側において半導体基体２０１を露出させる。この状態の断面形状図を図１（ｃ）に示す。
【００１２】
以上のような製造方法で、以下の評価を行った。
【００１３】
図１（ｃ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜２０４を回転数５０００ｒｐｍで塗布、形成した。
【００１４】
これらの条件により、幅Ｌｗのダミーパターン２０２ａ上に形成されるＳＯＧ膜の膜厚は図２（ａ）のグラフに示されるような結果になった。図２（ａ）のグラフの縦軸は図１（ｃ）のダミーパターン２０２ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図２（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。ここで、 図２（ｂ）に示す配線パターン間シリコン酸化膜２０３上のＳＯＧ膜の膜厚は約１２０ｎｍとなった。
【００１５】
図２（a）のグラフにおいて、グラフ１は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜１００μｍまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Ｌｗを大きくするにつれてダミーパターン202a上の膜厚も大きくなっている。また、グラフ２は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Ｌｗを１．０μｍとすれば、寸法Ｌｓを５μｍまで大きくしてもダミーパターン202a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００１６】
これらの結果から、ダミーパターン202a上のＳＯＧ膜の膜厚をほぼ０ｎｍにするためには幅Ｌｗを１μｍ程度とすれば良いことがわかる。すなわち、ダミーパターン202aの幅Ｌｗを１μｍ程度とし、かつデバイスチップのエッジ1000から回路形成領域側への距離Lが１０μｍ以上になるように、ダミーパターン202aを配置すれば、図１（ｃ）に示すように、デバイスチップのエッジからのＳＯＧ膜はダミーパターン202aと回路形成領域から延在するシリコン酸化膜205とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００１７】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法１μｍをさらに極端に短くすると、水分の侵入防止の効果が低くなると考えられる。
【００１８】
配線パターン２０２形成時に、ダミーパターン２０２ａを形成できるので、新たな工程を必要とせず、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。
【００１９】
次に、本発明の第２実施例における半導体装置の製造方法について以下に説明する。図３は本発明の第２実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。
【００２０】
半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、第１の膜として膜厚約３００ｎｍのタングステンポリサイド膜を形成し、ホトリソ及びエッチング工程により、第１のダミーパターン３００ａを形成する。この第１のダミーパターン３００ａは、第１実施例のダミーパターンと同様に、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に幅Ｌｗで形成する。ここで距離Ｌは１０μｍ以上の値とする。また、デバイスチップの平面パターンで見ると、この第１のダミーパターン３００ａはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第１実施例に記載したように製造余裕寸法についても同様に考慮される。
【００２１】
次に、第１のダミーパターン３００ａを含めた半導体基体２０１上に第１の絶縁膜として不純物濃度Ｐ２Ｏ５＝１５ｗｔ％，Ｂ２Ｏ３＝１０ｗｔ％のＢＰＳＧ膜（Ｂｏｒｏ Ｐｈｏｓｐｈ Ｓｉｌｉｃａｔｅ Ｇｒａｓｓ）３０２を８００ｎｍ形成する。その後、９００℃、窒素雰囲気、３０分の熱処理を行い、平坦化する。この後、 ＢＰＳＧ膜上に導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により、配線パターン３０４及び第２のダミーパターン３０４ａを形成する。第２のダミーパターン３０４ａは、第１のダミーパターン３００ａ上に形成されたＢＰＳＧ膜３０２上に形成される。第２のダミーパターン３０４ａは、第１のダミーパターン３００ａと略同一パターンで、略同一の位置に形成する。この際、製造余裕寸法のばらつきによる寸法の違いや位置ずれが起こり得るものとする。この状態の断面形状を図３（ａ）に示す。
【００２２】
次に、配線パターン３０４及び第２のダミーパターン３０４ａを含むＢＰＳＧ膜３０２上に、第２の絶縁膜としてシリコン酸化膜３０６をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のために第３の絶縁膜としてＳＯＧ膜３０８をシリコン酸化膜３０６上に塗布、形成する。その後、露出したシリコン酸化膜３０６及びＳＯＧ膜３０８の上に、第４の絶縁膜としてシリコン酸化膜３１０をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図３（ｂ）に示す。
【００２３】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００外側においてＢＰＳＧ膜３０２を露出させる。この状態の断面形状図を図３（ｃ）に示す。
【００２４】
以上のような製造方法で、以下の評価を行った。
【００２５】
図３（ｃ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜３０８を回転数５０００ｒｐｍで塗布、形成した。
【００２６】
これらの条件により、幅Ｌｗの第２のダミーパターン３０４ａ上に形成されるＳＯＧ膜の膜厚は図４（ａ）のグラフに示されるような結果になった。図４（ａ）のグラフの縦軸は図３（ｃ）の第２のダミーパターン３０４ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図４（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。なお、この第２実施例では、上述したように、第２のダミーパターン３０４ａの幅寸法に合わせて第１のダミーパターン３００ａの幅寸法も略同一になるように形成している。ここで、 図３（ｂ）に示す配線パターン間シリコン酸化膜３０６上のＳＯＧ膜の膜厚は約１２０ｎｍとなった。
【００２７】
図４（a）のグラフにおいて、グラフ３は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜７μｍまで変化させた場合の第２のダミーパターン304a上の膜厚を示す。寸法Ｌｗが２μｍ以上では、 Ｌｗが大きくなるにつれて第２のダミーパターン304a上の膜厚も大きくなっている。また、グラフ４は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合の第２のダミーパターン304a 上の膜厚を示す。寸法Ｌｗ＝１．０μｍで、寸法Ｌｓを５μｍまで大きくしても第２のダミーパターン304a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００２８】
これらの結果から、第２のダミーパターン304a上のＳＯＧ膜の膜厚をほぼ０ｎｍにするためには幅Ｌｗを２μｍ以下とすれば良いことがわかる。すなわち、第１のダミーパターン300a及び第２のダミーパターン304aの幅Ｌｗを１〜２μｍとし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが１０μｍ以上になるように、第１のダミーパターン300a及び第２のダミーパターン304aを配置すれば、図３（ｃ）に示すように、デバイスチップのエッジからのＳＯＧ膜は第２のダミーパターン304aと回路形成領域から延在するシリコン酸化膜310とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００２９】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。
【００３０】
第１実施例同様に、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。また、第１の膜が上述したように導電性の膜であれば、第１の膜による配線パターン形成時に、第１のダミーパターン３００ａを形成できる。このように配線パターンを２層以上形成するデバイスにも対応でき、この場合に新たな工程を必要としない。また、第１のダミーパターン３００ａ及び第２のダミーパターン３０４ａの幅Ｌｗを１〜２μｍと寸法の選択の範囲が第１実施例に比べて広くなる効果を得る。
【００３１】
図５は本発明の第３実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。本発明の第３実施例における半導体装置の製造方法について以下に説明する。
【００３２】
半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン４０２を形成する。この配線パターン４０２形成の際、回路形成領域の配線パターン４０２と電気的に絶縁された所定の幅寸法のパターン（以下、ダミーパターンという）４０２ａをアルミ金属膜で形成する。このダミーパターン４０２ａは、第１実施例のダミーパターンと同様に形成される。すなわち、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に幅Ｌｗで形成される。ここで距離Ｌは１０μｍ以上の値とする。また、デバイスチップの平面パターンで見ると、このダミーパターン４０２ａはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第１実施例に記載したように製造余裕寸法についても同様に考慮される。この状態の断面形状を図５（ａ）に示す。
【００３３】
次に、配線パターン４０２やダミーパターン４０２ａを含む半導体基体２０１上に、第１の絶縁膜としてシリコン酸化膜４０４をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のためにＳＯＧ膜をシリコン酸化膜４０４上に複数回塗布、形成する。つまり、 ＳＯＧ膜を塗布、乾燥させた後、 ＳＯＧ膜を塗布及び乾燥させる作業を少なくとも一回以上行う。これにより第２の絶縁膜としてＳＯＧ膜４０６が形成される。この状態の断面形状を図５（ｂ）に示す。
【００３４】
その後、ドライエッチングとしてリアクティブエッチング方法により、ダミーパターン４０２ａ上にＳＯＧ膜がほとんど残らないようにＳＯＧ膜を除去する。この時のエッチング条件とエッチングレートを以下に示す。
【００３５】
ガス流量比：ＣＨＦ３／ＣＦ４／Ａｒ＝２０／１５／２００［ｓｃｃｍ］＝４／３／４０
圧力：４０［Ｐａ］
ＲＦパワー：２００［Ｗ］
ＳＯＧ膜のエッチングレート：７．５［ｎｍ／ｓｅｃ］
このエッチングレートで、ダミーパターン４０２ａ上のＳＯＧ膜を除去するようにエッチング時間を設定して処理した。この後の状態の断面形状を図５（ｃ）に示す。
【００３６】
その後、露出したシリコン酸化膜４０４及びＳＯＧ膜４０６ａの上に、第３の絶縁膜としてシリコン酸化膜４０８をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図５（ｄ）に示す。
【００３７】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００外側において半導体基体２０１を露出させる。この状態の断面形状図を図５（ｅ）に示す。
【００３８】
以上のような製造方法で、以下の評価を行った。
【００３９】
図５（ｅ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜を回転数５０００ｒｐｍで２度塗り、３度塗りの場合でＳＯＧ膜４０６を形成した。
この２度塗り、３度塗りの場合において、図５（ｂ）に示す配線パターン間シリコン酸化膜４０４上のＳＯＧ膜の膜厚はそれぞれ約２４０ｎｍ、３６０ｎｍとなった。また、図５（ｂ）におけるダミーパターン４０２ａ上のＳＯＧ膜の膜厚は、それぞれ約４０ｎｍ、９０ｎｍであった。そのため、この後のドライエッチングの時間は、それぞれ５．３秒、１２秒であった。
【００４０】
これらを評価した結果、幅Ｌｗのダミーパターン４０２ａ上に形成されるＳＯＧ膜の膜厚は図６（ａ）のグラフに示されるようになった。図６（ａ）のグラフの縦軸は図５（ｅ）のダミーパターン４０２ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図６（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。
【００４１】
図６（a）のグラフにおいて、グラフ５は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜１００μｍまで変化させた場合のダミーパターン402a上の膜厚を示す。寸法Ｌｗが１μｍ以上では、 Ｌｗが大きくなるにつれてダミーパターン402a上の膜厚も大きくなっている。また、グラフ６は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合のダミーパターン402a 上の膜厚を示す。寸法Ｌｗ＝１．０μｍで、寸法Ｌｓを５μｍまで大きくしてもダミーパターン402a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００４２】
これらの結果から、平坦性を向上させるためにＳＯＧ膜を複数回塗布、形成しても、エッチング工程を組み合わせることで、ダミーパターン402aの幅Ｌｗを１μｍ程度とすればダミーパターン402a上のＳＯＧ膜の膜厚をほぼ０ｎｍにすることができた。すなわち、ダミーパターン402aの幅Ｌｗを１μｍ程度とし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが１０μｍ以上になるように、ダミーパターン402a を配置すれば、図５（ｅ）に示すように、デバイスチップのエッジからのＳＯＧ膜はダミーパターン402a と回路形成領域から延在するシリコン酸化膜408とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００４３】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法１μｍをさらに極端に短くすると、水分の侵入防止の効果が低くなると考えられる。
【００４４】
第１実施例と同様に、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、信頼性に優れたデバイスを製造する効果が得られる。さらに、 ＳＯＧ膜を複数回塗布、形成しているので、第１実施例より平坦性が向上する効果を得ることができる。
【００４５】
図７は本発明の第４実施例による半導体装置の断面構造を示す図である。本発明の第４実施例における半導体装置の構造について以下に説明する。
【００４６】
この第４実施例は、第１実施例においてダミーパターンを一つ設けていたのを、複数設けるようにしたものである。図７において、ダミーパターンを２本設けた例を示す。第１実施例のダミーパターンを第１のダミーパターン500aとすると、平面パターンで回路形成領域を基準にして、この第１のダミーパターンの外側に、略同一幅（Ｌｗ）寸法の第２のダミーパターン500bを設ける。ここで、図７に示すＬｓの寸法は、平面パターンで、第１のダミーパターン500aと第２のダミーパターン500bとの間の距離を表し、０．９μｍ以上あれば良い。
【００４７】
これにより、第１の実施例と同様な効果が得られると共に、より水分の侵入を防ぐ効果が得られる。
【００４８】
図８は本発明の第５実施例による半導体装置の断面構造を示す図である。本発明の第５実施例における半導体装置の構造について以下に説明する。
【００４９】
この第５実施例は、第１実施例で回路形成領域の周囲にダミーパターンを設けていたのを、配線パターンの一つであるボンディングのためのパッド部の周囲に設けるようにしたものである。
【００５０】
図８に示すように、平面パターンで、ボンディングのための開口部602を設けたパッド部パターン601のエッジから、このパッド部パターンを基準にして外側に距離Ｌｓ離れた位置にダミーパターン600aを設けている。 この距離Ｌｓは０．９μｍ以上あれば良い。このダミーパターン600aの寸法幅（Ｌｗ）は、第１実施例のダミーパターンと略同一幅寸法であれば良い。このパッド部パターン601は下層の半導体基体201に形成された配線（図示しない）により回路形成領域の他の配線パターンと電気的に接続され得る。
【００５１】
これにより、ボンディングのためのパッド部パターン６０１の開口部６０２から、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐ効果が得られる。
【００５２】
第１実施例乃至第５実施例において、ＳＯＧ膜の上層及び下層に用いる膜をシリコン酸化膜としたが、他にもシリコン窒化膜、ＰＳＧ（Ｐｈｏｓｐｈ Ｓｉｌｉｃａｔｅ Ｇｒａｓｓ）膜、ＢＰＳＧ膜でも良いし、これらの膜の積層膜でも良い。これらの絶縁膜は層間絶縁膜としても良い。
【００５３】
第１実施例、第２実施例、第４実施例又は第５実施例において、第３の実施例のＳＯＧ膜をエッチングする処理を組み合わせても良い。ＳＯＧ膜を厚膜化して、平坦化する効果を得られる。
【００５４】
また、第１実施例乃至第５実施例において、 ＳＯＧ膜の固形分濃度を高くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で長く設定すれば良い。また、 ＳＯＧ膜の固形分濃度を低くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で短く設定すれば良い。ただし、第３の実施例による製造方法では、ダミーパターンの幅寸法を変えずに、 ＳＯＧ膜のエッチング時間を変えることでも可能である。つまり、 ＳＯＧ膜の固形分濃度を高くする場合には、ダミーパターン上の膜厚が厚くなるのでエッチング時間を長くする。そして、ＳＯＧ膜の固形分濃度を低くする場合には、ダミーパターン上の膜厚が薄くなるので、エッチング時間を短くすれば良い。
【００５５】
さらに、第２実施例のＢＰＳＧ膜３０２は、熱処理により平坦化される特性を持つ他の膜（例えばＰＳＧ膜）でもよい、
【００５６】
【発明の効果】
本発明の半導体装置の構造及び製造方法によれば、 平面パターンで、デバイスの回路形成領域より外側で、かつデバイスチップのエッジから内側にダミーパターンを形成することにより、層間絶縁膜のＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の製造方法を示すフロー図である。
【図２】（ａ）寸法Ｌｗ又はＬｓと、ダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図３】本発明の第２実施例による半導体装置の製造方法を示すフロー図である。
【図４】（ａ）寸法Ｌｗ又はＬｓと、第２のダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図５】本発明の第３実施例による半導体装置の製造方法を示すフロー図である。
【図６】（ａ）寸法Ｌｗ又はＬｓと、ダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図７】本発明の第４実施例による半導体装置の断面構造を示す図である。
【図８】本発明の第５実施例による半導体装置の断面構造を示す図である。
【図９】従来技術による半導体装置の製造方法を示す工程断面フロー図である。
【符号の説明】
１０１、２０１ 半導体基体
１０２、２０２、３０４、４０２、５００、６００ 配線パターン
２０２ａ、４０２ａ、６００ａ ダミーパターン
３００ａ、５００ａ 第１のダミーパターン
３０４ａ、５００ｂ 第２のダミーパターン
１０３、１０５、２０３、２０５、３０６、３１０、４０４、４０８、５０２、５０６、６０４、６０８ シリコン酸化膜
１０４、２０４、３０８、４０６、４０６ａ、５０４、６０６ ＳＯＧ膜
３０２ ＢＰＳＧ膜
６０１ パッド部パターン
６０２ 開口部
１０００ デバイスチップのエッジ
【発明の属する技術分野】
本発明は、ＬＳＩの配線構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩは以下に示す方法により製造されているものがあった。図９の断面形状フロー図において説明する。半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体１０１を形成する。その後、この半導体基体１０１上に、アルミなどの金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン１０２を形成する。この状態を図９（ａ）に示す。次に、絶縁膜として例えばシリコン酸化膜１０３をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、配線パターン１０２を含む半導体基体１０１上に被覆形成する。その後、平坦化のためにＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｒａｓｓ）膜１０４をシリコン酸化膜１０３上に塗布する。ここで、 形成されるＳＯＧ膜１０４の膜厚は下地に配線パターン１０２のない領域では厚く、配線パターン１０２上には薄くなるため、平坦化を実現できる。次に、このＳＯＧ膜１０４上にシリコン酸化膜１０５をＣＶＤ法で形成する。この状態を図９（ｂ）に示す。その後、ホトリソ及びエッチング工程を行い、回路形成領域とその領域の製造余裕を含めたデバイスチップのエッジ（縁）１０００の外側を半導体基体１０１まで露出させ、また、回路形成領域のボンディングのためのパッド部において配線パターン１０２が露出するように開口部１０６を形成する。この状態を図９（ｃ）に示す。
【０００３】
【発明が解決しようとする課題】
しかし、以上述べた半導体装置の製造方法では、デバイスチップのエッジ及びボンディングのための開口部１０６の側壁のＳＯＧ膜１０４露出面から水分がデバイス内に侵入し、配線パターン１０２等の金属を腐食させる。これにより、デバイス特性の劣下を引き起こし、信頼性を低下させてしまう。これは、ＳＯＧ膜１０４が吸湿性の膜のためである。
【０００４】
【課題を解決するための手段】
上記課題を解決すべく、本発明の半導体装置の構造は、半導体基体上に、導電性膜からなる配線パターンを有する回路形成領域と、上記回路形成領域の外側に上記回路形成領域を囲んで上記基体上に有する、上記導電性膜からなり、上記配線パターンと電気的に絶縁されたダミーパターンと、上記回路形成領域の上記配線パターン間の上記基体上に、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜が順に積層され、上記回路形成領域から延在する上記第１の絶縁膜と上記第３の絶縁膜が、上記ダミーパターン上に順に積層されていることを特徴とする。
【０００５】
【発明の実施の形態】
以下、本発明の実施例を図１、３、５，７，８の断面形状図と、図２，４、６の補助図を用いて詳細に説明する。
【０００６】
図１は本発明の第１実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。本発明の第１実施例における半導体装置の製造方法について以下に説明する。
【０００７】
まず始めに、半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン２０２を形成する。この配線パターン２０２形成の際、回路形成領域の配線パターン２０２と電気的に絶縁された所定の幅寸法のパターン（以下、ダミーパターンという）２０２ａをアルミ金属膜で形成する。このダミーパターン２０２ａは、平面パターンで回路形成領域より製造余裕寸法以上外側で、かつ、後に形成されるデバイスチップのエッジから製造余裕寸法以上内側に形成する。
【０００８】
例えば、デバイスチップのサイズが１０００×１０００μｍの正方形で、回路形成領域が８００×８００μｍの正方形で、このデバイスチップ正方形と回路形成領域の正方形の重心が同じで、製造余裕寸法がホトリソ工程の余裕（ここでは、０．０５μｍとする）で決まるとすると、ダミーパターンが形成可能とされる領域は、（（１０００−０．０５）−（８００＋０．０５））／２の寸法幅の帯状領域で、回路領域を囲むようになる。
【０００９】
さらに、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に所定幅Ｌｗのダミーパターン２０２ａを形成するとする。ここで距離Ｌは１０μｍ以上の値であることが望ましい。この状態の断面形状図を図１（ａ）に示す。また、デバイスチップの平面パターンで見ると、このダミーパターン２０２ａはチップ周囲に沿ってチップ内帯状に形成されることになる。
【００１０】
次に、配線パターン２０２やダミーパターン２０２ａを含む半導体基体２０１上に、第１の絶縁膜としてシリコン酸化膜２０３をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のために第２の絶縁膜としてＳＯＧ膜２０４をシリコン酸化膜２０３上に塗布、形成する。この際、ダミーパターン２０２ａ上に形成されたシリコン酸化膜２０３の上にはＳＯＧ膜２０４がほとんど形成されないようにする。その後、露出したシリコン酸化膜２０３及びＳＯＧ膜２０４の上に、第３の絶縁膜としてシリコン酸化膜２０５をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図１（ｂ）に示す。
【００１１】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００の外側において半導体基体２０１を露出させる。この状態の断面形状図を図１（ｃ）に示す。
【００１２】
以上のような製造方法で、以下の評価を行った。
【００１３】
図１（ｃ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜２０４を回転数５０００ｒｐｍで塗布、形成した。
【００１４】
これらの条件により、幅Ｌｗのダミーパターン２０２ａ上に形成されるＳＯＧ膜の膜厚は図２（ａ）のグラフに示されるような結果になった。図２（ａ）のグラフの縦軸は図１（ｃ）のダミーパターン２０２ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図２（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。ここで、 図２（ｂ）に示す配線パターン間シリコン酸化膜２０３上のＳＯＧ膜の膜厚は約１２０ｎｍとなった。
【００１５】
図２（a）のグラフにおいて、グラフ１は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜１００μｍまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Ｌｗを大きくするにつれてダミーパターン202a上の膜厚も大きくなっている。また、グラフ２は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Ｌｗを１．０μｍとすれば、寸法Ｌｓを５μｍまで大きくしてもダミーパターン202a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００１６】
これらの結果から、ダミーパターン202a上のＳＯＧ膜の膜厚をほぼ０ｎｍにするためには幅Ｌｗを１μｍ程度とすれば良いことがわかる。すなわち、ダミーパターン202aの幅Ｌｗを１μｍ程度とし、かつデバイスチップのエッジ1000から回路形成領域側への距離Lが１０μｍ以上になるように、ダミーパターン202aを配置すれば、図１（ｃ）に示すように、デバイスチップのエッジからのＳＯＧ膜はダミーパターン202aと回路形成領域から延在するシリコン酸化膜205とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００１７】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法１μｍをさらに極端に短くすると、水分の侵入防止の効果が低くなると考えられる。
【００１８】
配線パターン２０２形成時に、ダミーパターン２０２ａを形成できるので、新たな工程を必要とせず、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。
【００１９】
次に、本発明の第２実施例における半導体装置の製造方法について以下に説明する。図３は本発明の第２実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。
【００２０】
半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、第１の膜として膜厚約３００ｎｍのタングステンポリサイド膜を形成し、ホトリソ及びエッチング工程により、第１のダミーパターン３００ａを形成する。この第１のダミーパターン３００ａは、第１実施例のダミーパターンと同様に、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に幅Ｌｗで形成する。ここで距離Ｌは１０μｍ以上の値とする。また、デバイスチップの平面パターンで見ると、この第１のダミーパターン３００ａはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第１実施例に記載したように製造余裕寸法についても同様に考慮される。
【００２１】
次に、第１のダミーパターン３００ａを含めた半導体基体２０１上に第１の絶縁膜として不純物濃度Ｐ２Ｏ５＝１５ｗｔ％，Ｂ２Ｏ３＝１０ｗｔ％のＢＰＳＧ膜（Ｂｏｒｏ Ｐｈｏｓｐｈ Ｓｉｌｉｃａｔｅ Ｇｒａｓｓ）３０２を８００ｎｍ形成する。その後、９００℃、窒素雰囲気、３０分の熱処理を行い、平坦化する。この後、 ＢＰＳＧ膜上に導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により、配線パターン３０４及び第２のダミーパターン３０４ａを形成する。第２のダミーパターン３０４ａは、第１のダミーパターン３００ａ上に形成されたＢＰＳＧ膜３０２上に形成される。第２のダミーパターン３０４ａは、第１のダミーパターン３００ａと略同一パターンで、略同一の位置に形成する。この際、製造余裕寸法のばらつきによる寸法の違いや位置ずれが起こり得るものとする。この状態の断面形状を図３（ａ）に示す。
【００２２】
次に、配線パターン３０４及び第２のダミーパターン３０４ａを含むＢＰＳＧ膜３０２上に、第２の絶縁膜としてシリコン酸化膜３０６をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のために第３の絶縁膜としてＳＯＧ膜３０８をシリコン酸化膜３０６上に塗布、形成する。その後、露出したシリコン酸化膜３０６及びＳＯＧ膜３０８の上に、第４の絶縁膜としてシリコン酸化膜３１０をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図３（ｂ）に示す。
【００２３】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００外側においてＢＰＳＧ膜３０２を露出させる。この状態の断面形状図を図３（ｃ）に示す。
【００２４】
以上のような製造方法で、以下の評価を行った。
【００２５】
図３（ｃ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜３０８を回転数５０００ｒｐｍで塗布、形成した。
【００２６】
これらの条件により、幅Ｌｗの第２のダミーパターン３０４ａ上に形成されるＳＯＧ膜の膜厚は図４（ａ）のグラフに示されるような結果になった。図４（ａ）のグラフの縦軸は図３（ｃ）の第２のダミーパターン３０４ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図４（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。なお、この第２実施例では、上述したように、第２のダミーパターン３０４ａの幅寸法に合わせて第１のダミーパターン３００ａの幅寸法も略同一になるように形成している。ここで、 図３（ｂ）に示す配線パターン間シリコン酸化膜３０６上のＳＯＧ膜の膜厚は約１２０ｎｍとなった。
【００２７】
図４（a）のグラフにおいて、グラフ３は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜７μｍまで変化させた場合の第２のダミーパターン304a上の膜厚を示す。寸法Ｌｗが２μｍ以上では、 Ｌｗが大きくなるにつれて第２のダミーパターン304a上の膜厚も大きくなっている。また、グラフ４は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合の第２のダミーパターン304a 上の膜厚を示す。寸法Ｌｗ＝１．０μｍで、寸法Ｌｓを５μｍまで大きくしても第２のダミーパターン304a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００２８】
これらの結果から、第２のダミーパターン304a上のＳＯＧ膜の膜厚をほぼ０ｎｍにするためには幅Ｌｗを２μｍ以下とすれば良いことがわかる。すなわち、第１のダミーパターン300a及び第２のダミーパターン304aの幅Ｌｗを１〜２μｍとし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが１０μｍ以上になるように、第１のダミーパターン300a及び第２のダミーパターン304aを配置すれば、図３（ｃ）に示すように、デバイスチップのエッジからのＳＯＧ膜は第２のダミーパターン304aと回路形成領域から延在するシリコン酸化膜310とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００２９】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。
【００３０】
第１実施例同様に、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。また、第１の膜が上述したように導電性の膜であれば、第１の膜による配線パターン形成時に、第１のダミーパターン３００ａを形成できる。このように配線パターンを２層以上形成するデバイスにも対応でき、この場合に新たな工程を必要としない。また、第１のダミーパターン３００ａ及び第２のダミーパターン３０４ａの幅Ｌｗを１〜２μｍと寸法の選択の範囲が第１実施例に比べて広くなる効果を得る。
【００３１】
図５は本発明の第３実施例による半導体装置の製造方法の流れを示す工程断面フロー図である。本発明の第３実施例における半導体装置の製造方法について以下に説明する。
【００３２】
半導体基板にトランジスタ等の素子（図示せず）を回路形成領域に形成後、絶縁膜を形成し、半導体基体２０１を形成する。その後、この半導体基体２０１上に、導電性膜として膜厚６００ｎｍのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン４０２を形成する。この配線パターン４０２形成の際、回路形成領域の配線パターン４０２と電気的に絶縁された所定の幅寸法のパターン（以下、ダミーパターンという）４０２ａをアルミ金属膜で形成する。このダミーパターン４０２ａは、第１実施例のダミーパターンと同様に形成される。すなわち、デバイスチップのエッジから回路形成領域側に距離Ｌの位置に幅Ｌｗで形成される。ここで距離Ｌは１０μｍ以上の値とする。また、デバイスチップの平面パターンで見ると、このダミーパターン４０２ａはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第１実施例に記載したように製造余裕寸法についても同様に考慮される。この状態の断面形状を図５（ａ）に示す。
【００３３】
次に、配線パターン４０２やダミーパターン４０２ａを含む半導体基体２０１上に、第１の絶縁膜としてシリコン酸化膜４０４をＣＶＤ法で２００ｎｍ形成する。次に、平坦化のためにＳＯＧ膜をシリコン酸化膜４０４上に複数回塗布、形成する。つまり、 ＳＯＧ膜を塗布、乾燥させた後、 ＳＯＧ膜を塗布及び乾燥させる作業を少なくとも一回以上行う。これにより第２の絶縁膜としてＳＯＧ膜４０６が形成される。この状態の断面形状を図５（ｂ）に示す。
【００３４】
その後、ドライエッチングとしてリアクティブエッチング方法により、ダミーパターン４０２ａ上にＳＯＧ膜がほとんど残らないようにＳＯＧ膜を除去する。この時のエッチング条件とエッチングレートを以下に示す。
【００３５】
ガス流量比：ＣＨＦ３／ＣＦ４／Ａｒ＝２０／１５／２００［ｓｃｃｍ］＝４／３／４０
圧力：４０［Ｐａ］
ＲＦパワー：２００［Ｗ］
ＳＯＧ膜のエッチングレート：７．５［ｎｍ／ｓｅｃ］
このエッチングレートで、ダミーパターン４０２ａ上のＳＯＧ膜を除去するようにエッチング時間を設定して処理した。この後の状態の断面形状を図５（ｃ）に示す。
【００３６】
その後、露出したシリコン酸化膜４０４及びＳＯＧ膜４０６ａの上に、第３の絶縁膜としてシリコン酸化膜４０８をＣＶＤ法で４００ｎｍ形成する。この状態の断面形状図を図５（ｄ）に示す。
【００３７】
さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ１０００外側において半導体基体２０１を露出させる。この状態の断面形状図を図５（ｅ）に示す。
【００３８】
以上のような製造方法で、以下の評価を行った。
【００３９】
図５（ｅ）に示す距離Ｌを１０μｍ以上の任意の値とし、固形分濃度５．２ｗｔ％，粘度１．０３ｍＰａ．ｓｅｃのＳＯＧ膜を回転数５０００ｒｐｍで２度塗り、３度塗りの場合でＳＯＧ膜４０６を形成した。
この２度塗り、３度塗りの場合において、図５（ｂ）に示す配線パターン間シリコン酸化膜４０４上のＳＯＧ膜の膜厚はそれぞれ約２４０ｎｍ、３６０ｎｍとなった。また、図５（ｂ）におけるダミーパターン４０２ａ上のＳＯＧ膜の膜厚は、それぞれ約４０ｎｍ、９０ｎｍであった。そのため、この後のドライエッチングの時間は、それぞれ５．３秒、１２秒であった。
【００４０】
これらを評価した結果、幅Ｌｗのダミーパターン４０２ａ上に形成されるＳＯＧ膜の膜厚は図６（ａ）のグラフに示されるようになった。図６（ａ）のグラフの縦軸は図５（ｅ）のダミーパターン４０２ａ上に形成されるＳＯＧ膜の膜厚である。横軸は寸法Ｌｗ、又はＬｓである。寸法Ｌｓは、断面形状図を模式的に表す図６（ｂ）に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。
【００４１】
図６（a）のグラフにおいて、グラフ５は、寸法Ｌｓを２．６μｍに設定して、寸法Ｌｗを１〜１００μｍまで変化させた場合のダミーパターン402a上の膜厚を示す。寸法Ｌｗが１μｍ以上では、 Ｌｗが大きくなるにつれてダミーパターン402a上の膜厚も大きくなっている。また、グラフ６は、寸法Ｌｗを１．０μｍに設定して、寸法Ｌｓを０．９〜５μｍまで変化させた場合のダミーパターン402a 上の膜厚を示す。寸法Ｌｗ＝１．０μｍで、寸法Ｌｓを５μｍまで大きくしてもダミーパターン402a上のＳＯＧ膜の膜厚はほぼ０ｎｍであった。
【００４２】
これらの結果から、平坦性を向上させるためにＳＯＧ膜を複数回塗布、形成しても、エッチング工程を組み合わせることで、ダミーパターン402aの幅Ｌｗを１μｍ程度とすればダミーパターン402a上のＳＯＧ膜の膜厚をほぼ０ｎｍにすることができた。すなわち、ダミーパターン402aの幅Ｌｗを１μｍ程度とし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが１０μｍ以上になるように、ダミーパターン402a を配置すれば、図５（ｅ）に示すように、デバイスチップのエッジからのＳＯＧ膜はダミーパターン402a と回路形成領域から延在するシリコン酸化膜408とで、回路形成領域側ＳＯＧ膜とは遮断される。
【００４３】
これにより、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法１μｍをさらに極端に短くすると、水分の侵入防止の効果が低くなると考えられる。
【００４４】
第１実施例と同様に、ＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、信頼性に優れたデバイスを製造する効果が得られる。さらに、 ＳＯＧ膜を複数回塗布、形成しているので、第１実施例より平坦性が向上する効果を得ることができる。
【００４５】
図７は本発明の第４実施例による半導体装置の断面構造を示す図である。本発明の第４実施例における半導体装置の構造について以下に説明する。
【００４６】
この第４実施例は、第１実施例においてダミーパターンを一つ設けていたのを、複数設けるようにしたものである。図７において、ダミーパターンを２本設けた例を示す。第１実施例のダミーパターンを第１のダミーパターン500aとすると、平面パターンで回路形成領域を基準にして、この第１のダミーパターンの外側に、略同一幅（Ｌｗ）寸法の第２のダミーパターン500bを設ける。ここで、図７に示すＬｓの寸法は、平面パターンで、第１のダミーパターン500aと第２のダミーパターン500bとの間の距離を表し、０．９μｍ以上あれば良い。
【００４７】
これにより、第１の実施例と同様な効果が得られると共に、より水分の侵入を防ぐ効果が得られる。
【００４８】
図８は本発明の第５実施例による半導体装置の断面構造を示す図である。本発明の第５実施例における半導体装置の構造について以下に説明する。
【００４９】
この第５実施例は、第１実施例で回路形成領域の周囲にダミーパターンを設けていたのを、配線パターンの一つであるボンディングのためのパッド部の周囲に設けるようにしたものである。
【００５０】
図８に示すように、平面パターンで、ボンディングのための開口部602を設けたパッド部パターン601のエッジから、このパッド部パターンを基準にして外側に距離Ｌｓ離れた位置にダミーパターン600aを設けている。 この距離Ｌｓは０．９μｍ以上あれば良い。このダミーパターン600aの寸法幅（Ｌｗ）は、第１実施例のダミーパターンと略同一幅寸法であれば良い。このパッド部パターン601は下層の半導体基体201に形成された配線（図示しない）により回路形成領域の他の配線パターンと電気的に接続され得る。
【００５１】
これにより、ボンディングのためのパッド部パターン６０１の開口部６０２から、ＳＯＧ膜を介して回路形成領域へ水分が侵入することを防ぐ効果が得られる。
【００５２】
第１実施例乃至第５実施例において、ＳＯＧ膜の上層及び下層に用いる膜をシリコン酸化膜としたが、他にもシリコン窒化膜、ＰＳＧ（Ｐｈｏｓｐｈ Ｓｉｌｉｃａｔｅ Ｇｒａｓｓ）膜、ＢＰＳＧ膜でも良いし、これらの膜の積層膜でも良い。これらの絶縁膜は層間絶縁膜としても良い。
【００５３】
第１実施例、第２実施例、第４実施例又は第５実施例において、第３の実施例のＳＯＧ膜をエッチングする処理を組み合わせても良い。ＳＯＧ膜を厚膜化して、平坦化する効果を得られる。
【００５４】
また、第１実施例乃至第５実施例において、 ＳＯＧ膜の固形分濃度を高くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で長く設定すれば良い。また、 ＳＯＧ膜の固形分濃度を低くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で短く設定すれば良い。ただし、第３の実施例による製造方法では、ダミーパターンの幅寸法を変えずに、 ＳＯＧ膜のエッチング時間を変えることでも可能である。つまり、 ＳＯＧ膜の固形分濃度を高くする場合には、ダミーパターン上の膜厚が厚くなるのでエッチング時間を長くする。そして、ＳＯＧ膜の固形分濃度を低くする場合には、ダミーパターン上の膜厚が薄くなるので、エッチング時間を短くすれば良い。
【００５５】
さらに、第２実施例のＢＰＳＧ膜３０２は、熱処理により平坦化される特性を持つ他の膜（例えばＰＳＧ膜）でもよい、
【００５６】
【発明の効果】
本発明の半導体装置の構造及び製造方法によれば、 平面パターンで、デバイスの回路形成領域より外側で、かつデバイスチップのエッジから内側にダミーパターンを形成することにより、層間絶縁膜のＳＯＧ膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の製造方法を示すフロー図である。
【図２】（ａ）寸法Ｌｗ又はＬｓと、ダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図３】本発明の第２実施例による半導体装置の製造方法を示すフロー図である。
【図４】（ａ）寸法Ｌｗ又はＬｓと、第２のダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図５】本発明の第３実施例による半導体装置の製造方法を示すフロー図である。
【図６】（ａ）寸法Ｌｗ又はＬｓと、ダミーパターン上のＳＯＧ膜膜厚との関係を示すグラフである。
（ｂ）幅Ｌｗ又はＬｓを示す断面形状模式図である。
【図７】本発明の第４実施例による半導体装置の断面構造を示す図である。
【図８】本発明の第５実施例による半導体装置の断面構造を示す図である。
【図９】従来技術による半導体装置の製造方法を示す工程断面フロー図である。
【符号の説明】
１０１、２０１ 半導体基体
１０２、２０２、３０４、４０２、５００、６００ 配線パターン
２０２ａ、４０２ａ、６００ａ ダミーパターン
３００ａ、５００ａ 第１のダミーパターン
３０４ａ、５００ｂ 第２のダミーパターン
１０３、１０５、２０３、２０５、３０６、３１０、４０４、４０８、５０２、５０６、６０４、６０８ シリコン酸化膜
１０４、２０４、３０８、４０６、４０６ａ、５０４、６０６ ＳＯＧ膜
３０２ ＢＰＳＧ膜
６０１ パッド部パターン
６０２ 開口部
１０００ デバイスチップのエッジ
Claims (7)
- 半導体基体上の回路形成領域の外側に前記回路形成領域を囲んで設けられた、導電性膜からなる第１のダミーパターンと、
前記回路形成領域上及び前記第１のダミーパターン上に設けられた第１の絶縁膜と、
前記回路形成領域上方の、前記第１の絶縁膜上に設けられた、導電性膜からなる配線パターンと、
前記第１のダミーパターン上に位置する前記第１の絶縁膜上に設けて前記第１のダミーパターンと電気的に絶縁して配置された、導電性膜からなる第２のダミーパターンと、
前記配線パターン上，前記第２のダミーパターン上，及び前記第１の絶縁膜上を覆うように設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた前記ＳＯＧ膜からなる第３の絶縁膜と、
前記第３の絶縁膜上を覆うように設けられた第４の絶縁膜と、
前記第２のダミーパターン上の前記第２の絶縁膜は前記第３の絶縁膜から露出させて、該露出した該第２の絶縁膜上に前記第４の絶縁膜を配置し、前記配線パターン上に設けられた第３の絶縁膜の一部と前記第２のダミーパターンを境にして前記配線パターンより外側に設けられた第３の絶縁膜の一部とを分離することを特徴とする半導体装置の構造。 - 前記半導体基体平面において、前記回路形成領域を基準にして外側方向への前記第１のダミーパターン及び前記第２のダミーパターンの幅寸法が、１〜２μｍであることを特徴とする請求項１記載の半導体装置の構造。
- 前記半導体基体のエッジから前記第１のダミーパターンの側面までの距離が１０μｍ以上となるように、該ダミーパターンが設けられていることを特徴とする請求項１又は請求項２記載の半導体装置の構造。
- 回路形成領域を持つ表面を有し、該回路形成領域には導電性膜からなる配線パターンを有する半導体基体と、
前記回路形成領域における配線パターンと電気的に接続されたパッド部と、
前記パッド部を囲むように、該パッド部と同層に設けられた、導電性膜からなるダミーパターンと、
前記回路形成領域を覆うように前記基体の表面上，前記配線パターン上，及び前記ダミーパターン上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたＳＯＧ膜からなる第２の絶縁膜と、
前記第２の絶縁膜上を覆うように設けられた第３の絶縁膜と、
を有し、
前記ダミーパターン上の前記第１の絶縁膜は前記第２の絶縁膜から露出させて、該露出した該第１の絶縁膜上に前記第３の絶縁膜を配置し、前記パッド部の周囲に設けられた第２の絶縁膜の一部と前記ダミーパターンを境にして前記パッド部より外側に設けられた第２の絶縁膜の一部とを分離することを特徴とする半導体装置の構造。 - 前記パッド部の側面と前記ダミーパターンの側面との間隔は０．９μｍ以上であることを特徴とする請求項４記載の半導体装置の構造。
- 前記配線パターンと前記ダミーパターンは同時に形成されるものであることを特徴とする請求項４又は請求項５記載の半導体装置の構造。
- 前記配線パターンと前記第２のダミーパターンとは同時に形成されるものであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の構造。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36981199A JP3631076B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置の構造 |
| US09/625,178 US7002256B1 (en) | 1999-12-27 | 2000-07-25 | Semiconductor device having wiring patterns and dummy patterns covered with insulating layer |
| US10/128,244 US6781216B2 (en) | 1999-12-27 | 2002-04-24 | Semiconductor device having wiring patterns with insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36981199A JP3631076B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置の構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003207084A Division JP2004006945A (ja) | 2003-08-11 | 2003-08-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185551A JP2001185551A (ja) | 2001-07-06 |
| JP3631076B2 true JP3631076B2 (ja) | 2005-03-23 |
Family
ID=18495378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36981199A Expired - Fee Related JP3631076B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置の構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7002256B1 (ja) |
| JP (1) | JP3631076B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205961A1 (en) * | 2004-03-22 | 2005-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Model-based insertion of irregular dummy features |
| US7585784B1 (en) * | 2004-06-16 | 2009-09-08 | National Semiconductor Corporation | System and method for reducing etch sequencing induced downstream dielectric defects in high volume semiconducting manufacturing |
| US7232748B2 (en) * | 2004-07-22 | 2007-06-19 | Texas Instruments Incoporated | BARC/resist via etchback process |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| KR100641063B1 (ko) * | 2005-08-26 | 2006-11-01 | 삼성전자주식회사 | 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |
| US7767570B2 (en) * | 2006-03-22 | 2010-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy vias for damascene process |
| JP5415710B2 (ja) * | 2008-04-10 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI384603B (zh) * | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| US8637982B2 (en) | 2012-04-18 | 2014-01-28 | Sandisk Technologies Inc. | Split loop cut pattern for spacer process |
| US8739097B2 (en) * | 2012-09-14 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for placing decoupling capacitors |
| JP6150997B2 (ja) * | 2012-10-03 | 2017-06-21 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107570A (en) * | 1980-01-30 | 1981-08-26 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57153441A (en) * | 1981-03-18 | 1982-09-22 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH04253372A (ja) * | 1991-01-29 | 1992-09-09 | Mitsubishi Electric Corp | 半導体装置 |
| US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
| JP2919252B2 (ja) | 1993-12-07 | 1999-07-12 | 日本電気株式会社 | 半導体装置 |
| JP3366471B2 (ja) * | 1994-12-26 | 2003-01-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH09139431A (ja) | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置とその製造方法 |
| US5798298A (en) * | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
| JPH09283521A (ja) * | 1996-04-18 | 1997-10-31 | Matsushita Electron Corp | 半導体装置 |
| JP3459529B2 (ja) | 1996-12-19 | 2003-10-20 | 三洋電機株式会社 | 半導体集積回路装置とその製造方法 |
| JP3354424B2 (ja) * | 1997-02-27 | 2002-12-09 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP3159108B2 (ja) * | 1997-03-27 | 2001-04-23 | ヤマハ株式会社 | 半導体装置とその製造方法 |
| JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-12-27 JP JP36981199A patent/JP3631076B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-25 US US09/625,178 patent/US7002256B1/en not_active Expired - Fee Related
-
2002
- 2002-04-24 US US10/128,244 patent/US6781216B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020130383A1 (en) | 2002-09-19 |
| JP2001185551A (ja) | 2001-07-06 |
| US7002256B1 (en) | 2006-02-21 |
| US6781216B2 (en) | 2004-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7094689B2 (en) | Air gap interconnect structure and method thereof | |
| KR100286126B1 (ko) | 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법 | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7855141B2 (en) | Semiconductor device having multiple wiring layers and method of producing the same | |
| JP3366471B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3631076B2 (ja) | 半導体装置の構造 | |
| JPH09260384A (ja) | 平坦な誘電体層の形成方法および多層配線パターン | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| US11594449B2 (en) | Method of making a semiconductor structure | |
| JP3371576B2 (ja) | 半導体集積回路装置の製法 | |
| KR100577446B1 (ko) | 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어 | |
| JP2004006945A (ja) | 半導体装置の製造方法 | |
| JP2002217284A (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 | |
| US7528464B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| KR100596430B1 (ko) | 반도체소자의 층간절연막의 화학적 기계적 연마방법 | |
| KR100547244B1 (ko) | 반도체메모리소자의 메탈 비트라인 및 그 형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH05299415A (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |