KR100641063B1 - 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법 - Google Patents

단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법 Download PDF

Info

Publication number
KR100641063B1
KR100641063B1 KR1020050078552A KR20050078552A KR100641063B1 KR 100641063 B1 KR100641063 B1 KR 100641063B1 KR 1020050078552 A KR1020050078552 A KR 1020050078552A KR 20050078552 A KR20050078552 A KR 20050078552A KR 100641063 B1 KR100641063 B1 KR 100641063B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal seed
preliminary
forming
contact region
Prior art date
Application number
KR1020050078552A
Other languages
English (en)
Inventor
강성관
신유균
이종욱
손용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050078552A priority Critical patent/KR100641063B1/ko
Priority to US11/509,735 priority patent/US20070044706A1/en
Application granted granted Critical
Publication of KR100641063B1 publication Critical patent/KR100641063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에서, 산소와 결합하여 망상 형성물을 형성할 수 있는 원소를 포함하는 단결정 시드를 형성한다. 그리고 단결정 시드를 에피택시얼 성장시킨다. 따라서, 단결정 시드 상에 잔류하는 자연 산화막을 충분히 제거할 수 있다. 또한 단결정 시드가 표면 결함을 갖더라도 단결정 구조물은 상기 표면 결함에 기인한 결함들을 갖지 않을 수 있다.

Description

단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의 제조 방법{Method of manufacturing a single crystalline structure and Method of manufacturing a semiconductor device by using the same}
도 1은 단결정 시드 상에 잔류하는 자연 산화막을 나타내는 전자 현미경 사진이다.
도 2는 단결정 시드의 표면 결함에 기인한 단결정 구조물의 결함을 나타내는 저자 현미경 사진이다.
도 3 내지 5는 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 6 및 7은 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 나타내는 단면도들이다.
도 8 및 9는 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 나타내는 단면도들이다.
도 10 내지 12는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 13 내지 15는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 16 내지 18은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 원소 10: 콘택 영역
10a : 예비 콘택 영역 40 : 개구
100, 200, 300 : 단결정 시드 100a: 예비 단결정 시드
100b: 에피택시얼 막 110 : 단결정 구조물
400 : 절연막 패턴
본 발명은 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 에피택시얼 성장 방법을 사용하는 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 실리콘, 게르마늄 또는 이들의 혼합물을 포함하는 단결정 시드를 에피택시얼 성장시켜 단결정 시드 상에 단결정 구조물을 형성한다. 그러나 실리콘 또는 게르마늄은 산소와의 반응성이 상대적으로 크기 때문에 단결정 시드의 표면부에는 산화물을 포함하는 자연 산화막이 형성되기 쉽다. 자연 산화막이 단결정 시드 상에 잔류하는 경우, 단결정 시드로부터 에피택시얼 성장하는 단결정 구조물은 결함을 갖는다.
도 1은 단결정 시드 상에 잔류하는 자연 산화막을 나타내는 전자 현미경 사진이다.
도 1을 참조하면, 단결정 시드와 단결정 구조물 사이에 자연 산화막이 위치한다. 따라서 단결정 구조물은 자연 산화막에 기인하는 결함을 갖는다. 상기 결함은 실질적으로 라인 형상을 갖는다.
또한, 단결정 시드가 이온 주입 공정 또는 식각 공정 등에 의해서 표면 결함을 갖는 경우, 단결정 시드로부터 에피택시얼 성장하는 단결정 구조물은 결함을 갖는다.
도 2는 단결정 시드의 표면 결함에 기인한 단결정 구조물의 결함을 나타내는 저자 현미경 사진이다.
도 2를 참조하면, 단결정 시드의 표면은 표면 결함을 갖는다. 따라서 단결정 시드로부터 에피택시얼 성장하는 단결정 구조물은 실질적으로 라인 형상을 갖는 결함을 갖는다.
상술한 바와 같이 단결정 시드의 표면 결함 또는 자연 산화막이 존재하는 경우 단결정 시드로부터 에피택시얼 성장하는 단결정 구조물은 결함을 갖게 된다는 문제점이 있다.
본 발명의 제1 목적은 단결정 시드의 표면 결함 또는 자연 산화막에 기인해서 단결정 구조물이 갖는 결함들을 억제할 수 있는 단결정 구조물 형성 방법을 제공하는 것이다.
본 발명의 제2 목적은 상기 단결정 구조물 형성 방법을 사용한 반도체 장치의 제조 방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 포함하는 단결정 시드를 형성한다. 상기 단결정 시드를 에피택시얼 성장시켜 단결정 구조물을 획득한다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 예비 단결정 시드를 형성한다. 상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성한다. 상기 예비 콘택 영역에 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 도핑하여 형성된 콘택 영역을 포함하는 단결정 시드를 형성한다. 상기 콘택 영역을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성한다.
상기 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 예비 단결정 시드를 형성한다. 상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성한다. 상기 예비 단결정 시드 및 상기 예비 단결정 시드의 상기 예비 콘택 영역을 에피택시얼 성장시키면서 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 도핑시켜 형성된 에피택시얼막을 포함하는 단결정 시드 를 형성한다. 상기 에피택시얼 막을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성한다.
상기 제2 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따르면, 예비 단결정 시드를 형성한다. 상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성한다. 상기 예비 콘택 영역에 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소들을 부착시켜 상기 원소들 및 예비 단결정 시드를 포함하는 단결정 시드를 형성한다. 상기 원소들이 부착된 상기 예비 콘택 영역을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성한다.
본 발명에 따르면, 단결정 시드 상에 잔류하는 자연 산화막을 충분히 제거할 수 있다. 또한 단결정 시드가 표면 결함을 갖더라도 상기 단결정 시드로부터 에피택시얼 성장한 단결정 구조물은 상기 표면 결함에 기인한 결함들을 갖지 않을 수 있다.
이하, 본 발명의 실시예들에 따른 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명하겠지만, 본 발명이 하기의 실시예들에 의하여 제한되는 것은 아니다. 따라서 해당 분야에서 통상의 지식을 가진 당업자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정하거나 변경할 수 있을 것이다. 첨부된 도면들에서 구성 요소들의 크기는 본 발명을 보다 용이하게 설명하기 위하여 실제보다 확대 또는 축소되었을 수 있다. 또한, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한 다. "제1" 내지 제"N"(N은 2 이상의 자연수이다.)으로 구성 요소들을 수식하는 경우 구성 요소들은 특정한 기능적 또는 구조적 공통성을 가질 수도 있지만 단순히 기능적 또는 구조적 공통성을 지니지 않는 요소들은 구별하기 위하여 사용될 수도 있다. 제1 구성 요소 "상에" 제2 구성 요소가 형성된다고 언급되는 경우 제2 구성 요소가 제1 구성 요소와 접하면서 제1 구성 요소의 위쪽에 형성됨을 의미할 수도 있지만 제1 구성 요소와 제2 구성 요소 사이에 제3 구성 요소가 개재될 수도 있다.
단결정 구조물 형성 방법 1
도 3 내지 5는 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 단결정 상태를 갖는 예비 단결정 시드(100a)를 준비한다. 예비 단결정 시드(100a)는 실리콘, 게르마늄, 탄소 또는 이들은 혼합물을 포함할 수 있다.
비록 도시하지는 않았지만, 예비 단결정 시드(100a)의 표면부에는 산화물을 포함하는 자연 산화막(native oxide)이 형성되어 있을 수 있다. 상기 자연 산화막이 충분히 제거되지 않는 경우, 후속하여 형성되는 단결정 구조물(110 : 도 5 참조)은 결함을 가질 수 있다.
도 4를 참조하면, 예비 단결정 시드(100a)에 산소와 결합하여 망상 형성물(network former)을 형성할 수 있는 원소(1)를 도핑하여 단결정 시드(100)를 형성한다. 즉, 원소(1)는 이온 주입 공정을 통하여 예비 단결정 시드(100a)에 도핑된 다.
망상 형성물은 산소와 결합하여 산화물 글라스(oxide glass)의 망상(network)과 쉽게 연결될 수 있는 구조를 갖는 산화물을 지칭한다. 상기 산화물 글라스의 일종인 실리콘 산화물(SiO2)은 서로 연결된 SiO4 4- 사면체들로 이루어진 망상 구조를 갖는다. 일반적으로 오산화인(P2O5 : diphosphorus pentaoxide)과 산화붕소(B2O3 : diboron trioxide)는 상기 실리콘 산화물의 망상 구조와 쉽게 결합할 수 있는 구조를 갖는다. 따라서 원소(1)는 인(P : phosphorus) 또는 붕소(B : boron)일 수 있다. 즉, 원소(1)가 인인 경우, 상기 망상 형성물 오산화인일 수 있다. 반면에 원소(1)가 붕소인 경우 상기 망상 형성물은 산화붕소일 수 있다.
원소(1)가 인인 경우, 인은 포스핀(PH3 : phosphine) 가스로부터 제공될 수 있다. 반면에 원소(1)가 붕소인 경우, 붕소는 염화 붕소(BCl3 : boron cloride) 가스, 디보란 (B2H6 : diborane) 가스 또는 이들을 혼합 가스로부터 제공될 수 있다.
원소(1)는 상기 자연 산화막에 도핑되어 상기 자연 산화막에 포함된 산화물과 반응하여 망상 형성물을 형성한다. 구체적으로 인이 상기 자연 산화막에 도핑되는 경우, 오산화인을 형성한다. 반면에 붕소가 상기 자연 산화막에 도핑되는 경우, 산화붕소를 형성한다.
오산화인 또는 산화붕소와 같은 상기 망상 형성물은 열에 의해 비교적 쉽게 제거된다. 따라서 예비 단결정 시드(100a)에 원소(1)를 도핑하여 단결정 시드(100) 를 형성하는 경우, 예비 단결정 시드(100a)의 상기 표면부에 형성된 상기 산화물을 포함하는 상기 자연 산화막이 효과적으로 제거될 수 있다.
원소(1)의 도핑 농도(doping concentration)가 약 1×1018 EA/Cm3 미만인 경우 상기 자연 산화막이 효과적으로 제거되지 않는다는 문제점이 있다. 반면에 원소(1)의 상기 도핑 농도가 약 1×1018 EA/Cm3을 초과하는 경우, 원소(1)를 예비 단결정 시드(100a)로 도핑할 때 발생하는 손상이 비교적 크다는 문제점이 있다. 따라서, 원소(1)의 도핑 농도는 약 1×1018 EA/Cm3 내지 약 1×1018 EA/Cm3일 수 있다.
도 5를 참조하면, 단결정 시드(100)의 표면에 소스 가스를 제공하여 단결정 시드(100)를 에피택시얼 성장시킨다. 따라서 단결정 시드(100) 상에 단결정 구조물(110)이 형성된다.
상기 소스 가스는 예비 단결정 시드(100a)에 포함된 물질과 실질적으로 동일한 물질을 포함할 수 있다. 즉, 상기 소스 가스는 실리콘, 게르마늄, 탄소 또는 이들의 혼합물을 포함할 수 있다.
단결정 시드(100)에 포함된 원소(1)들의 일부는 단결정 시드(100)의 상부면으로 노출된다. 따라서 단결정 시드(100)의 상부면으로 노출되는 실리콘, 게르마늄 또는 탄소 원자들의 수는 원소(1)들을 포함하지 않은 예비 단결정 시드(100a)의 상부면으로 노출되는 실리콘, 게르마늄 또는 탄소 원자들의 수보다 실질적으로 적다.
단결정 시드(100)의 상기 상부면으로 노출되는 실리콘, 게르마늄 또는 탄소 원자들의 수가 상대적으로 작기 때문에 상기 소스 가스로부터 단결정 시드(100)로 제공되는 실리콘, 게르마늄 또는 탄소 원자들이 단결정 시드(100)의 상기 상부면으로 노출되는 실리콘, 게르마늄 또는 탄소 원자들과 결합하기 위하여 이동하는데 걸리는 시간이 상대적으로 길어진다.
즉, 상기 소스 가스로부터 단결정 시드(100)로 제공된 실리콘, 게르마늄 또는 탄소 원자들의 재배열 시간(rearrangement time)이 상대적으로 길어진다. 그로 인해, 단결정 시드(100)의 단결정 구조물(110)의 하부는 비교적 느린 성장률로 단결정 시드(100)의 상기 상부면으로부터 에피택시얼 성장한다.
단결정 구조물(110)의 상기 하부가 비교적 느린 성장률로 단결정 시드(100)의 상기 상부면으로부터 에피택시얼 성장하기 때문에, 단결정 구조물(110)의 상기 하부는 상대적으로 치밀한 구조를 갖는다. 따라서, 단결정 시드(100)가 표면 결함을 갖더라도, 단결정 시드(100)로부터 에피택시얼 성장하는 단결정 구조물(110)은 상기 표면 결함에 기인한 결함을 갖지 않을 수 있다.
단결정 구조물(110)을 형성할 때의 온도가 약 300℃ 미만이면, 상기 소스 가스로부터 실리콘, 게르마늄 또는 탄소 원자들이 효과적으로 분리되지 않는다는 문제점이 있다. 반면에, 단결정 구조물(110)을 형성할 때의 온도가 약 1200℃를 초과하면, 단결정 구조물(110)의 성장률을 효과적으로 제어할 수 없다는 문제점이 있다. 따라서 단결정 구조물(110)을 형성할 때의 온도는 약 300℃ 내지 약 1200℃일 수 있다.
단결정 구조물(110)을 형성할 때의 압력이 약 10-5 Torr 미만인 경우, 상기 소스 가스로부터 실리콘, 게르마늄 또는 탄소 원자들이 효과적으로 분리되지 않는다는 문제점이 있다. 반면에, 단결정 구조물(110)을 형성할 때의 압력이 약 760 Torr를 초과하는 경우 단결정 구조물(110)의 성장률을 효과적으로 제어할 수 없다는 문제점이 있다. 따라서 단결정 구조물(110)을 형성할 때의 압력은 약 10-5 Torr 내지 760 Torr일 수 있다.
단결정 구조물 형성 방법 2
도 6 및 7은 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 나타내는 단면도들이다.
본 실시예에 따른 단결정 구조물 형성 방법은 도 3 내지 5를 참조하여 이미 설명된 단결정 구조물 형성 방법과 단결정 시드(200)를 형성하는 단계를 제외하고 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다. 또한, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
도 6을 참조하면, 예비 단결정 시드(100a)를 에피택시얼 성장시키면서 산소와 결합하여 망상 형성물을 형성할 수 있는 원소(1)를 도핑시켜 예비 단결정 시드(100a) 상에 에피택시얼 막(100b)을 형성한다. 즉, 인슈트 도핑 공정을 사용하여 에피택시얼 막(100b)에 원소(1)를 도핑시킨다.
따라서 예비 단결정 시드(100a) 및 에피택시얼 막(100b)을 포함하는 단결정 시드(200)가 형성된다. 구체적으로 단결정 시드(200)의 하부는 예비 단결정 시드 (100a)와 대응한다. 단결정 시드(200)의 상부는 원소(1)로 도핑된 에피택시얼 막(100b)과 대응한다.
원소(1)의 도핑 농도가 약 1×1018 EA/Cm3 미만인 경우 예비 단결정 시드(100a)상에 잔류할 수 있는 자연 산화막이 효과적으로 제거되지 않는다는 문제점이 있다. 반면에 원소(1)의 상기 도핑 농도가 약 1×1018 EA/Cm3을 초과하는 경우, 예비 단결정 시드(100a)의 에피택시얼 성장률을 효과적으로 제어할 수 없다는 문제점이 있다. 따라서, 원소(1)의 도핑 농도는 약 1×1018 EA/Cm3 내지 약 1×1018 EA/Cm3일 수 있다.
도 7을 참조하면, 단결정 시드(200)의 표면에 소스 가스를 제공하여 단결정 시드(200)를 에피택시얼 성장시킨다. 따라서 단결정 시드(200) 상에 단결정 구조물(110)이 형성된다.
단결정 구조물 형성 방법 3
도 8 및 9는 본 발명의 일 실시예에 따른 단결정 구조물 형성 방법을 나타내는 단면도들이다.
본 실시예에 따른 단결정 구조물 형성 방법은 도 3 내지 5를 참조하여 이미 설명된 단결정 구조물 형성 방법과 단결정 시드(300)를 형성하는 방법을 제외하고 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다. 또한 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
도 8을 참조하면, 예비 단결정 시드(100a)에 원소(1)를 제공하여 예비 단결정 시드(100a)의 표면에 원소(1)들을 부착시킨다. 따라서, 예비 단결정 시드(100a) 및 원소(1)들을 포함하는 단결정 시드(300)가 형성된다.
원소(1)가 인인 경우, 인은 포스핀(PH3 : phosphine) 가스로부터 제공될 수 있다. 반면에 원소(1)가 붕소인 경우, 염화 붕소(BCl3 : boron cloride) 가스, 디보란 (B2H6 : diborane) 가스 또는 이들을 혼합 가스로부터 제공될 수 있다.
도 9를 참조하면, 단결정 시드(300)의 표면에 소스 가스를 제공하여 단결정 시드(300)를 에피택시얼 성장시킨다. 따라서 단결정 시드(300) 상에 단결정 구조물(110)이 형성된다.
반도체 장치 형성 방법 1
도 10 내지 12는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 반도체 장치의 제조 방법은 절연막 패턴(400)을 형성하는 단계를 제외하고 도 3 내지 5에서 이미 설명된 단결정 구조물 형성 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 제외한다. 그리고 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
도 10을 참조하면, 예비 단결정 시드(100a) 상에 예비 단결정 시드(100a)의 예비 콘택 영역(10a)을 노출시키는 개구(40)를 갖는 절연막 패턴(400)을 형성한다. 절연막 패턴(400)은 실리콘 산화물이나 실리콘 질화물과 같은 절연 물질을 포함할 수 있다.
도 11을 참조하면, 예비 콘택 영역(10a)에 산소와 결합하여 망상 형성물을 형성할 수 있는 원소(1)를 도핑하여 원소(1)를 포함하는 콘택 영역(10)을 형성한다. 따라서, 예비 콘택 영역(10a)을 갖는 예비 단결정 시드(100a)는 콘택 영역(10)을 갖는 단결정 시드(100)로 변화된다.
도 12를 참조하면, 콘택 영역(10)을 에피택시얼 성장시켜 개구(40)를 매립하는 단결정 구조물(110)을 형성한다.
반도체 장치 형성 방법 2
도 13 내지 15는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 반도체 장치의 제조 방법은 절연막 패턴(400)을 형성하는 단계를 제외하고 도 8 및 9에서 이미 설명된 단결정 구조물 형성 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 제외한다. 또한 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용한다.
도 13을 참조하면, 예비 단결정 시드(100a) 상에 예비 단결정 시드(100a)의 예비 콘택 영역(10a)을 노출시키는 개구(40)를 갖는 절연막 패턴(400)을 형성한다. 절연막 패턴(400)은 실리콘 산화물이나 실리콘 질화물과 같은 절연 물질을 포함할 수 있다.
도 14를 참조하면, 예비 단결정 시드(100a)의 예비 콘택 영역(10a)을 에피택시얼 성장시키면서 산소와 결합하여 망상 형성물을 형성할 수 있는 원소(1)를 도핑시켜 예비 단결정 시드(100a)상에 에피택시얼 막(100b)을 형성한다. 즉 인슈트 도핑 공정을 사용하여 에피택시얼 막(100b)에 원소(1)를 도핑시킨다.
따라서 예비 단결정 시드(100a) 및 에피택시얼 막(100b)을 포함하는 단결정 시드(200)가 형성된다. 구체적으로 단결정 시드(200)의 하부는 예비 단결정 시드(100a)와 대응한다. 단결정 시드(200)의 상부는 원소(1)로 도핑된 에피택시얼 막(100b)과 대응한다. 개구(40)는 에피택시얼 막(100b)에 의해서 부분적으로 매립된다.
도 15를 참조하면, 에피택시얼 막(10b)을 에피택시얼 성장시켜 개구(40)를 완전히 매립하는 단결정 구조물(110)을 형성한다.
반도체 장치 형성 방법 3
도 16 내지 18은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 반도체 장치의 제조 방법은 절연막 패턴(400)을 형성하는 단계를 제외하고 도 10 및 11에서 이미 설명된 단결정 구조물 형성 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 제외한다. 또한, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
도 16을 참조하면, 예비 단결정 시드(100a) 상에 예비 단결정 시드(100a)의 예비 콘택 영역(10a)을 노출시키는 개구(40)를 갖는 절연막 패턴(400)을 형성한다. 절연막 패턴(400)은 실리콘 산화물이나 실리콘 질화물과 같은 절연 물질을 포함할 수 있다.
도 17을 참조하면, 예비 단결정 시드(100a)의 예비 콘택 영역(10a)에 원소(1)를 제공하여 예비 콘택 영역(10a)의 표면에 원소(1)들을 부착시킨다. 따라서, 예비 단결정 시드(100a) 및 원소(1)들을 포함하는 단결정 시드(300)가 형성된다.
원소(1)가 인인 경우, 인은 포스핀 가스로부터 제공될 수 있다. 반면에 원소(1)가 붕소인 경우, 염화 붕소 가스, 디보란 가스 또는 이들을 혼합 가스로부터 제공될 수 있다.
도 18을 참조하면, 단결정 시드(300)를 에피택시얼 성장시켜 개구(40)를 매립하는 단결정 구조물(110)을 형성한다.
본 발명에 따르면, 단결정 시드 상에 잔류하는 자연 산화막을 충분히 제거할 수 있다. 또한 단결정 시드가 표면 결함을 갖더라도 상기 단결정 시드로부터 에피택시얼 성장한 단결정 구조물은 상기 표면 결함에 기인한 결함들을 갖지 않을 수 있다.
상술한 바와 같이 본 발명의 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 포함하는 단결정 시드를 형성하는 단계; 및
    상기 단결정 시드를 에피택시얼 성장시켜 단결정 구조물을 획득하는 단계를 포함하는 것을 특징으로 하는 단결정 구조물 형성 방법.
  2. 제 1 항에 있어서, 상기 원소는 인인 것을 특징으로 하는 단결정 구조물 형성 방법.
  3. 제 2 항에 있어서, 상기 인은 포스핀 가스로부터 제공되는 것을 특징으로 하는 단결정 구조물 형성 방법.
  4. 제 1 항에 있어서, 상기 원소는 붕소인 것을 특징으로 하는 단결정 구조물 형성 방법.
  5. 제 4 항에 있어서, 상기 붕소는 보론 클로라이드 가스 및 디보란 가스로 이루어지는 그룹에서 선택된 적어도 하나의 가스로부터 제공되는 것을 특징으로 하는 단결정 구조물 형성 방법.
  6. 제 1 항에 있어서, 상기 단결정 시드는 실리콘, 게르마늄, 탄소 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 단결정 구조물 형성 방법.
  7. 제 1 항에 있어서, 상기 단결정 시드를 형성하는 단계는:
    예비 단결정 시드를 형성하는 단계; 및
    상기 예비 단결정 시드에 이온 주입 공정을 사용하여 상기 원소를 도핑시키는 단계를 포함하는 것을 특징으로 하는 단결정 구조물 형성 방법.
  8. 제 7 항에 있어서, 상기 원소의 도핑 농도는 1×1018 EA/Cm3 내지 1×1020 EA/Cm3 인 것을 특징으로 하는 단결정 구조물 형성 방법.
  9. 제 1 항에 있어서, 상기 단결정 시드를 형성하는 단계는:
    예비 단결정 시드를 형성하는 단계; 및
    상기 예비 단결정 시드를 에피택시얼 성장시키면서 인시튜 도핑 공정을 사용하여 상기 원소를 도핑시키는 단계를 포함하는 것을 특징으로 하는 단결정 구조물 형성 방법.
  10. 제 9 항에 있어서, 상기 원소의 도핑 농도는 1×1018 EA/Cm3 내지 1×1020 EA/Cm3 인 것을 특징으로 하는 단결정 구조물 형성 방법.
  11. 제 1 항에 있어서, 상기 단결정 시드를 형성하는 단계는:
    예비 단결정 시드를 형성하는 단계; 및
    상기 원소들을 상기 예비 단결정 시드의 표면에 부착시키는 단계를 포함하는 것을 특징으로 하는 단결정 구조물 형성 방법.
  12. 예비 단결정 시드를 형성하는 단계;
    상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성하는 단계;
    상기 예비 콘택 영역에 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 도핑하여 형성된 콘택 영역을 포함하는 단결정 시드를 형성하는 단계; 및
    상기 콘택 영역을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 예비 단결정 시드를 형성하는 단계;
    상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성하는 단계;
    상기 예비 단결정 시드 및 상기 예비 단결정 시드의 상기 예비 콘택 영역을 에피택시얼 성장시키면서 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소를 도핑시켜 형성된 에피택시얼막을 포함하는 단결정 시드를 형성하는 단계; 및
    상기 에피택시얼 막을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 예비 단결정 시드를 형성하는 단계;
    상기 예비 단결정 시드 상에 상기 예비 단결정 시드의 예비 콘택 영역을 노출시키는 개구를 갖는 절연막 패턴을 형성하는 단계;
    상기 예비 콘택 영역에 산소와 결합하여 산화물 글라스의 망상과 쉽게 연결될 수 있는 구조를 갖는 망상 형성물을 형성하는 원소들을 부착시켜 상기 원소들 및 예비 단결정 시드를 포함하는 단결정 시드를 형성하는 단계; 및
    상기 원소들이 부착된 상기 예비 콘택 영역을 에피택시얼 성장시켜 상기 개구를 매립하는 단결정 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050078552A 2005-08-26 2005-08-26 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법 KR100641063B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050078552A KR100641063B1 (ko) 2005-08-26 2005-08-26 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US11/509,735 US20070044706A1 (en) 2005-08-26 2006-08-25 Method of forming a crystalline structure and a method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078552A KR100641063B1 (ko) 2005-08-26 2005-08-26 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Publications (1)

Publication Number Publication Date
KR100641063B1 true KR100641063B1 (ko) 2006-11-01

Family

ID=37621365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078552A KR100641063B1 (ko) 2005-08-26 2005-08-26 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Country Status (2)

Country Link
US (1) US20070044706A1 (ko)
KR (1) KR100641063B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005084231A2 (en) * 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US20230223257A1 (en) * 2022-01-12 2023-07-13 Applied Materials, Inc. Methods of epitaxially growing boron-containing structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214610B1 (en) * 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
US5753548A (en) * 1996-09-24 1998-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for preventing fluorine outgassing-induced interlevel dielectric delamination on P-channel FETS
US6313017B1 (en) * 1999-01-26 2001-11-06 University Of Vermont And State Agricultural College Plasma enhanced CVD process for rapidly growing semiconductor films
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6190453B1 (en) * 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
JP3631076B2 (ja) * 1999-12-27 2005-03-23 沖電気工業株式会社 半導体装置の構造
WO2002069394A1 (en) * 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP3600591B2 (ja) * 2002-03-28 2004-12-15 沖電気工業株式会社 半導体装置の製造方法
JP3661664B2 (ja) * 2002-04-24 2005-06-15 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
US20050239295A1 (en) * 2004-04-27 2005-10-27 Wang Pei-L Chemical treatment of material surfaces
KR100574297B1 (ko) * 2004-09-24 2006-04-27 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films

Also Published As

Publication number Publication date
US20070044706A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4048191B2 (ja) 窒化物半導体発光素子及びその製造方法
CN1828836B (zh) 外延半导体衬底的制造方法和半导体器件的制造方法
KR100635313B1 (ko) ＧａＮ계 화합물 반도체 결정의 성장 방법 및 반도체 기재
KR100641063B1 (ko) 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR100968328B1 (ko) 실리콘-게르마늄 에피택셜 성장에서의 수율 향상
CN104051242A (zh) 用于制造电气碳化硅器件的碳化硅基板的方法
JPWO2012077513A1 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JPH06105797B2 (ja) 半導体基板及びその製造方法
KR20100067131A (ko) Ｓｏｉ 위에서의 갈륨 나이트라이드 반도체 장치 및 그 제조 공정
KR20050035156A (ko) 적층 반도체 기술 구조물의 형성 방법 및 대응하는 적층반도체 기술 구조물
CN104919594B (zh) 制造半导体器件的方法
JP2003045802A (ja) 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法
US7364990B2 (en) Epitaxial crystal growth process in the manufacturing of a semiconductor device
JP3545962B2 (ja) ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
JP4665286B2 (ja) 半導体基材及びその製造方法
JP2004296821A (ja) ＺｎＯ系半導体素子およびその製造方法
KR20010009810A (ko) 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법
JPH04206932A (ja) 半導体装置及びその製造方法
JP2002093726A (ja) 半導体素子の製造方法及び半導体素子
US20230136949A1 (en) Method of vertical growth of a iii-v material
KR100647252B1 (ko) 에피택셜 웨이퍼 및 이의 제조 방법
JP2762103B2 (ja) Ｓｏｉ膜の形成方法
WO2005093861A1 (ja) 半導体発光素子
KR20070076850A (ko) 소이 기판 및 그 형성 방법
US9349591B2 (en) Crystal formation on non-lattice matched substrates

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee