KR100647252B1 - 에피택셜 웨이퍼 및 이의 제조 방법 - Google Patents

에피택셜 웨이퍼 및 이의 제조 방법 Download PDF

Info

Publication number
KR100647252B1
KR100647252B1 KR1020040118144A KR20040118144A KR100647252B1 KR 100647252 B1 KR100647252 B1 KR 100647252B1 KR 1020040118144 A KR1020040118144 A KR 1020040118144A KR 20040118144 A KR20040118144 A KR 20040118144A KR 100647252 B1 KR100647252 B1 KR 100647252B1
Authority
KR
South Korea
Prior art keywords
wafer
epitaxial
dopant
epitaxial layer
oxide film
Prior art date
Application number
KR1020040118144A
Other languages
English (en)
Other versions
KR20060078806A (ko
Inventor
강석준
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020040118144A priority Critical patent/KR100647252B1/ko
Publication of KR20060078806A publication Critical patent/KR20060078806A/ko
Application granted granted Critical
Publication of KR100647252B1 publication Critical patent/KR100647252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing

Abstract

본 발명은 에피택셜 웨이퍼 및 이의 제조 방법에 관한 것으로, 소정의 도판트가 주입된 웨이퍼를 마련하는 단계 및 상기 웨이퍼 상에 에피택셜층을 형성하는 단계를 포함하되, 상기 도판트를 상기 웨이퍼와 에피택셜층간의 격자 상수 차를 최소화할 농도로 주입하는 에피택셜 웨이퍼 제조 방법 및 이를 통해 형성된 에피택셜 웨이퍼를 제공한다. 이때, 웨이퍼 제조를 위한 단결정 봉의 도판트 농도를 조절하여 그 상부에 형성되는 에피택셜층과 웨이퍼간의 격자 상수 차이를 줄여 에피택셜 웨이퍼의 휨현상을 방지할 수 있고, 웨이퍼 도판트 농도에 따른 휨특성과 하부 산화막에 따른 휨 특성이 서로 상쇄 되도록 하여 웨이퍼의 평탄도를 향상시킬 수 있으며, 에피택셜 웨이퍼의 평탄화 특성을 향상시킬 수 있고, 불량감소 및 품질 개선을 할 수 있다.
에피택셜, 웨이퍼, 평탄도, 휨, 도판트, 농도

Description

에피택셜 웨이퍼 및 이의 제조 방법{Epitaxail wafer and method of manufacturing the same}
도 1은 실리콘보다 격자 크기가 작은 원소를 도핑한 에피택셜 웨이퍼의 형상을 나타낸 단면도이다.
도 2는 실리콘보다 격자 크기가 큰 원소를 도핑한 에피택셜 웨이퍼의 형상을 나타낸 단면도이다.
도 3은 산화막 형성후 고온처리한 웨이퍼의 형상을 나타낸 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 에피태셜 웨이퍼의 제조 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 다른 일 실시예에 따른 에피택셜 웨이퍼의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 3×1018/㎤의 도핑농도로 이온주입된 웨이퍼와 이를 이용한 에피택셜 웨이퍼의 휨정도를 나타낸 그래프이다.
도 7a 및 도 7b는 3×1019/㎤의 도핑농도로 이온주입된 웨이퍼와 이를 이용한 에피택셜 웨이퍼의 휨정도를 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 웨이퍼 120 : 에피택셜층
130 : 산화막
본 발명은 에피택셜 웨이퍼 및 이의 제조 방법에 관한 것으로, 에피택셜 웨이퍼의 평탄도를 제어할 수 있는 에피택셜 웨이퍼 및 이의 제조 방법에 관한 것이다.
반도체 제조 공정에서 웨이퍼(Wafer)의 휨(Warpage)정도는 척킹(Chucking) 및 핸들링 문제의 원인이 되므로 제어하지 않으면 안 되는 웨이퍼의 품질 중의 하나이다.
특히, 저저항의 웨이퍼 위에 고저항의 에피택셜층(Epitaxial layer)을 형성한 에피택셜 웨이퍼의 경우 이들에 주입되는 도판트(dopant)에 따라 저저항 웨이퍼와 에피택셜층간의 격자 부정합이 발생하고, 두 층간의 변형을 완화하기 위해 웨이퍼의 휨 현상이 발생하게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 웨이퍼과 에피택셜층에 주입되는 도판트의 종류와 농도변화를 통해 웨이퍼와 에피택셜층간의 격자 부정합을 줄일 수 있고, 웨이퍼 뒷면에 형성되는 산화막을 제어하여 휨정도를 조절할 수 있는 에피택셜 웨이퍼 및 이의 제조 방법을 제공한다.
본 발명에 따른 소정의 도판트가 주입된 웨이퍼를 마련하는 단계 및 상기 웨이퍼 상에 에피택셜층을 형성하는 단계를 포함하되,상기 도판트는 상기 웨이퍼와 에피택셜층간의 격자 상수 차를 최소화하는 농도로 주입되는 에피택셜 웨이퍼 제조 방법을 제공한다.
여기서, 상기 소정의 도판트가 주입된 웨이퍼를 마련하는 단계는, 소정의 도판트가 주입된 단결정 봉을 형성하는 단계 및 상기 단결정 봉을 절단 및 연마하여 웨이퍼를 형성하는 단계를 포함하는 것이 바람직하다. 여기서, 상기 웨이퍼를 마련하는 단계 후, 상기 웨이퍼 하부에 산화막을 형성하는 단계를 더 포함하는 것이 효과적이다. 그리고, 상기 도판트로는 As, P, Sb 및 B 중 적어도 어느 하나를 사용하고, 상기 도판트의 농도로 1×1018 내지 1×1020/㎤인 것이 바람직하다.
또한, 본 발명에 따른 웨이퍼와 상기 웨이퍼 상에 에피택셜층이 형성된 에피택셜 웨이퍼에 있어서, 상기 웨이퍼의 도핑농도가 2×1018 내지 5×1019/㎤ 인 에피택셜 웨이퍼를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 웨이퍼와 에피택셜간의 격자 부정합에 의한 웨이퍼의 휨 현상을 연구하여 휨 현상을 상쇄할 수 있는 최적의 조건을 찾고자 하였다.
표 1은 원소별 원자 크기를 나타낸 표이다.
원소 몰가(Molar Volume)(㎤) 원자가(Atomic Volu)(Å3)
S(Silicon) 12.06 20.03
P(Phosphorus) 17.02 28.27
As(Arsenic) 12.95 21.51
Sb(Antomony) 18.19 30.22
B(Boron) 4.39 7.29
Ge(Germanium) 13.63 22.64
표 1에서와 같이 붕소는 그 원자 크기가 실리콘보다 작고, Sb, As 같은 경우 그 원자 크기가 실리콘보다 큼을 알 수 있다.
도 1은 실리콘보다 격자 크기가 작은 원소를 도핑한 에피택셜 웨이퍼의 형상을 나타낸 단면도이다.
도 2는 실리콘보다 격자 크기가 큰 원소를 도핑한 에피택셜 웨이퍼의 형상을 나타낸 단면도이다.
본 실시예에서는 실리콘 보다 원자 크기가 작은 원소로 B를 사용하였고, 원자 크기가 큰 원소로 Sb 및/또는 As를 사용하였다.
도 1에서와 같이, B가 주입된 웨이퍼(110) 상에 에피택셜층(120)을 형성할 경우는 B의 공유결합반경이 하부 실리콘보다 작아 상부가 볼록하게 휘어진다. 한편, 도 2에서와 같이 Sb와 As 가 주입된 웨이퍼(110) 상에 에피택셜층(120)을 형성할 경우는 이들의 공유결합반경이 하부 실리콘보다 크므로 상부가 오목하게 휘어진다.
이와 같이 도판트의 종류와 농도차에 의해 웨이퍼(110)와 에피택셜층(120)의 격자상수를 조절할 수 있고, 격자상수 차는 에피택셜층(120) 성장에 의한 웨이퍼(110)의 휨정도에 영향을 미치게 된다.
일반적인 실리콘 에피택셜 웨이퍼의 경우 웨이퍼는 1×1018/㎤ 이상의 고농도 도핑이 이루어지므로 첨가하는 도펀트 농도에 따라 격자 상수가 달라진다.
더욱이 웨이퍼의 오토 도핑(Auto Doping)을 방지하기 위해 웨이퍼 뒷면에 산화막을 형성하게 된다. 이러한 산화막이 존재할 경우 실리콘과 산화막(SiO2)간의 열팽창 계수가 다르기 때문에 바이-메탈(Bi-metal)과 같은 변형에 의해 에피택셜 웨이퍼의 휨 형상이 발생한다.
특히 CVD 법에 의해 형성된 산화막이 그 하부에 형성된 웨이퍼 상에 에피택셜 성장을 시키면 산화막이 웨이퍼에 미치는 영향이 변하게 된다. CVD 법을 통해 형성된 산화막에 의한 웨이퍼의 변형은 화학 반응계와 반응속도에 의해 휨의 방향 및 크기가 여러 가지이다. 고온의 에피택셜 성장을 실시하게 되면 그 열의 영향에 의해 CVD 법을 통해 형성된 산화막이 고온산화를 통해 형성된 열 산화막에 가까운 성질을 갖게 된다.
도 3은 산화막 형성후 고온처리한 웨이퍼의 형상을 나타낸 단면도이다.
도 3에서와 같이 웨이퍼(110) 하부에 산화막(130)이 형성될 경우 에피택셜 공정의 온도로 열처리 하게 되면 웨이퍼(110)와 산화막(130)간의 열팽창율차에 의해 웨이퍼(110)가 오목하게 휘어진다. 즉, 열 산화막에 가까운 성질을 갖는 CVD 산화막(130)은 실리콘에 비해 열팽창률이 약 1 오더(order) 작기 때문이다.
이와 같이 본 발명은 실리콘 웨이퍼(110) 내의 도핑농도를 조절하여 에피택셜 웨이퍼의 휨정도를 조절한다. 이뿐 아니라, 웨이퍼(110)와 에피택셜층(120)간의 도핑농도 조절을 통해 에피택셜 웨이퍼의 휨정도를 조절할 수 있고, 소정 도핑된 실리콘 기판과 하부 산화막(130)과의 변형에 의한 상쇄를 이용하여 휨정도를 조절할 수 있다.
이때 실리콘 웨이퍼(110)에 주입된 불순물의 양은 2×1018 내지 5×1019/㎤ 범위인 것이 바람직하다. 상기의 불순물로는 B를 포함한 P타입 불순물을 사용하는 것이 효과적이다. 이때 불순물 주입 농도는 잉곳 성장시 도판트 소스의 양을 조절하는 것으로 조절할 수 있다. 물론 에피택셜층(120)은 5 내지 10㎛ 두께로 형성하고, 그 도핑농도는 1×1014 내지 5×1016/㎤ 범위인 것이 바람직하다. 그리고, 에피택셜층(120)에 주입되는 도판트로는 B를 포함한 P타입 불순물을 사용하는 것이 효과적이다. 또한, 산화막(130)두께에 따라 웨이퍼(110)의 휨정도가 달라진다. 본 실시예에서는 오토 도핑을 방지하기 위해 산화막(130)을 2000Å이상으로 형성하는 것이 바람직하다. 효과적으로는 2000 내지 5000Å 두께로 형성한다.
이를 따른 본 발명의 에피택셜 웨이퍼의 제조 방법을 설명한다.
도 4a 및 도 4b는 본 발명에 일 실시예에 따른 에피태셜 웨이퍼의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 먼저 소정의 불순물이 도핑된 실리콘 단결정 봉을 제작한다. 이를 위해 다결정 실리콘을 용해시킨 다음 시드 결정을 이용하여 용해된 용액으로부터 성장된 단결정 봉을 형성하되, 이때 첨가되는 불순물의 양이 2×1018 내지 5×1019/㎤가 되도록 한다. 불순물의 양이 상기 범위보다 적을 경우 평탄도 제어가 어렵고, 불순물의 양이 상기 범위보다 많을 경우, 많이 휘어지게 되는 문제가 있다. 즉, 단결정 봉 성장시 불순물 농도를 조절하거나 중성물질을 첨가하여 후속 에피택셜층과의 격자상수차이를 조절할 수 있고, 결국 기판의 평탄도를 제어할 수 있다. 이때 첨가되는 불순물로는 As, P, Sb, B를 포함한 3, 5족 원소중 적어도 어느 하나를 사용할 수 있다. 본 실시예에서는 B를 사용하는 것이 바람직하다. 상기의 중성물질로는 C, Ge, Sn을 포함하는 4B원소를 사용하는 것이 효과적이다.
다음으로 단결정 봉을 개별 실리콘 웨이퍼로 절단, 래핑(lapping), 그라인딩(grinding), 에칭(etching), 폴리싱(polishing)을 포함하는 처리 절차를 거친 후, 전면에 광택을 갖는 폴리싱된 웨이퍼(110)를 제작한다. 여기서 폴리싱된 웨이퍼(110)는 앞서 단결정 봉 형성시 주입되었던 도핑농도를 동일하게 유지된다.
도 4b를 참조하면, 폴리싱된 웨이퍼(110) 상에 에피택셜층(120)을 형성하여 에피택셜 웨이퍼를 제작한다.
이때, 600 내지 1300도의 온도와 H2가스 분위기 하에, 증착 가스를 주입하여 폴리싱된 웨이퍼(110) 상에 에피택셜층(120)을 형성한다. 증착가스로는 SiCl4, SiHCl3, SiH2Cl2, SiH3Cl 및 SiH4 중 적어도 어느 하나의 가스를 포함한다. 에피택셜층(120)은 전체 웨이퍼 상에 증착될 수도 있고, 웨이퍼(110)의 일부에만 증착될 수도 있다. 본 실시예에서는 웨이퍼(110)의 전면에 에피택셜층(120)이 증착되도록 한다. 물론 폴리싱된 웨이퍼(110)의 어떤 부분에 에피택셜층(120)이 증착되는 것이 바람직한지는 웨이퍼의 사용용도에 따라 달라질 수 있다. 증착 가스 주입전에 웨이퍼(110) 표면에 형성된 자연 산화막을 제거한다. 자연 산화막의 제거는 별도의 식각가스를 주입할 수도 있고, 웨이퍼(110)의 표면을 가열하여 자연 산화막을 제거할 수도 있다.
본 실시예에서는 에피택셜 웨이퍼의 사용 목적에 따라 소정의 도펀트가 포함된 에피택셜층(120)을 제조할 수 있다. 이를 위해 증착가스 외에 별도로 소정의 불순물 가스를 주입하여 형성될 수 있다. 불순물 가스로는 B2H6 및/또는 PH3 가스를 사용하는 것이 바람직하다.
이와 같이 본 실시예에서는 폴리싱된 웨이퍼 제작 공정시 웨이퍼(110) 내부 의 도핑농도를 2×1019 내지 4×1019/㎤ 로 조절하여 후속 에피택셜 공정을 실시하였을 때 에피택셜 웨이퍼의 휨현상을 방지할 수 있다.
이는 하기의 도면을 참조하여 구체적으로 설명한다. 하기 설명에서 앞서 도 4를 통해 설명한 내용과 중복되는 내용을 생략한다.
도 5a 내지 도 5c는 본 발명의 다른 일 실시예에 다른 에피택셜 웨이퍼의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 도핑농도가 2×1018 내지 5×1019/㎤인 폴리싱된 웨이퍼(110)를 마련한다.
이때 첨가되는 도펀트로는 As, P, Sb, B를 포함한 3, 5족 원소중 적어도 어느 하나를 사용할 수 있다. 본 실시예에서는 B를 사용하는 것이 바람직하다. 또한, 도핑되는 B의 농도는 1×1019/㎤로 한다.
도 5b를 참조하면, 소정의 증착공정을 실시하여 폴리싱된 웨이퍼(110) 하부에 산화막(130)을 형성한다. 증착공정은 CVD 방법을 이용한 모든 공정을 지칭하고, 폴리싱된 웨이퍼(110)의 하부에만 산화막(130)이 형성되도록 증착하는 것이 바람직하다. 이뿐아니라 웨이퍼(110)의 전면에 산화막(130)을 증착한 다음, 하부영역을 제외한 영역의 산화막(130)을 제거할 수도 있다. 물론 웨이퍼(110)의 측면영역 및 상부 일부영역에 산화막(130)이 잔류되도록 할 수도 있다.
도 5c를 참조하면, 에피택셜 공정을 통해 하부에 산화막(130)이 형성된 웨이퍼(110) 상에 에피택셜층(120)을 형성하여 에피택셜 웨이퍼를 제조한다.
이때 에피택셜 공정을 도 4b에서 설명된 바와 동일함으로 그 설명은 생략한다.
이와 같이 본 발명은 웨이퍼에 주입되는 도판트의 종류와 농도 및 웨이퍼 하부에 산화막을 제어하여 웨이퍼의 휨 정도를 제어할 수 있다.
도 6a 및 도 6b는 3×1018/㎤의 도핑농도로 이온주입된 웨이퍼와 이를 이용한 에피택셜 웨이퍼의 휨정도를 나타낸 그래프이다.
도 7a 및 도 7b는 3×1019/㎤의 도핑농도로 이온주입된 웨이퍼와 이를 이용한 에피택셜 웨이퍼의 휨정도를 나타낸 그래프이다.
도 6a 및 도 6b를 참조하면, 에피택셜 공정을 수행하기 전의 웨이퍼(Warp(S), Bow(S))와 에피택셜 공정을 수행한 후의 에피택셜 웨이퍼(Warp(E), Bow(E))간의 휨정도에 큰 차이가 발생한 것을 알 수 있다. 하지만, 도 7a 및 도 7b를 참조하면, 에피택셜 공정을 수행하기 전의 웨이퍼(Warp(S), Bow(S))와 에피택셜 공정을 수행한 후의 에피택셜 웨이퍼(Warp(E), Bow(E))간의 휨정도에 큰차이가 없음을 알 수 있다.
상술한 바와 같이 웨이퍼과 에피택셜층이 실리콘이면, As, P, Sb, B의 농도 차에 의해 제어가 가능하고 컴파운드 세미컨덕터(compound semiconductor)인 경우는 Si, C, Ge, Sn, Be, Mg, Sr등의 농도차에 의해 제어가 가능한다. 여기서 컴파운더 세미컨덕터는 화합물 반도체로써, GaAs, InP, GaP, InAs, GaN 등 Si과 같은 반도체의 성질을 가지고 각기 다른원소의 결합으로 되어있고, 각 원소 자체(Ga, As, In등)로는 반도체의 특성을 갖고 있지 않는 것을 지칭한다.
상술한 바와 같이, 본 발명은 웨이퍼 제조를 위한 단결정 봉의 도판트 농도를 조절하여 그 상부에 형성되는 에피택셜층과 웨이퍼간의 격자 상수 차이를 줄여 에피택셜 웨이퍼의 휨현상을 방지할 수 있다.
또한, 웨이퍼 도판트 농도에 따른 휨특성과 하부 산화막에 따른 휨 특성이 서로 상쇄 되도록 하여 웨이퍼의 평탄도를 향상시킬 수 있다.
또한, 에피택셜 웨이퍼의 평탄화 특성을 향상시킬 수 있고, 불량감소 및 품질 개선을 할 수 있다.

Claims (7)

  1. 도판트를 첨가시켜 단결정 봉을 성장시키는 단계;
    상기 단결정 봉을 절단 연마하여 소정의 두께를 가지는 웨이퍼를 형성시키는 단계;
    상기 웨이퍼 상에 에피택셜층을 형성시키는 단계를 포함하되,
    상기 도판트는 As, P, Sb, B, Si, C, Ge, Sn, Be, Mg 및 Sr 중 적어도 어느 하나 이상으로부터 선택되어지는 것으로서, 그 첨가농도가 상기 웨이퍼와 상기 에피택셜층간의 격자 상수 차를 최소화할 수 있는 2×1018 내지 5×1019/㎤ 범위 내인 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  2. 제 1 항에 있어서,
    상기 에피택셜층을 형성시키는 단계는,
    두께가 5 내지 10㎛이며,
    붕소(B) 또는 p타입 불순물 중 적어도 어느 하나 이상에 의해 도핑되는 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  3. 도판트를 첨가시켜 단결정 봉을 성장시키는 단계;
    상기 단결정 봉을 절단 연마하여 소정의 두께를 가지는 웨이퍼를 형성시키는 단계;
    상기 웨이퍼의 일 표면상에 산화막층을 형성시키는 단계; 및
    상기 웨이퍼의 타 표면상에 에피택셜층을 형성시키는 단계를 포함하되,
    상기 도판트는 붕소(B) 또는 p 타입 불순물 중 적어도 어느 하나 이상으로부터 선택되어지는 것으로서, 그 첨가농도가 상기 웨이퍼와 상기 에피택셜층간의 격자 상수 차를 최소화할 수 있는 2×1018 내지 5×1019/㎤ 범위 내인 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  4. 제 3 항에 있어서,
    상기 에피택셜층을 형성시키는 단계는,
    두께가 5 내지 10㎛이며,
    붕소(B) 또는 p 타입 불순물 중 적어도 어느 하나 이상에 의해 도핑되는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
  5. 2×1018 내지 5×1019/㎤ 범위 내의 도판트의 첨가 농도를 갖는 단결정 실리콘 웨이퍼;
    상기 웨이퍼 후면에 형성된 산화막층; 및
    상기 웨이퍼의 전면에 형성된 에피택셜층을 포함하되,
    상기 도판트는 붕소(B) 또는 p 타입 불순물 중 적어도 어느 하나 이상으로 부터 선택되어지는 것을 특징으로 하는 에피택셜 웨이퍼.
  6. 제 5 항에 있어서,
    상기 에피택셜층은
    두께가 5 내지 10㎛이며,
    붕소(B) 또는 p 타입 불순물 중 적어도 어느 하나 이상에 의해 도핑되는 것을 특징으로 하는 에피택셜 웨이퍼.
  7. 제 5 항에 있어서,
    상기 산화막층은 산화막의 두께가 2000 내지 5000Å인 것을 특징으로 하는 에피택셜 웨이퍼.
KR1020040118144A 2004-12-31 2004-12-31 에피택셜 웨이퍼 및 이의 제조 방법 KR100647252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118144A KR100647252B1 (ko) 2004-12-31 2004-12-31 에피택셜 웨이퍼 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118144A KR100647252B1 (ko) 2004-12-31 2004-12-31 에피택셜 웨이퍼 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060078806A KR20060078806A (ko) 2006-07-05
KR100647252B1 true KR100647252B1 (ko) 2006-11-23

Family

ID=37170643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118144A KR100647252B1 (ko) 2004-12-31 2004-12-31 에피택셜 웨이퍼 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100647252B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276317B1 (ko) 2006-12-29 2013-06-18 주식회사 엘지실트론 ＳｉＧｅ층의 증착에 의해 웨이퍼의 휨을 조절하는 방법 및이 방법에 의해 제조된 웨이퍼

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839657B1 (ko) * 2006-12-28 2008-06-19 주식회사 실트론 에피텍셜 웨이퍼의 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053014A (ja) * 1983-09-02 1985-03-26 Nec Corp 半導体装置の製造方法
US20030104222A1 (en) * 2001-10-10 2003-06-05 Toshiaki Ono Silicon wafer and epitaxial silicon wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053014A (ja) * 1983-09-02 1985-03-26 Nec Corp 半導体装置の製造方法
US20030104222A1 (en) * 2001-10-10 2003-06-05 Toshiaki Ono Silicon wafer and epitaxial silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276317B1 (ko) 2006-12-29 2013-06-18 주식회사 엘지실트론 ＳｉＧｅ층의 증착에 의해 웨이퍼의 휨을 조절하는 방법 및이 방법에 의해 제조된 웨이퍼

Also Published As

Publication number Publication date
KR20060078806A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100883472B1 (ko) 단결정 실리콘 카바이드 잉곳, 단결정 실리콘 카바이드웨이퍼 및 이들을 제조하는 방법
CN1828836B (zh) 外延半导体衬底的制造方法和半导体器件的制造方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
US20120032229A1 (en) Silicon Wafer And Production Method Thereof
US10450672B2 (en) Method for producing epitaxial silicon carbide wafers
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
US20090304994A1 (en) Epitaxially coated silicon wafer with 110 orientation and method for producing it
JPS63503184A (ja) 半導体デバイスの製造
US20220119984A1 (en) Group iii nitride substrate and method for producing group iii nitride crystal
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
KR100647252B1 (ko) 에피택셜 웨이퍼 및 이의 제조 방법
KR100347141B1 (ko) 에피택셜 실리콘 웨이퍼 제조 방법
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH06151864A (ja) 半導体基板及びその製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
KR20060074804A (ko) 내부 게터링된 이종에피택시얼 반도체 웨이퍼 및 그 제조방법
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置
JP4550870B2 (ja) 半導体装置の製造方法
JP2024001751A (ja) 窒化物半導体ウェーハ、及びその製造方法
CN116997691A (zh) Iii族氮化物晶体、iii族氮化物半导体、iii族氮化物衬底、和iii族氮化物晶体的制造方法
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 14