KR20190017147A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20190017147A
KR20190017147A KR1020170101500A KR20170101500A KR20190017147A KR 20190017147 A KR20190017147 A KR 20190017147A KR 1020170101500 A KR1020170101500 A KR 1020170101500A KR 20170101500 A KR20170101500 A KR 20170101500A KR 20190017147 A KR20190017147 A KR 20190017147A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
wafer
bmd
epitaxial
temperature
Prior art date
Application number
KR1020170101500A
Other languages
English (en)
Inventor
이경선
이충현
김자영
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020170101500A priority Critical patent/KR20190017147A/ko
Publication of KR20190017147A publication Critical patent/KR20190017147A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

실시예는 실리콘 단결정의 기판을 준비하는 단계; 상기 기판의 제1 면에 다결정을 증착하는 단계; 상기 제1 면에 산화막을 증착하는 단계; 및 상기 제1 면과 반대 방향의 제2 면에 에피택셜층(epitaxial layer)을 성장시키는 단계;를 포함하고, 상기 에피택셜층의 성장 단계는 공정 챔버를 가열하는 제1 단계와 상기 에피택셜층을 증착하는 제2 단계를 포함하고, 상기 제1 단계의 온도와 상기 제2 단계의 온도를 서로 다른 에피택셜 웨이퍼의 제조방법을 제공한다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR MANUFACTURING THE SAME}
실시예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것으로, 보다 상세하게는 고농도의 보론 도프드(highly Boron doped) 웨이퍼의 에피택셜층 성장 공정에서 산소 석출물을 제어하는 방법과 그에 따라 제조된 에피택셜 웨이퍼에 관한 것이다.
반도체 소자의 재료로 사용되는 실리콘 웨이퍼(silicon wafer)는 다결정의 실리콘을 원재료로 하여 만들어진 단결정 실리콘 박판을 말한다.
실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished wafer), 에피택셜 웨이퍼(epitaxial wafer), SOI 웨이퍼(silicon on insulator wafer), 디퓨즈드 웨이퍼(diffused wafer) 및 수소 어닐 웨이퍼(Hydrogen annealed wafer) 등으로 구분된다.
이 중에서 에피택셜 웨이퍼는 기존의 실리콘 웨이퍼 표면에 또 다른 단결정층(에피택셜층)을 성장시킨 웨이퍼를 말하며, 기존의 실리콘 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 갖는다. 상기 에피택셜층은 순도가 높고 결정 특성이 우수하여 고집적화되고 있는 반도체 장치의 수율 및 소자 특성 향상에 유리한 장점을 갖는다.
실리콘 단결정의 성장 과정에서 성장 이력에 따른 결정 결함 및 원하지 않는 불순물로서 특히 산소가 실리콘 단결정에 포함될 수 있다. 이렇게 함입된 산소는 반도체 소자의 제조 공정에서 가해지는 열에 의해 산소 침전물로 성장하게 되는데, 이 산소 침전물은 실리콘 웨이퍼의 강도를 보강하고 내부 게터링(Internal Gettering) 사이트로서 작용하는 등 유익한 특성을 보이기도 하지만, 반도체 소자의 누설전류 및 불량(fail)을 유발할 수 있다.
특히, 보론이 고농도로 도핑된 에피텔셜 웨이퍼는, 보론이 다량 함유됨에 따라 산소 석출물이 다량 발생할 수 있다. 이는 보론 농도가 증가함에 따라 실리콘 결정 내에 전기적으로 활성화된 핵(nuclei)을 증가시켜서 BMD(Bulk Micro Defects) 결정핵생성(nucleation)을 강화하고 베이컨시(vacancy) 농도를 증가시키고 이로 인하여 BMD 성장을 촉진하는 것으로 추정된다.
실시예는 에피택셜 웨이퍼, 특히 보론이 고농도로 도핑된 에피택셜 웨이퍼에서, 산소 석출물을 성장을 효율적으로 제어하고자 한다.
실시예는 실리콘 단결정의 기판을 준비하는 단계; 상기 기판의 제1 면에 다결정을 증착하는 단계; 상기 제1 면에 산화막을 증착하는 단계; 및 상기 제1 면과 반대 방향의 제2 면에 에피택셜층(epitaxial layer)을 성장시키는 단계;를 포함하고, 상기 에피택셜층의 성장 단계는 공정 챔버를 가열하는 제1 단계와 상기 에피택셜층을 증착하는 제2 단계를 포함하고, 상기 제1 단계의 온도와 상기 제2 단계의 온도를 서로 다른 에피택셜 웨이퍼의 제조방법을 제공한다.
제1 단계는 1130℃보다 높고 1150℃ 이하의 온도에서 진행될 수 있다.
제2 단계는 1110℃ 내지 1130℃에서 진행될 수 있다.
다결정의 증착은 600℃ 내지 700℃에서 진행될 수 있다.
산화막의 증착은 400℃ 내지 500℃에서 진행될 수 있다.
다른 실시예는 상술한 방법으로 제조되고, OiSF 밀도가 500 ea/cm2 이하인 에피택셜 웨이퍼를 제공한다.
에피택셜 웨피어의 BMD 밀도가 1×109ea/cm2 이상일 수 있다.
에피택셜 웨이퍼의 BMD 사이즈가 50 나노미터 이상일 수 있다.
에피택셜 웨이퍼의 에피택셜층 내에서 산소 원자 개수가 1×1017 atoms/cm2인 영역이, 상기 에피택셜층의 표면으로부터 6000 나노미터 이하에 분포할 수 있다.
에티팩셜 웨이퍼의 보론(B)이 고농도로 도핑되고, 저항률이 0.1 Ωㆍcm일 수 있다.
실시예에 따른 에피택셜 웨이퍼의 제조방법 및 그에 따른 제조된 에피택셜 웨이퍼는 OiSF 밀도가 500 ea/cm2 이하이고, BMD 밀도가 1×109ea/cm2 이상이고, BMD 사이즈가 50 나노미터 이상이며, 에피택셜층 내에서 산소 원자 개수가 1×1017 atoms/cm2인 영역이 에피택셜층의 표면으로부터 6000 나노미터 이하에 분포하도록 산소 석출물을 제어할 수 있고, 또한 저항률이 0.1 Ωㆍcm 정도일 수 있다.
또한, 에피택셜층의 증착 공정을 거치지 않더라도, 짧은 열처리 특히 1150℃에서의 짧은 베이킹 과정 만으로 산소 석출을 제어할 수 있다.
도 1은 실시예에 따른 에피택셜 웨이퍼의 제조 방법을 나타내고,
도 2a 내지 도 2e는 제1 내지 제5 예에서 OiSF 농도를 나타내고,
도 3a 내지 도 3e는 제1 내지 제5 예에서 BMD 농도를 나타내고,
도 4a 내지 도 4e는 제1 내지 제5 예에서 BMD 사이즈를 나타내고,
도 5는 웨이퍼의 표면으로부터 깊이 방향으로 산소 분포의 프로파일을 SIMS로 측정한 것이고,
도 6a 내지 도 8c는 에피택셜층의 증착없이 베이킹 처리만 한 경우의 산소 석출물 제어를 나타낸 것이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
실시예에 따른 에피택셜 웨이퍼를 제조하기 위하여, 먼저, 실리콘 단결정 기판을 제조한다. 상세하게는 쵸크랄스키법으로 잉곳(Ingot)을 만들기 위한 단결정 성장 공정과, 단결정 잉곳을 슬라이싱(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 슬라이싱 공정과, 상기 슬라이싱 공정에 의해 얻어진 웨이퍼의 깨짐, 일그러짐을 방지하기 위해 그 외주부를 가공하는 그라인딩(Grinding) 공정과, 상기 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 랩핑(Lapping) 공정과, 상기 웨이퍼를 경면화하는 연마(Polishing) 공정과, 연마된 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 등을 통하여 실리콘 단결정 기판을 제조한다. 특히 실리콘 단결정 기판은 잉곳의 성장 공정에서 p형 도펀트, 예를 들면 보론(B)이 고농도로 도핑될 수 있다.
도 1은 실시예에 따른 에피택셜 웨이퍼의 제조 방법을 나타낸다.
상술한 방법으로 제조된 실리콘 단결정의 기판의 제1 면에 실리콘 다결정을 증착 등의 방법으로 성장시킬 수 있다(a). 여기서, 제1 면은 기판의 배면(back side)일 수 있다.
실리콘 다결정의 증착 온도는 600℃~700℃에서 진행되는데, 산소 석출 관점에서는 600~700℃ 온도 영역이 산소 핵 (nuclei) 생성이 활발하게 진행되는 영역이므로 산소 석출을 강화할 수 있다.
그리고, 실리콘 다결정이 성장된 기판의 제1 면에 산화막(oxide layer)를 증착시킬 수 있다(b). 산화막의 증착 온도는 상술한 다결정의 증착 온도보다 낮은 온도에서 진행될 수 있고, 예를 들면 400℃ 내지 500℃에서 진행될 수 있다.
그리고, 제1 면과 반대 방향의 제2 면에 에피택셜층(epitaxial layer)을 성장시킬 수 있다(c). 이때, 에피택셜층의 성장 온도는 계는 1110℃ 내지 1150℃ 이하의 온도일 수 있다.
상세하게는, 에피택셜층의 성장 단계(c)는 공정 챔버를 가열하는 제1 단계(c-1)와 에피택셜층을 증착하는 제2 단계(c-2)를 포함하여 이루어질 수 있다. 제1 단계(c-1)의 온도와 제2 단계(c-2)의 온도를 서로 다를 수 있고, 상세하게는 제1 단계의 온도가 더 높을 수 있다.
예를 들면, 제1 단계(c-1)의 온도는 1130℃보다 높고 1150℃ 이하일 수 있고, 제2 단계(c-2)는 1110℃ 내지 1130℃에서 진행될 수 있다.
이러한 공정을 통하여, 실리콘 단결정 기판의 전면에 에피택셜층이 증착될 수 있는데, 온도, 특히 에피택셜층의 증착 전 베이킹(baking) 온도에 따라서 산소 석출물의 특성이 달라질 수 있다.
실시예에서는 상기의 (c-1) 단계인 베이킹 온도를 달리하여 산소 석출물을 특성을 관찰하였으며, 상세하게는 실리콘 다결정의 증착 온도를 650℃로 하고, 산화막의 증착을 450℃로 하고, 에피택셜층의 증착 온도를 1110℃로 하고, 상기의 베이킹 온도를 제1 내지 제5 예에서 각각 1110℃와 1120℃와 1130℃와 1140℃ 및 1150℃로 달리하였다.
도 2a 내지 도 2e는 제1 내지 제5 예에서 OiSF 농도를 웨이퍼의 표면의 전영역에서 나타낸다.
도 2a 내지 2e로부터, 1110℃와 1120℃에서 베이킹 처리된 경우 에피택셜층에서 OiSF(산화저층결함)의 밀도는 2000 ea/cm2정도일 수 있고, 1130℃에서 베이킹처리된 경우 에피택셜층에서 OiSF의 밀도는 웨이퍼의 반경 상에서 위치에 따라 변동하며 0 내지 1500ea/cm2정도일 수 있으며, 1140℃ 및 1150℃에서 베이킹 처리된 경우 에피택셜층에서 OiSF의 밀도가 거의 0일 수 있다.
본 실시예에서 반경 200 밀리미터의 기판에서 성장된 에피택셜층의 OiSF의 밀도를 측정하였으나, 다른 크기의 기판에서 성장된 경우에도 유사한 밀도 분포를 가질 것으로 추정할 수 있다.
도 3a 내지 도 3e는 제1 내지 제5 예에서 BMD 농도를 나타낸다.
도 3a 내지 3e로부터, 1110℃와 1120℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 밀도는 1.5×1010ea/cm2 정도 일 수 있고, 1130℃에서 베이킹처리된 경우 에피택셜층에서 BMD 밀도가 점차 감소하여 1140℃ 및 1150℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 밀도가 5.0×109ea/cm2 정도까지 감소하나, BMD의 밀도가 1.0×109ea/cm2 이상임을 할 수 있다.
도 3a 내지 도 3e에서, BMD의 밀도는 웨이퍼의 중심 영역으로부터 50 밀리미터 이격된 영역 및 100 밀리미터 이격된 영역까지 측정된 것이다.
도 4a 내지 도 4e는 제1 내지 제5 예에서 BMD 사이즈를 나타낸다.
도 4a 내지 4e로부터, 1110℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 사이즈(size)는 45 나노미터 내외일 수 있고, 1120℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 사이즈(size)는 45 내지 50 나노미터 내외일 수 있으며, 베이킹 처리 온도가 점차 증가함에 따라 BMD 사이즈도 점차 증가하여 1130℃에서 베이킹처리된 경우 BMD 사이즈는 50 나노미터 정도이고, 1140℃에서 베이킹 처리된 경우 BMD 사이즈는 50 내지 55 나노미터 정도이고, 1150℃에서 베이킹 처리된 경우 BMD 사이즈는 55 내지 60 나노미터 정도일 수 있다.
도 4a 내지 도 4e에서, BMD의 사이즈는 웨이퍼의 중심 영역으로부터 50 밀리미터 이격된 영역 및 100 밀리미터 이격된 영역까지 측정된 것이다. 위의 도 4a 내지 도 4e로부터 웨이퍼의 베이킹 처리 온도가 1130℃보다 높을 경우, 웨이퍼의 전 영역에서 BMD 사이즈가 50 나노미터 이상임을 알 수 있다.
도 2a 내지 도 4e로부터, 에피택셜층의 증착 온도가 상승할수록 OiSF 발생량은 낮아지고, BMD의 밀도는 감소하고, BMD의 크기가 증가하는 것을 알 수 있으며, 따라서 베이킹 온도가 상승할수록 산소 석출물의 발생량은 낮아지되 크기가 증가한다고 판단할 수 있다. 이는 에피택셜층의 베이킹 온도가 높아질경우, 벌크(bulk) 내에서 보이드(void)가 결합하면서 BMD가 형성될 수 있는 사이트(site)를 제공하여 BMD 사이즈를 증가시킬 수 있고, 또한 기판 표면의 산소(oxygen)는 벌크 내로 이동하여 표면의 산소 농도가 감소하여 OiSF를 제어하는 것을 판단할 수 있다.
도 5는 웨이퍼의 표면으로부터 깊이 방향으로 산소 분포의 프로파일을 SIMS로 측정한 것이다.
1110℃와 1120℃와 1130℃와 1140℃ 및 1150℃에서 베이킹 처리된 제1 예 내지 제5 예에서, 산소 분포(oxygen concentration)이 일정 깊이 부근에서 급격히 증가함을 알 수 있고, 급격히 증가하는 깊이는 베이킹 처리 온도에 따라 다르다.
1110℃와 1120℃에서 각각 베이킹 처리된 제1,2 실시예의 경우 산소 분포가 가 1×1017 atoms/cm2이상으로 급격히 증가하는 깊이가 약 6,000 나노미터이고, 113℃와 1140℃에서 각각 베이킹 처리된 제1,2 실시예의 경우 산소 분포가 가 1×1017 atoms/cm2이상으로 급격히 증가하는 깊이가 약 6,000 나노미터보다 조금 깊게 형성되고 있으며, 1150℃에서 베이킹 처리된 제1,2 실시예의 경우 산소 분포가 가 1×1017 atoms/cm2이상으로 급격히 증가하는 깊이가 약 8,000 나노미터 인근까지 깊어짐을 알 수 있다..
상술한 기재로부터, 에피택셜 웨이퍼의 베이킹 온도를 에피택셜층의 증착 온도보다 높게 한 경우, 상세하게는 1130℃보다 높고 1150℃ 이하의 온도에서 베이킹 공정을 진행한 경우, 에피택셜 웨이퍼의 OiSF 밀도가 500 ea/cm2 이하이고, BMD 밀도가 1×109ea/cm2 이상이고, BMD 사이즈가 50 나노미터 이상이며, 에피택셜층 내에서 산소 원자 개수가 1×1017 atoms/cm2인 영역이 에피택셜층의 표면으로부터 6000 나노미터 이하에 분포함을 알 수 있다. 또한, 상술한 공정으로 제조된 에피택셜 웨이퍼는 저항률이 0.1 Ωㆍcm 정도일 수 있다.
즉, 도 5에서 표면에서 깊이 방향으로 산소 프로파일이, 베이킹 온도가 높을수록 표면에서 깊이 방향으로 플랫(flat)한 영역이 큰 것을 확인할 수 있다. 플랫한 영역이 DZ(Denuded zone; 표면에서 웨이퍼 벌크 깊이 방향으로 첫 석출물이 확인 되는 지점까지의 거리)로 판단된다. 그리고, 베이킹 온도가 상승할수록 벌크쪽 산소 농도의 프로파일 변동이 증가하는데, 이는 산소 석출물의 크기가 커진 것을 반영하는 결과일 수 있다.
도 6a 내지 도 8c는 에피택셜층의 증착없이 베이킹 처리만 한 경우의 산소 석출물 제어를 나타낸 것이다.
도 6a 내지 도 6c는 각각 1110℃와 1130℃ 및 1150℃에서 SiOF 농도를 나타낸다. 1110℃에서 베이킹 처리된 경우 에피택셜층에서 OiSF(산화저층결함)의 밀도는 2000 ea/cm2정도일 수 있고, 1130℃에서 베이킹처리된 경우 에피택셜층에서 OiSF의 밀도는 웨이퍼의 반경 상에서 위치에 따라 변동하며 0 내지 2000ea/cm2정도일 수 있으며, 1150℃에서 베이킹 처리된 경우 에피택셜층에서 OiSF의 밀도가 거의 0일 수 있다.
도 7a 내지 도 7c는 각각 1110℃와 1130℃ 및 1150℃에서 BMD 농도를 나타낸다. 도 7a 내지 7c로부터, 1110℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 밀도는 1.5×1010ea/cm2 정도 일 수 있고, 1130℃에서 베이킹처리된 경우 에피택셜층에서 BMD 밀도가 점차 감소하고, 1150℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 밀도가 5.0×109ea/cm2 정도까지 감소하나, BMD의 밀도가 1.0×109ea/cm2 이상임을 할 수 있다.
도 8a 내지 도 8c는 각각 1110℃와 1130℃ 및 1150℃에서 각각 BMD 사이즈를 나타낸다. 도 8a 내지 8c로부터, 1110℃에서 베이킹 처리된 경우 에피택셜층에서 BMD의 사이즈(size)는 45 나노미터 내외일 수 있고, 1130℃에서 베이킹처리된 경우 BMD 사이즈는 45 내지 50 나노미터 정도이고, 1150℃에서 베이킹 처리된 경우 BMD 사이즈는 약 55 내지 60 나노미터 정도일 수 있다.
이상으로부터 베이킹 온도를 1130℃보다 높고 1150℃이하로 진행한 경우, 에피택셜층의 증착 공정을 거치지 않더라도, 짧은 열처리 특히 1150℃에서의 짧은 베이킹 과정 만으로 산소 석출을 제어할 수 있음을 확인할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (10)

  1. 실리콘 단결정의 기판을 준비하는 단계;
    상기 기판의 제1 면에 다결정을 증착하는 단계;
    상기 제1 면에 산화막을 증착하는 단계; 및
    상기 제1 면과 반대 방향의 제2 면에 에피택셜층(epitaxial layer)을 성장시키는 단계;를 포함하고,
    상기 에피택셜층의 성장 단계는 공정 챔버를 가열하는 제1 단계와 상기 에피택셜층을 증착하는 제2 단계를 포함하고, 상기 제1 단계의 온도와 상기 제2 단계의 온도를 서로 다른 에피택셜 웨이퍼의 제조방법.
  2. 제1 항에 있어서,
    상기 제1 단계는 1130℃보다 높고 1150℃ 이하의 온도에서 진행되는 에피택셜 웨이퍼의 제조방법.
  3. 제1 항에 있어서,
    상기 제2 단계는 1110℃ 내지 1130℃에서 진행되는 에피택셜 웨이퍼의 제조방법.
  4. 제1 항에 있어서,
    상기 다결정의 증착은 600℃ 내지 700℃에서 진행되는 에피택셜 웨이퍼의 제조방법.
  5. 제1 항에 있어서,
    상기 산화막의 증착은 400℃ 내지 500℃에서 진행되는 에피택셜 웨이퍼의 제조방법.
  6. 제1 항 내지 제5 항 중 어느 한 항의 방법으로 제조되고, OiSF 밀도가 500 ea/cm2 이하인 에피택셜 웨이퍼.
  7. 제6 항에 있어서,
    BMD 밀도가 1×109ea/cm2 이상인 에피택셜 웨이퍼.
  8. 제6 항에 있어서,
    BMD 사이즈가 50 나노미터 이상인 에피택셜 웨이퍼.
  9. 제6 항에 있어서,
    상기 에피택셜층 내에서 산소 원자 개수가 1×1017 atoms/cm2인 영역이, 상기 에피택셜층의 표면으로부터 6000 나노미터 이하에 분포하는 에피택셜 웨이퍼.
  10. 제6 항에 있어서,
    보론(B)이 고농도로 도핑되고, 저항률이 0.1 Ωㆍcm인 에피택셜 웨이퍼.
KR1020170101500A 2017-08-10 2017-08-10 에피택셜 웨이퍼 및 그 제조 방법 KR20190017147A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170101500A KR20190017147A (ko) 2017-08-10 2017-08-10 에피택셜 웨이퍼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170101500A KR20190017147A (ko) 2017-08-10 2017-08-10 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20190017147A true KR20190017147A (ko) 2019-02-20

Family

ID=65562179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101500A KR20190017147A (ko) 2017-08-10 2017-08-10 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20190017147A (ko)

Similar Documents

Publication Publication Date Title
KR101155029B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
KR101729474B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
WO2002025717A1 (fr) Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication
TW200821416A (en) Silicon single crystal manufacturing method and silicon wafer manufacturing method
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
TWI550143B (zh) Production method of epitaxial silicon wafer and epitaxial silicon wafer
KR100930022B1 (ko) 실리콘으로부터의 ｐ￣ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN207362367U (zh) 外延涂覆的硅晶片
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP4092993B2 (ja) 単結晶育成方法
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP7398829B2 (ja) 炭化珪素ウエハ及び半導体素子
WO2024089963A1 (ja) スーパージャンクション構造を有する半導体素子の製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application