TWI550143B - Production method of epitaxial silicon wafer and epitaxial silicon wafer - Google Patents

Production method of epitaxial silicon wafer and epitaxial silicon wafer Download PDF

Info

Publication number
TWI550143B
TWI550143B TW103145416A TW103145416A TWI550143B TW I550143 B TWI550143 B TW I550143B TW 103145416 A TW103145416 A TW 103145416A TW 103145416 A TW103145416 A TW 103145416A TW I550143 B TWI550143 B TW I550143B
Authority
TW
Taiwan
Prior art keywords
epitaxial
wafer
epitaxial film
heat treatment
oxygen concentration
Prior art date
Application number
TW103145416A
Other languages
English (en)
Other versions
TW201538808A (zh
Inventor
Kazuhisa Torigoe
Toshiaki Ono
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201538808A publication Critical patent/TW201538808A/zh
Application granted granted Critical
Publication of TWI550143B publication Critical patent/TWI550143B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

磊晶矽晶圓之製造方法及磊晶矽晶圓
本發明係關於一種磊晶矽晶圓之製造方法及磊晶矽晶圓。
以往，已知有一種使磊晶膜氣相成長在切出矽單晶所獲得的矽晶圓表面上的磊晶晶圓。磊晶膜係以藉由氣相成長的CVD(Chemical Vapor Deposition，化學氣相沉積)方式成膜，理論上在磊晶膜內並無氧的存在，而實際上也是氧濃度為零，或幾乎不存在的狀態。
如此，在磊晶膜中的氧濃度低時，例如，存在有在元件製程(device process)等的熱處理中於磊晶膜中產生差排，且該差排會擴展之情形。因此，乃進行了用以防止此種差排之擴展的檢討(例如參照專利文獻1)。
在專利文獻1中，已揭示發現磊晶膜表面的氧濃度與差排產生有關，而藉由將該磊晶膜表面的氧濃度設定為1.0×1017至12×1017atoms/cm3(ASTM F-121,1979)，可防止差排的擴展。再者，又揭示作為具有此種特性的磊晶晶圓的製造方法，係在磊晶膜的形成步驟後，進行氧濃度設定熱處理步驟，該氧濃度設定熱處理步驟係在900℃以上且矽的熔點以下的熱處理溫度進行處理。藉由在磊晶膜形成後實施如上述高溫 下的熱處理，固熔於矽晶圓的氧會熱擴散於磊晶膜，而使磊晶膜的氧濃度上升。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-141272號公報
然而，在半導體元件的積體電路動作時，會產生一種被稱之為所謂的閉鎖(latchup)的現象，該現象係因為所產生的浮游電荷使非意圖的寄生電晶體動作而產生者。當閉鎖現象產生時，半導體元件就無法正常動作，而為了使之恢復為正常狀態，就會產生必須關閉電源的麻煩。
作為閉鎖的對策，乃應用了p/p+磊晶晶圓。p/p+磊晶晶圓係一種使磊晶膜成長在含有高濃度硼(boron)的低電阻矽晶圓(p+矽晶圓)的表面上的晶圓。p/p+磊晶晶圓除了作為防止上述閉鎖現象的對策之外，還用來在使用溝渠(trench)構造的電容器(capacitor)時防止伴隨溝渠周邊之電壓施加所產生之空乏層的擴展等，從可謀求元件功能提升的觀點而言，已被廣泛地應用。
然而，在對p/p+磊晶晶圓實施上述專利文獻1所記載的高溫的熱處理時，不僅固熔於矽晶圓的氧，而且矽晶圓中的硼也會熱擴散於磊晶膜，而會有磊晶膜的電阻率變化而無法滿足所希望之電阻率的範圍之虞。
本發明之目的係提供一種即使使用低電阻矽晶圓 時，也不會使磊晶膜的電阻率變化，而可抑制差排擴展之磊晶矽晶圓之製造方法及磊晶矽晶圓。
本發明人經不斷精心研究，發現在使用了低電阻矽晶圓的磊晶矽晶圓中，透過控制磊晶膜形成步驟之後所實施之熱處理步驟的熱處理條件，藉由硼所達成之氧的加速擴散效果，可提高磊晶膜的平均氧濃度，而且，抑制硼擴散至磊晶膜，而不會有使磊晶膜的電阻率變化之情形。
本發明係根據上述的智慧卓見而完成者。
亦即，本發明之磊晶矽晶圓之製造方法，在矽晶圓之表面設有磊晶膜者，其特徵在於包括：磊晶膜形成步驟，係使前述磊晶膜成長在前述矽晶圓上，前述矽晶圓係添加有硼，且其電阻率為100mΩ．cm以下；及熱處理步驟，係將前述磊晶矽晶圓在未達900℃的溫度下進行熱處理。
依據本發明之磊晶矽晶圓之製造方法，由於使用電阻率為100mΩ．cm以下的低電阻矽晶圓，而且，在未達900℃的溫度下進行熱處理步驟，因此可產生藉由硼達成氧加速擴散至磊晶膜的作用。藉此，即可充分提高磊晶膜的平均氧濃度，而製造出可抑制差排擴展的磊晶矽晶圓。此外，由於在未達900℃的溫度下進行熱處理步驟，因此亦可抑制矽晶圓中的硼熱擴散於磊晶膜。
在本發明之磊晶矽晶圓之製造方法中，較佳為實施前述熱處理步驟之前之前述矽晶圓的氧濃度為8×1017atoms/cm3以上且為18×1017atoms/cm3(ASTM F-121,1979)以下； 前述磊晶膜的膜厚為0.5μm以上且為8.0μm以下。
在此，已確認了即使氧從矽晶圓擴散至磊晶膜，在擴散前後，基板氧濃度(矽晶圓的氧濃度)也幾乎不會改變。
藉由使用基板氧濃度設定為上述範圍的矽晶圓，就可藉由只要控制磊晶膜形成步驟後所實施之熱處理步驟之熱處理溫度之簡單的方法，使不會產生差排擴展之量的氧擴散至磊晶膜。
此外，只要磊晶膜的膜厚為上述範圍內，就可充分提高磊晶膜的平均氧濃度，藉此可防止差排的擴展。
在本發明之磊晶矽晶圓之製造方法中，較佳為實施前述熱處理步驟之後之前述磊晶膜的平均氧濃度為1.7×1017atoms/cm3(ASTM F-121,1979)以上。
只要磊晶膜的平均氧濃度為上述範圍內，就可防止差排的擴展。
在本發明之磊晶矽晶圓之製造方法中，較佳為前述熱處理步驟係設實施前述磊晶膜形成步驟之前之前述矽晶圓之氧濃度為X(×1017atoms/cm3)、實施前述磊晶膜形成步驟之前之前述矽晶圓的電阻率為Y(Ω．cm)、前述磊晶膜的膜厚為Z(μm)、前述熱處理的溫度為T(℃)、前述熱處理的時間為t(min)，以滿足以下之式(1)之方式進行。
t≧3.71×1056×X-7.03×Y0.27×Z3.34×T-16.7．．．(1)
在上述式(1)中，藉由只要代入矽晶圓的氧濃度、矽晶圓的電阻率、磊晶膜的膜厚、熱處理的溫度，以計算方式求出熱處理之時間的簡單的方法，可製造出可抑制差排之擴展 的磊晶矽晶圓。
此外，本發明之磊晶矽晶圓，係在矽晶圓的表面設有磊晶膜者，前述矽晶圓係添加有硼，而其電阻率為100mΩ．cm以下；前述磊晶膜的平均氧濃度為1.7×1017atoms/cm3(ASTM F-121,1979)以上。
依據本發明之磊晶矽晶圓，即可確保磊晶膜的平均氧濃度至少為1.7×1017atoms/cm3以上，藉此即可充分抑制在元件製程的熱處理過程中差排的擴展。
在本發明之磊晶矽晶圓中，較佳為測量深度方向之氧濃度分布(profile)時，在前述矽晶圓與前述磊晶膜的界面附近，觀察到局部性的氧濃度上升分布。
只要測量深度方向之氧濃度分布，且在矽晶圓與磊晶膜的界面(以下有簡稱為「界面」的情形)附近，觀察到局部性的氧濃度上升分布，就可確認產生由硼所達成之氧加速擴散至磊晶膜的作用，而確保了磊晶膜的平均氧濃度達到可抑制差排之擴展的程度。
在本說明書中，所謂「局部性的氧濃度上升分布」，係指在氧濃度的深度微分(atoms/cm4)的深度分布中，於界面附近具有2×1021(atoms/cm4)以上的尖峰(peak)。在此，氧濃度之深度微分(atoms/em4)的深度分布，係可藉由測量(SIMS測量)磊晶矽晶圓之深度方向的氧濃度分布而獲得。此外，所謂界面附近，係指在深度方向，從界面靠磊晶膜側1μm的位置，至界面靠基板側0.5μm的位置的範圍。
1‧‧‧磊晶矽晶圓
2‧‧‧矽晶圓
3‧‧‧磊晶膜
21‧‧‧矽晶圓的表面
第1圖係顯示本發明之一實施形態之磊晶矽晶圓之製造方法的流程圖。
第2圖係顯示前述一實施形態之磊晶矽晶圓的剖面圖。
第3圖係顯示實驗1之在850℃下實施熱處理之例中之氧濃度之深度分布的曲線圖。
第4圖係顯示實驗2之在900℃下實施熱處理之例中之氧濃度之深度分布的曲線圖。
第5圖係顯示實驗1之在850℃下實施熱處理之例中之氧濃度之深度微分之深度分布的曲線圖。
第6圖係顯示實驗2之在900℃下實施熱處理之例中之氧濃度之深度微分之深度分布的曲線圖。
第7圖係顯示實驗3之硼濃度之深度分布的曲線圖。
第8圖係顯示實驗4之應力負荷試驗結果的曲線圖。
第9圖係顯示實驗5中，使用電阻率為5mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第10圖係顯示實驗5中，使用電阻率為10mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第11圖係顯示實驗5中，使用電阻率為100mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第12圖係顯示實驗6中，使用電阻率為5mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第13圖係顯示實驗6中，使用電阻率為10mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第14圖係顯示實驗6中，使用電阻率為100mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第15圖係顯示實驗7中，使用電阻率為5mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第16圖係顯示實驗7中，使用電阻率為10mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第17圖係顯示實驗7中，使用電阻率為100mΩ．cm之矽晶圓之例之應力負荷試驗結果的曲線圖。
第18圖係顯示實驗8之應力負荷試驗結果的曲線圖。
第19圖係顯示實驗9之應力負荷試驗結果的曲線圖。
以下參照圖式來說明本發明的實施形態。
第1圖係顯示磊晶矽晶圓之製造方法的流程圖。第2圖係顯示磊晶矽晶圓的剖面圖。
如第1圖所示，在第2圖所示之磊晶矽晶圓1之製造方法中，首先，進行矽晶圓準備步驟(步驟(step)S1)。
在此矽晶圓準備步驟中，係包括藉由CZ(Czochralski，柴可拉斯基)法、或MCZ(磁場施加柴可拉斯基)法等，將所拉引的單晶錠塊(ingot)藉由包括切割(slice)、修邊、研削、拋光(lapping)、蝕刻(etching)、研磨、洗淨等之必要的各步驟，準備表面21經過鏡面研磨之矽晶圓2的所有步驟。此時，矽晶圓2的氧濃度較佳為8×1017atoms/cm3以上且為18×1017atoms/cm3(ASTM F-121,1979)以下。只要矽晶圓的氧濃度為上述範圍，就可在後述的熱處理步驟中，將磊晶膜的 氧濃度提高至所希望的範圍。
此外，矽晶圓2係以添加硼，以成為100mΩ．cm以下，較佳為5mΩ．cm以上且為100mΩ．cm以下之方式調整其電阻率。
接著，進行在矽晶圓2形成磊晶膜3之磊晶膜形成步驟(步驟S2)。
在未圖示之磊晶裝置的反應容器內載置矽晶圓2，且使反應容器內的溫度從室溫升溫至目的溫度。目的溫度較佳為設定為1050℃至1280℃。當反應容器內的溫度到達上述目的溫度時，即會使磊晶膜3成長於矽晶圓2的表面21。例如，將三氯矽烷(trichlorosilane)等的成長氣體導入於反應容器內，且在該成長氣體氛圍下進行磊晶膜3的成膜。另外，在該成膜中，亦可添加硼、磷等之必要的摻雜物(dopant)。
磊晶膜形成步驟較佳為進行至磊晶膜3的膜厚T成為0.5μm以上且為8.0μm以下。再者，當磊晶膜3成膜至成為上述膜厚T時，就將磊晶矽晶圓1的溫度，從使磊晶膜3成長時的溫度降溫至室溫。
接著，進行將磊晶矽晶圓1進行熱處理的熱處理步驟(步驟S3)。在此熱處理步驟中，係以成為未達900℃之溫度之方式控制熱處理條件。
此外，較佳為在上述溫度範圍內控制熱處理時間。
具體而言，係設實施前述磊晶膜形成步驟之前之矽晶圓2之氧濃度為X(×1017atoms/cm3)、實施磊晶膜形成步驟之前之矽晶圓2的電阻率為Y(Ω．cm)、磊晶膜3的膜厚為Z(μm)、 熱處理的溫度為T(℃)、熱處理的時間為t(min)，以滿足以下之式(1)之方式控制熱處理的時間。
t≧3.71×1056×X-7.03×Y0.27×Z3.34×T-16.7．．．(1)
藉由將熱處理的時間設為藉由上述式(1)所獲得之t的值以上，即可製造出磊晶膜3的平均氧濃度經調整為1.7×1017atoms/cm3(ASTM F-121,1979)以上之無差排之擴展的磊晶矽晶圓1。
[實施形態的作用效果]
如上所述，在上述實施形態中，可達成如下的作用效果。
(1)由於使用電阻率為100mΩ．cm以下的低電阻矽晶圓，而且，在未達900℃的溫度下進行熱處理步驟，因此可產生藉由硼達成氧加速擴散至磊晶膜的作用。藉此，即可充分提高磊晶膜的平均氧濃度，而製造出可抑制差排擴展的磊晶矽晶圓。
(2)由於在未達900℃的溫度下進行熱處理步驟，因此亦可抑制矽晶圓中的硼熱擴散於磊晶膜。
(3)在上述式(1)中，藉由只要代入矽晶圓2的氧濃度、矽晶圓2的電阻率、磊晶膜3的膜厚、熱處理的溫度，以計算方式求出熱處理之時間的簡單的方法，就可製造出可抑制差排之擴展的磊晶矽晶圓1。
[其他實施形態]
另外，本發明並不僅限定於上述實施形態，只要在不脫離本發明之要旨的範圍內，均可進行各種改良及設計的變更等。
亦即，亦可在熱處理步驟中，不使用根據上述(1) 式所求出的熱處理時間，而根據在複數個條件下所進行的實驗，以可製造出磊晶膜3之平均氧濃度經調整為1.7×1017atoms/cm3(ASTM F-121,1979)以上之磊晶矽晶圓1之方式，在未達900℃的溫度範圍內設定熱處理條件。
再者，矽晶圓2的氧濃度亦可未達8×1017atoms/cm3，亦可超過18×1017atoms/cm3(ASTM F-121,1979)。
[實施例]
接著藉由實施例更進一步詳細說明本發明，惟本發明並不限定於該等實施例。
[實驗1]
從摻雜有硼的矽融液，使用CZ法(柴可拉斯基法)製造單晶錠塊，且從該單晶錠塊切出矽晶圓。矽晶圓的氧濃度(以下有稱為「基板氧濃度」之情形)，係為11×1017atoms/cm3。矽晶圓的電阻率(以下有稱為「基板電阻率」的情形)係為5mΩ．cm。此外，亦準備了基板電阻率為10Ω．cm的矽晶圓。
接著，以矽晶圓的(100)面作為鏡面研磨面，且使膜厚(以下有稱為「磊晶膜厚」之情形)為3μm之磊晶膜成長在該鏡面研磨面。磊晶膜的成長，係於三氯矽烷等的氣體氛圍中在1150℃左右的溫度下進行。
再者，對於已結束磊晶膜之成長的晶圓，在非氧化性氛圍中，實施在850℃下保持60分鐘的熱處理步驟，而獲得了磊晶矽晶圓。
另外，亦準備了未實施熱處理的磊晶矽晶圓。
針對所製作的磊晶矽晶圓，進行了應力負荷試驗。
首先，從磊晶矽晶圓，切出了長度3cm、寬度1.5cm的測量用樣本。接著，在測量用樣本的表面(磊晶膜的表面)，以微小維克氏(micro vickers)硬度計施加5g的荷重並保持10秒期間，而導入了3μm深度的壓痕。然後，將測量用樣本，以支點間距離2cm、試驗溫度800℃實施了3點彎曲試驗。此時，施加5N的荷重，使拉伸應力作用於測量用樣本的表面。
之後，對於冷卻至室溫的測量用樣本，實施2μm的光蝕刻(light etching)，且使用光學顯微鏡測量了是否有在從導入於磊晶膜的壓痕所產生的磊晶膜表面被觀察到的差排孔蝕(pit)。測量結果如下述第1表所示。
此外，針對所製作的磊晶矽晶圓中，已實施熱處理步驟的晶圓，測量了氧濃度的深度分布。氧濃度的測量係以SIMS(二次離子質量分析儀)進行。茲將其深度分布顯示於第3圖。
如第1表所示，可得知在磊晶膜形成後實施熱處理的例中，於基板電阻率為5mΩ．cm情形下，沒有從壓痕產生差排的擴展，而磊晶膜的強度變高。另一方面，可得知在基板電阻率為10Ω．cm情形下，確認出從壓痕產生差排的擴展， 即使在相同熱處理溫度下實施熱處理步驟，磊晶膜的強度亦較低。
另外，得知關於未實施熱處理步驟的例，確認出任何電阻率都有差排的擴展，而磊晶膜的強度較低。
如第3圖所示，可得知當比較兩者時，在基板電阻率為5mΩ．cm的例中，雖觀察到基板的氧濃度減少的分布，但磊晶膜之氧濃度成為局部性上升的分布。
[實驗2]
除了將熱處理溫度變更為900℃以外，均以與上述實驗1相同的條件進行磊晶矽晶圓的製作，且針對所製作的磊晶矽晶圓中，已實施熱處理步驟的晶元，測量了氧濃度的深度分布。茲將其深度分布顯示於第4圖。
如第4圖所示，在熱處理溫度為900℃情形下，在低電阻基板中之磊晶膜的氧濃度分布中，未能確認出局部性之氧濃度的上升分布。
接著，針對在上述實驗1、實驗2所製作的磊晶矽晶圓中，已實施熱處理步驟的晶圓，測量了氧濃度的深度微分(atoms/cm4)的深度分布。茲將其深度分布顯示於第5圖、 第6圖。
如第5圖所示，在850℃下實施了熱處理的實驗1中，係在使用了基板電阻率為5mΩ．cm之例中，於界面附近，觀察到局部性之氧濃度之深度微分的深度分布的尖峰。此局部性之氧濃度之深度微分的深度分布的尖峰，係表示氧濃度在界面附近局部性上升，而在上述第1表中，可推知證實了並無從壓痕產生差排的擴展，而獲得了磊晶膜的強度較高的結果。
另一方面，關於第5圖所示之使用了基板電阻率為10Ω．cm之晶圓之例、及第6圖所示之在900℃下實施熱處理的實驗2中，任一例都觀察到大範圍(broad)的尖峰。
[實驗3]
除了將熱處理溫度變更為1000℃以外，均以與實驗1相同的條件進行磊晶矽晶圓的製作。此外，與實驗1同樣地亦在850℃的熱處理溫度下製作了磊晶矽晶圓。針對所製作的磊晶矽晶圓，測量了硼濃度的深度分布。硼濃度的深度分布，係以SIMS(二次離子質量分析儀)進行。茲將其深度分布顯示於第7圖。
如第7圖所示，可確認在850℃下實施熱處理的例中，在磊晶膜側中硼的擴散較小，相對於此，在1000℃下實施熱處理的例中，在磊晶膜側中硼的擴散較大。
[實驗4]
除了將磊晶膜厚、基板氧濃度及基板電阻率設為下列第3表的條件，且以熱處理溫度為890℃，使熱處理時間變動以外，均以與實驗1相同的條件進行磊晶矽晶圓的製作及應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。茲將測量結 果顯示於下列的第3表。此外，將應力負荷試驗結果顯示於第8圖。另外，第8圖中的曲線，係為表示從上述式(1)所導出之是否有差排擴展之交界的近似曲線。
如第3表所示，可得知只要熱處理溫度為890℃，就無從壓痕產生差排的擴展，而磊晶膜的強度變高。
此外，從第8圖可明瞭，是否有差排的擴展，係以近似曲線為交界，可看出當熱處理時間較該近似曲線小時即有產生差排之擴展的傾向。
[實驗5]
除了將磊晶膜厚、基板氧濃度及基板電阻率設為下列第4表的條件，且以熱處理溫度850℃，使熱處理時間變動以外，均以與實驗1相同的條件進行磊晶矽晶圓的製作及應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。
此外，在使用了基板電阻率為5mΩ．cm的矽晶圓的例中，係測量了磊晶膜的平均氧濃度。茲將測量結果顯示於下列第4表。此外，將應力負荷試驗結果顯示於第9圖至第11圖。另外，第9圖至第11圖中的曲線，係為從上述式(1)所導出的 近似曲線。
[實驗6]
除了將磊晶膜厚、基板氧濃度及基板電阻率設為下列第5 表的條件，且以熱處理溫度800℃，使熱處理時間變動以外，均以與實驗1相同的條件進行磊晶矽晶圓的製作及應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。茲將測量結果顯示於下列第5表。此外，將應力負荷試驗結果顯示於第12圖至第14圖。另外，第12圖至第14圖中的曲線，係為從上述式(1)所導出的近似曲線。
[實驗7]
除了將磊晶膜厚、基板氧濃度及基板電阻率設為下列第6表的條件，且以熱處理溫度750℃，使熱處理時間變動以外，均以與實驗1相同的條件進行磊晶矽晶圓的製作及應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。茲將測量結果顯示於下列第6表。此外，將應力負荷試驗結果顯示於第15圖至第17圖。另外，第15圖至第17圖中的曲線，係為從上述式(1)所導出的近似曲線。
[實驗8]
除了將磊晶膜厚設為2μm、基板氧濃度、基板電阻率、熱處理溫度及熱處理時間設為下列第7表的條件以外，均以與實驗1相同的條件製作了磊晶矽晶圓。此外，除了將微小維克氏硬度計的荷重設為3g使壓痕深度為2μm以外，均以與實施例1相同的條件進行應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。茲將測量結果顯示於下列第7表。此外，將應力負荷試驗結果顯示於第18圖。另外，第18圖中的曲線，係為從上述式(1)所導出的近似曲線。
[實驗9]
除了將磊晶膜厚設為4μm、基板氧濃度、基板電阻率、熱處理溫度及熱處理時間設為下列第8表的條件以外，均以與實驗1相同的條件製作了磊晶矽晶圓。此外，除了將微小維克氏硬度計的荷重設為7g使壓痕深度為4μm以外，均以與實施例1相同的條件進行應力負荷試驗，且測量了在磊晶膜表面所觀察到的差排孔蝕。茲將測量結果顯示於下列第8表。此外，將 應力負荷試驗結果顯示於第19圖。另外，第19圖中的曲線，係為從上述式(1)所導出的近似曲線。
從第4表至第8表以及第9圖至第19圖可明瞭，是否有差排的擴展，係以近似曲線為交界，可看出當熱處理時間較該近似曲線小時即有產生差排之擴展的傾向。
此外，從第4表所示之是否有差排擴展、及磊晶膜之平均氧濃度的關係，可導出只要磊晶膜的平均氧濃度為1.7×1017atoms/cm3以上，就可抑制差排擴展。
[實驗10]
在實驗5至實驗9所製作的磊晶矽晶圓中，進行了模擬了半導體元件之製程的熱處理(1000℃下保持1小時，800℃下保持2小時，650℃下保持3小時，900℃下保持1小時)。熱處理的氛圍係設為N2與O2的混合氛圍(O2以3質量%的比例混合)。
在上述實驗5至實驗9中，關於應力負荷試驗的結果成為無差排擴展之例，即使針對該實驗10中之元件熱處理後的強度試驗，亦同樣地獲得了無差排擴展的結果。
1‧‧‧磊晶矽晶圓
2‧‧‧矽晶圓
3‧‧‧磊晶膜
21‧‧‧矽晶圓的表面

Claims (5)

  1. 一種磊晶矽晶圓之製造方法，在矽晶圓之表面設有磊晶膜者，其特徵在於包括：磊晶膜形成步驟，係使前述磊晶膜成長在前述矽晶圓上，前述矽晶圓係添加有硼，且其電阻率為100mΩ．cm以下；及熱處理步驟，係將前述磊晶矽晶圓在未達900℃的溫度下進行熱處理，實施前述熱處理步驟之後之前述磊晶膜的平均氧濃度為1.7×1017atoms/cm3(ASTM F-121,1979)以上。
  2. 根據申請專利範圍第1項之磊晶矽晶圓之製造方法，其中實施前述熱處理步驟之前之前述矽晶圓的氧濃度為8×1017atoms/cm3以上且為18×1017atoms/cm3(ASTM F-121,1979)以下；前述磊晶膜的膜厚為2μm至4μm。
  3. 根據申請專利範圍第1或2項之磊晶矽晶圓之製造方法，其中前述熱處理步驟係設實施前述磊晶膜形成步驟之前之前述矽晶圓之氧濃度為X(×1017atoms/cm3)、實施前述磊晶膜形成步驟之前之前述矽晶圓的電阻率為Y(Ω．cm)、前述磊晶膜的膜厚為Z(μm)、前述熱處理的溫度為T(℃)、前述熱處理的時間為t(min)，以滿足以下之式(1)之方式進行：t≧3.71×1056×X-7.03×Y0.27×Z3.34×T-16.7．．．(1)。
  4. 一種磊晶矽晶圓，在矽晶圓的表面設有磊晶膜者， 其特徵在於：前述矽晶圓係添加有硼，而其電阻率為100mΩ．cm以下；前述磊晶膜的平均氧濃度為1.7×1017atoms/cm3(ASTM F-121,1979)以上。
  5. 根據申請專利範圍第4項之磊晶矽晶圓，其中測量深度方向之氧濃度分布時，在前述矽晶圓與前述磊晶膜的界面附近，觀察到局部性的氧濃度上升分布。
TW103145416A 2014-02-26 2014-12-25 Production method of epitaxial silicon wafer and epitaxial silicon wafer TWI550143B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014035969A JP6156188B2 (ja) 2014-02-26 2014-02-26 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201538808A TW201538808A (zh) 2015-10-16
TWI550143B true TWI550143B (zh) 2016-09-21

Family

ID=54008473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145416A TWI550143B (zh) 2014-02-26 2014-12-25 Production method of epitaxial silicon wafer and epitaxial silicon wafer

Country Status (7)

Country Link
US (1) US9818609B2 (zh)
JP (1) JP6156188B2 (zh)
KR (1) KR101925515B1 (zh)
CN (1) CN106062926B (zh)
DE (1) DE112014006413B4 (zh)
TW (1) TWI550143B (zh)
WO (1) WO2015129133A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682524B (zh) * 2017-07-10 2020-01-11 日商Ｓｕｍｃｏ股份有限公司 矽晶圓

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186288A1 (ja) * 2014-06-02 2015-12-10 株式会社Sumco シリコンウェーハおよびその製造方法
JP6347330B2 (ja) * 2015-05-08 2018-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6504133B2 (ja) * 2016-08-25 2019-04-24 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
CN111128696A (zh) * 2018-10-31 2020-05-08 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
EP3842574B1 (en) * 2019-04-26 2024-03-27 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201115647A (en) * 2009-04-10 2011-05-01 Sumco Corp Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
TW201404953A (zh) * 2012-04-12 2014-02-01 Shinetsu Handotai Kk 磊晶晶圓及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP4189041B2 (ja) * 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
WO2001056071A1 (fr) * 2000-01-26 2001-08-02 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche epitaxiale de silicium
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2010141272A (ja) * 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201115647A (en) * 2009-04-10 2011-05-01 Sumco Corp Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
TW201404953A (zh) * 2012-04-12 2014-02-01 Shinetsu Handotai Kk 磊晶晶圓及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682524B (zh) * 2017-07-10 2020-01-11 日商Ｓｕｍｃｏ股份有限公司 矽晶圓

Also Published As

Publication number Publication date
WO2015129133A1 (ja) 2015-09-03
CN106062926A (zh) 2016-10-26
TW201538808A (zh) 2015-10-16
JP6156188B2 (ja) 2017-07-05
DE112014006413T5 (de) 2016-12-08
CN106062926B (zh) 2019-03-22
DE112014006413B4 (de) 2020-06-04
US9818609B2 (en) 2017-11-14
KR101925515B1 (ko) 2018-12-06
KR20160122802A (ko) 2016-10-24
US20170011918A1 (en) 2017-01-12
JP2015162522A (ja) 2015-09-07

Similar Documents

Publication Publication Date Title
TWI550143B (zh) Production method of epitaxial silicon wafer and epitaxial silicon wafer
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2010532584A5 (zh)
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
JP2010141272A (ja) エピタキシャルウェーハとその製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
TW201715579A (zh) 磊晶矽晶圓
JP5704155B2 (ja) エピタキシャルウェーハの製造方法
JP5817542B2 (ja) シリコン基板の製造方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP6598140B2 (ja) エピタキシャルウェーハの製造方法
JP5516713B2 (ja) エピタキシャルウェーハの製造方法
TWI533356B (zh) 磊晶矽晶圓及磊晶矽晶圓的製造方法
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2011228459A (ja) シリコンウェーハ及びその製造方法
US20150118861A1 (en) Czochralski substrates having reduced oxygen donors
JPH11243093A (ja) シリコンエピタキシャルウェーハの製造方法
CN116072515A (zh) 硅晶片和外延硅晶片
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법