KR101155029B1 - 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼 - Google Patents

실리콘웨이퍼의 제조방법 및 실리콘웨이퍼 Download PDF

Info

Publication number
KR101155029B1
KR101155029B1 KR1020067026331A KR20067026331A KR101155029B1 KR 101155029 B1 KR101155029 B1 KR 101155029B1 KR 1020067026331 A KR1020067026331 A KR 1020067026331A KR 20067026331 A KR20067026331 A KR 20067026331A KR 101155029 B1 KR101155029 B1 KR 101155029B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
polishing
heat treatment
silicon wafer
Prior art date
Application number
KR1020067026331A
Other languages
English (en)
Other versions
KR20070023734A (ko
Inventor
아키히로 키무라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20070023734A publication Critical patent/KR20070023734A/ko
Application granted granted Critical
Publication of KR101155029B1 publication Critical patent/KR101155029B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Abstract

실리콘단결정으로부터 실리콘웨이퍼를 제조하는 방법으로서, 상기 실리콘단결정에서 절출된 웨이퍼에 적어도 웨이퍼 양면을 경면 연마하는 양면 연마공정, 이 경면 연마된 웨이퍼를 열처리하는 열처리 공정, 이 열처리된 웨이퍼 표면 또는 양면을 다시 연마하는 재연마공정을 수행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법. 이로 인해, COP프리 영역이나 산소석출물 프리영역이 충분히 확보되어 있고, 또한 웨이퍼 표면에 헤이즈나 이물질 눌어붙음이 없고, 나아가 웨이퍼 이면에 치구와의 접촉 자국도 없는 고품질의 실리콘웨이퍼를 제조할 수 있는 실리콘웨이퍼의 제조방법이 제공된다.
실리콘, 단결정, 품질, 연마, 열처리

Description

실리콘웨이퍼의 제조방법 및 실리콘웨이퍼{Silicon Wafer Manufacturing Method and Silicon Wafer}
본 발명은 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼에 관한 것으로, 특히 실리콘웨이퍼를 연마하는 연마공정과 실리콘웨이퍼에 열처리를 행하는 열처리 공정을 포함하는 실리콘웨이퍼의 제조방법에 관한 것이다.
최근 반도체 회로의 고집적화에 따른 회로소자의 미세화에 수반하여, 기판이 되는 CZ법을 이용하여 제작된 실리콘웨이퍼에 대한 품질요구가 높아지고 있다. 특히, 실리콘웨이퍼에는 FPD(Flow Pattern Defect), LSTD(Laser Scattering Tomography Defect), COP(Crystal Originated Particle) 등의 그론 인(Grown-in) 결함이라 불리는 산화막 내압특성이나 디바이스 특성을 악화시키는 단결정 성장기인의 결함이 존재하고, 그 밀도와 크기의 저감이 중요시되고 있다.
그래서, 상기와 같은 그론 인 결함이 적은 웨이퍼로서, 예를 들어 통상의 실리콘웨이퍼상에 새롭게 실리콘층을 에피택셜 성장시킨 에피택셜 웨이퍼나 수소 및/또는 아르곤 분위기 중에서 고온으로 열처리를 실시한 아닐웨이퍼, 또 CZ법으로 실리콘단결정을 육성할 때의 결정성장 조건을 제어하여 제조된 전면 N영역(OSF링 외측에서 전위 클러스터가 없는 영역)의 웨이퍼 등이 개발되어 있다.
그 중에서, 질소를 도프한 기판에 아닐을 가한 웨이퍼(이하, "질소도프 아닐웨이퍼"라고도 칭함)는 질소도프에 따른 그론 인 결함응집 제어효과와 산소석출 촉진효과를 이용하여 개발된 기판이다. 이 질소도프 아닐웨이퍼는 질소도프의 효과에 의해 통상의 결정보다도 결함 사이즈가 작고, 아닐에 의한 표층결함의 소멸효과가 개선되기 때문에, 웨이퍼 표층부의 그론 인 결함이 저감되며, 웨이퍼 벌크 중의 BMD(Bulk Micro Defect) 밀도도 높아, 유효한 게터링 능력을 갖는 매우 유익한 웨이퍼임이 알려져 있다. 또한 한편으로, 실리콘 단결정 중의 질소농도가 1×1015atoms/㎤를 초과하면, 웨이퍼면 내에 소위 OSF영역을 포함하는 것이 많아지고(예를 들어, 이다 외, 제46회 응용물리학관계 연합강연회 29a-ZB-9 및 이노우에 외, 제47회 응용물리학관계 연합강연회 30a-YM-8 참조), 웨이퍼 면 내에서의 그론 인 결함분포가 균일하지 않게 되고, 디바이스를 형성하였을 때에 디바이스 특성에도 편차가 생기고, 수율을 저하시킨다는 문제가 있었다.
또한, 웨이퍼에의 질소도프에 대해서는, 예를 들어 1000℃ 이상의 고온영역에서의 열처리시에 실리콘 단결정 기판에 발생하는 열 응력에 의한 전위 발생의 억제, 혹은 단결정 육성시에서의 결정결함 발생을 방지할 목적으로 실리콘 단결정 육성시에 질소를 첨가하는 것이 알려져 있다.
그런데, 최근 디바이스의 집적도 향상에 수반하여, 일반적으로 실리콘웨이퍼에 요구되는 평탄도는 엄격해지고 있으며, 평탄도 향상 시책으로서 실리콘웨이퍼의 양면을 경면화하는 것이 고려되고, 일부 실용화도 되고 있다. 특히, 최근 수요가 높아지고 있는 직경 300mm 또는 그 이상의 대구경 실리콘웨이퍼로는 평탄도가 매우 중요시되고, 웨이퍼의 평탄도를 향상시키기 위해 양면연마를 행하는 것이 필수적으로 되고 있다.
하지만, 이와 같은 양면연마를 행한 실리콘웨이퍼에 예를 들어, 상술한 바와 같이 그론 인 결함을 저감하는 것을 목적으로 고온에서 열처리를 실시한 경우, 열처리시에 웨이퍼는 열처리 장치의 치구에 지지되어 있어, 실리콘웨이퍼의 이면에는 웨이퍼와 치구와의 접촉자국(이면 흠)이 형성될 수 있다. 이와 같은 웨이퍼 이면의 접촉자국은 외관상 바람직하지 않을 뿐만 아니라, 디바이스 제작시의 노광공정에 있어서 디포커스 불량을 일으키는 요인이 된다.
또한, 상기된 바와 같은 열처리는 통상적으로 경면연마가 행해진 웨이퍼에 실시하고 있지만, 이와 같이 경면웨이퍼에 대해 열처리를 하였을 경우, 웨이퍼 표면의 실리콘 원자가 재배열하여, 스텝이나 테라스와 같은 미소 단차가 형성되 버려 열처리 후의 웨이퍼 표면에 헤이즈가 발생하고, 열처리 전의 경면 웨이퍼 보다도 표면 상태가 악화하는 경우가 있었다. 또한, 열처리 전에 웨이퍼 표면에 이물질이 부착된 경우, 그 이물질이 열처리에 의해 웨이퍼 표면에 늘어붙어 버리고, 이후 웨이퍼를 세정하더라도 제거할 수 없고, 외관상 바람직하지 않을 뿐만 아니라, 디바이스를 형성할 때에 수율 저하를 일으키는 요인 중 하나로도 되어 왔었다. 그리고, 실리콘웨이퍼로서 붕소를 도프한 p형 실리콘웨이퍼를 제조할 경우에, 예를 들어 수소가스 분위기 중에서 열처리를 수행하면, 실리콘웨이퍼 표층 근방(대략, 웨이퍼 표면에서 5㎛까지의 영역)의 붕소가 증발하고, 웨이퍼 표면에 가까울수록 붕 소 농도가 저하하여 웨이퍼 저항값이 변화한다는 문제도 있었다.
그래서, 예를 들어 일본특허공개 제2004-71836호 공보에서는 웨이퍼 이면에 형성되는 접촉자국 등을 제거하기 위해, 반도체 기판의 적어도 표면을 경면 연마하는 공정, 이후 반도체 기판을 열처리 장치를 사용하여 열처리하는 공정, 이 열처리된 반도체 기판의 이면을 소정 양만큼 제거하는 공정을 갖춘 반도체 기판의 제조방법을 개시하고 있다. 이 일본특허공개 제2004-71836호 공보에 따르면, 기존의 에칭 장치 또는 연마장치 등을 사용하고, 열처리 후의 반도체 기판의 이면을 약간 양만큼 제거함에 따라, 기판 지지치구에 기인한 반도체 기판의 이면에 눌어 붙은 파티클 및 흠 등이 제거되기 때문에, 반도체 기판의 불량품이나 디바이스의 불량품 발생을 저감할 수 있다고 개시하고 있다.
하지만, 이 일본특허공개 제2004-71836호 공보는 상기된 바와 같이 열처리 후에 기판의 이면을 제거함으로써 열처리시에 웨이퍼 이면에 발생한 흠을 제거할 수 있지만, 웨이퍼 표면 측에서 생기는 헤이즈나 이물질 눌어붙음과 같은 문제를 여전히 해결할 수 없었다.
또한, 그 밖에 예를 들어 일본특허공개 제2003-257981호 공보에서는 쵸크랄스키법으로 육성한 실리콘 단결정으로부터 소정 두께의 웨이퍼를 절출하는 웨이퍼 절출공정, 이 절출된 웨이퍼 표면을 기계적 가공하는 래핑 공정, 이 기계적 가공된 웨이퍼 표면을 화학적 부식법으로 표면처리하는 에칭 공정, 이 에칭 공정 후의 웨이퍼를 1200～1300℃ 온도에서 1～24시간 가열하는 열처리 공정, 이 열처리 후의 웨이퍼 한쪽 면 또는 양면을 화학기계 연마방법에 따라 경면연마하는 연마공정을 갖는 실리콘웨이퍼의 제조방법이 개시되어 있다.
이 일본특허공개 제2003-257981호 공보에 따르면, 열처리 공정 후의 연마공정에서 웨이퍼의 편면을 5～15㎛ 연마함으로써, 열처리 공정에서 붕소탈리가 일어나 저 붕소농도로 된 표층 근방을 제거하여 연마 후의 새로운 표층 근방의 붕소 농도를 일정하게 할 수 있고, 또한 열처리 공정에서 발생한 미소단차에 기인하는 헤이즈도 제거할 수 있다고 개시되어 있다. 또한, 열처리 공정 후에 양면 연마하는 경우, 지지구와의 접촉자국을 완전하게 제거할 수 있고, 나아가 웨이퍼 표면에 눌어붙은 부착물도 제거할 수 있다고 하고 있다.
하지만, 실제로 일본특허공개 제2003-257981호 공보와 같이 하여 실리콘웨이퍼에 고온 열처리를 수행한 후, 그 열처리한 웨이퍼에 편면 5～15㎛의 연마량으로 경면연마를 하였을 경우, 모처럼 열처리에 의해 형성된 표면의 DZ층(무결함층)을 전부 제거할 수 있고, 제조한 실리콘웨이퍼의 표층부에 COP가 존재하지 않는 COP 프리 영역을 충분히 확보할 수 없고, 웨이퍼의 산화막 내압특성이나 디바이스 특성을 악화시킨다는 문제가 있다.
그래서, 본 발명은 상기 문제점을 고려하여 이루어진 것으로서, 본 발명의 목적은 COP프리 영역이나 산소 석출물 프리 영역이 충분히 확보되며, 또한 웨이퍼 표면에 헤이즈나 이물질 눌어붙음(燒付)이 없고, 나아가 웨이퍼 이면에 치구와의 접촉자국도 없는 고품질의 실리콘웨이퍼를 제조할 수 있는 실리콘웨이퍼의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 따르면, 실리콘 단결정으로부터 실리콘 웨이퍼를 제조하는 방법으로서, 상기 실리콘 단결정에서 절출된 웨이퍼에 적어도 웨이퍼 양면을 경면 연마하는 양면 연마공정, 이 경면 연마된 웨이퍼를 열처리하는 열처리 공정, 이 열처리된 웨이퍼 표면 또는 양면을 다시 연마하는 재연마공정을 수행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법이 제공된다.
이와 같이 실리콘 단결정에서 절출된 웨이퍼에, 적어도 양면 연마공정, 열처리 공정, 및 웨이퍼 표면 또는 양면을 다시 연마하는 재연마공정을 수행하여 실리콘웨이퍼를 제조함으로써, 양면 연마공정에서 웨이퍼의 평탄도를 향상시킬 수 있고, 이후 재연마공정에서, 열처리 공정으로 웨이퍼 표면에 생긴 헤이즈나 이물질 눌어붙음을 제거할 수 있고, 또한 웨이퍼 이면에 형성된 치구와의 접촉자국도 용이하게 제거할 수 있게 된다. 그리고, 상기와 같이 열처리 공정 전에 양면 연마공정을 수행하기 때문에, 재연마공정에서의 연마량을 적게 하더라도 웨이퍼 표면을 다시 용이하게 경면화할 수 있고, 재연마공정에서의 연마량을 적게 할 수 있음에 따라, 열처리 공정에서 웨이퍼 표층부에 형성된 COP 프리 영역이나 산소석출물 프리영역 등의 무결함층을 재연마공정으로 소멸시키지 않고, 충분히 확보할 수 있다.
이때, 상기 실리콘단결정에 질소를 도프하는 것이 바람직하고, 특히 상기 실리콘단결정에 도프하는 질소 농도를 1×1013～1×1015atoms/㎤로 하는 것이 바람직하다.
이와 같이 실리콘 단결정에 질소를 도프함으로써, 그론 인 결함 응집 억제효과와 산소석출 촉진효과를 얻을 수 있기 때문에, 열처리 공정을 하였을 때에 표층결함의 소멸효율이 좋아지고, 웨이퍼 표층부의 보다 깊은 위치까지 COP프리 영역이나 산소석출물 프리영역을 용이하게 형성할 수 있고, 또한, 웨이퍼 벌크부에 산소석출물을 고밀도로 형성하여 우수한 게터링 능력을 갖는 실리콘웨이퍼를 안정하게 제조할 수 있다. 특히, 실리콘단결정에 도프하는 질소농도를 1×1013atoms/㎤이상으로 하면, 그론 인 결함응집 억제효과와 산소석출 촉진효과를 현저하게 얻을 수 있기 때문에 COP프리 영역이나 산소석출물 프리 영역을 매우 안정하게 형성할 수 있고, 또한 질소농도를 1×1015atoms/㎤이하로 함으로써 웨이퍼면 내에 OSF영역이 형성되지 않고, 웨이퍼면 내의 그론 인 결함의 분포를 균일하게 할 수 있다.
또한, 상기 열처리 공정에서 상기 경면 연마된 웨이퍼를 Ar분위기 하, 1100℃이상 1300℃이하의 온도에서 30분 이상 24시간 이하 열처리를 하는 것이 바람직하다.
열처리 공정에서, 경면연마된 웨이퍼를 Ar분위기 하에서 열처리함으로써, 예를 들어 실리콘웨이퍼에 붕소가 도프되어 있는 경우라면, 열처리 중에 붕소가 증발하는 것을 방지할 수 있기 때문에, 웨이퍼에 붕소 탈리가 일어나지 않게 되고, 이후의 재연마공정에서 연마량을 결정할 때에 붕소 탈리를 고려할 필요가 없게 된다. 즉, 예를 들어 일본특허공개 2003-257981호 공보와 같이 열처리 후의 연마공정에서의 연마량을 편면 5～15㎛로 많이 하지 않더라도 연마 후의 실리콘웨이퍼에서의 표층 부근의 붕소 농도를 일정하게 할 수 있다. 또한, 경면 연마된 웨이퍼를 1100℃이상 1300℃이하의 온도에서 30분 이상 24시간 이하 열처리함으로써, 실리콘웨이퍼의 표층부에 예를 들어, 5㎛정도 이상의 COP프리 영역이나 산소석출물 프리 영역을 안정하게 효율적으로 형성할 수 있다.
또한, 상기 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 1.5nm이상 4㎛이하로 하는 것이 바람직하다.
이와 같이 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 1.5nm이상으로 함으로써, 열처리 후의 웨이퍼 표면 또는 양면을 확실하게 경면화할 수 있다. 또한, 일반적으로 실리콘웨이퍼에 열처리를 하였을 때에 웨이퍼 표면에 생기는 헤이즈는 P-V값으로 1.5nm정도이기 때문에, 한쪽 면에서의 웨이퍼 연마량을 1.5nm이상으로 함으로써, 헤이즈를 확실하게 제거할 수 있고, 또한 열처리 공정에서 웨이퍼 표면에 눌어붙은 이물질도 용이하게 제거할 수 있게 된다. 그리고, 웨이퍼의 이면에 형성되는 치구와의 접촉자국은 대략 300nm정도인 것이 많아, 치구와의 접촉자국도 확실하게 제거하는데에는 한쪽 면에서의 연마량을 300nm이상으로 하는 것이 바람직하다.
또한, 상기와 같이 웨이퍼 연마량을 한쪽 면에서 4㎛이하, 나아가 3㎛이하로 함으로써, 열처리 공정에서 실리콘웨이퍼에 형성된 COP프리 영역이나 산소석출물 프리 영역을 안정하게 확보할 수 있게 된다. 예를 들어, 상기와 같이 열처리 공정에서 5㎛정도 이상의 COP프리 영역이나 산소석출물 프리 영역을 형성한 경우라면, 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 4㎛이하로 함으로써, 재연마공정 후의 실리콘웨이퍼에 적어도 1㎛정도 이상의 COP프리 영역 및 산소석출물 프리영역을 확실하게 확보할 수 있다.
이 경우, 상기 제조할 실리콘웨이퍼를 직경 300mm이상인 것으로 할 수 있다.
특히, 최근 수요가 높아지고 있는 직경 300mm이상인 실리콘웨이퍼에서는 높은 평탄도가 요구되고 있고, 본 발명의 실리콘웨이퍼의 제조방법은 300mm이상의 직경을 갖는 대구경의 실리콘웨이퍼를 제조하는 경우에 매우 유효하며, 본 발명에 따르면 이와 같은 대구경 실리콘웨이퍼를 제조할 때도 COP프리 영역이나 산소석출물 프리 영역을 충분히 확보하고, 또한 웨이퍼 표면에 생기는 헤이즈나 이물질 눌어붙음, 웨이퍼 이면에 형성되는 치구와의 접촉자국을 제거하여, 높은 평탄도를 갖는 고품질의 웨이퍼를 제조할 수 있다.
그리고, 본 발명에 따르면, 상기 본 발명의 제조방법으로 제조된 실리콘웨이퍼를 제공할 수 있다.
이와 같이 본 발명으로 제조된 실리콘웨이퍼는 COP프리 영역이나 산소석출물 프리 영역이 충분히 확보되며, 또한 웨이퍼 표면에 헤이즈나 이물질 눌어붙음이 없고, 그리고 웨이퍼 이면에 치구와의 접촉자국도 없는 높은 평탄도를 갖는 고품질의 웨이퍼로 할 수 있고, 나아가 웨이퍼면 내의 그론 인 결함 분포가 균일한 웨이퍼로 할 수도 있게 된다.
이상과 같이, 본 발명에 따르면, 양면연마공정, 열처리공정, 재연마공정을 순서대로 실시함으로써, 열처리 공정 전에 수행하는 양면연마공정에서 웨이퍼의 평탄도를 향상시킬 수 있고, 또한 열처리 공정 후에 수행하는 재연마공정에서 웨이퍼 표면의 헤이즈나 이물질 눌어붙음, 또한 웨이퍼 이면의 치구와의 접촉자국을 적은 연마량으로 제거하여 웨이퍼 표면을 용이하게 경면화할 수 있기 때문에, 웨이퍼 표면 또는 양면에 헤이즈나 이물질 눌어붙음, 그리고 치구와의 접촉자국이 전혀 없고, 또한 웨이퍼 표층부에 COP프리 영역 및 산소석출물 프리 영역이 충분히 확보되어 있고, 그리고 높은 평탄도를 갖는 고품질의 실리콘웨이퍼를 안정하게 제조할 수 있다.
이하, 본 발명에 대해 실시형태를 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
종래 실리콘웨이퍼 제조에서는 실리콘웨이퍼에 열처리를 실시하였을 때에 웨이퍼 표면에 생기는 헤이즈나 이물질 눌어붙음, 또한 웨이퍼 이면에 형성되는 치구와의 접촉자국을 제거하기 위해, 나아가 붕소를 도프한 실리콘웨이퍼에 열처리를 실시하였을 때에 생긴 붕소농도저하의 영향을 제거하기 위해, 예를 들어 일본특허공개 2003-257981호 공보와 같이, 열처리 공정 후의 실리콘웨이퍼에 편면 또는 양면을 화학기계 연마방법으로 경면연마하는 연마공정이 수행되고 있다.
하지만, 이와 같이 열처리 공정 후에 경면연마를 수행하는 경우, 웨이퍼 평탄도를 향상시켜 웨이퍼 표면을 경면화하기 위해, 나아가 상기와 같은 붕소농도 저하의 영향을 제거하기 위해, 웨이퍼의 한쪽 면에서의 연마량을 5㎛이상으로 할 필요가 있지만, 본 발명자의 실험에 따르면, 이와 같이 열처리 공정 후에 5㎛이상의 연마량으로 연마를 수행하게 되면, 열처리에 의해 웨이퍼 표면에 형성한 COP프리 영역이나 산소석출물 프리 영역이 연마에 의해 제거되고 마는 경우가 있는 것을 확인할 수 있었다. 특히 질소를 도프한 실리콘웨이퍼에 열처리를 실행한 경우, 웨이퍼면 내의 그론 인 결함분포를 균일하게 하기 위해서는 단결정 중의 질소농도를 1×1015atoms/㎤이하로 할 필요가 있는 점에서, 열처리 공정에서 웨이퍼 표층부에 형성되는 COP프리 영역은 웨이퍼 표면으로부터 겨우 5㎛정도밖에 얻어지지 않는다. 따라서, 열처리 공정 후에 일본특허공개 2003-257981호 공보와 같이 5～15㎛정도의 연마량으로 연마를 수행하게 되면, 최종적으로 얻어지는 실리콘웨이퍼의 COP프리 영역도 연마되어 충분한 깊이를 확보할 수 없게 되거나, 완전히 제거되고 마는 경우가 있다는 것을 알 수 있었다.
그래서, 본 발명자는 웨이퍼 표면에 생기는 헤이즈나 이물질 눌어붙음, 또한 웨이퍼 이면에 형성되는 치구와의 접촉자국을 용이하게 제거할 수 있고, 웨이퍼 표층부에 최종적으로 형성되는 COP프리 영역 및 산소석출물 프리 영역을 충분히 확보할 수 있는 실리콘웨이퍼의 제조방법에 대해 예의 실험 및 연구를 거듭하였다. 그 결과, 열처리 후의 웨이퍼에 생기는 헤이즈나 치구와의 접촉자국 등을 제거하기 위해서는 수nm～300nm정도의 연마량으로 연마를 하면 충분하다는 것이 밝혀졌지만, 또한 한편으로 이 정도의 연마량으로는 웨이퍼 표면을 충분히 경면화할 수 없고, 또한 웨이퍼 평탄도도 사용자로부터 요구되는 레벨을 만족할 수 없다는 것을 알 수 있었다. 그래서, 본 발명자는 실리콘웨이퍼에 열처리 공정을 수행하기 전에 미리 경면연마를 실시하여 웨이퍼의 평탄도를 향상시킴과 동시에 웨이퍼의 양면을 일단 경면화해 두고, 그리고 열처리 공정 후에 다시 웨이퍼의 양면 또는 표면을 연마하면 된다고 생각하고, 그것에 의하여 열처리 공정 후에 수행하는 연마의 연마량을 적게 할 수 있게 되고, 결과적으로 실리콘웨이퍼에 최종적으로 형성되는 COP프리 영역 및 산소석출물 프리 영역을 충분히 확보할 수 있고, 또한 웨이퍼 표면에 생기는 헤이즈 및 이물질 눌어붙음이나 웨이퍼 이면에 형성되는 치구와의 접촉자국도 용이하게 제거하여 웨이퍼 표면 또는 양면을 경면화할 수 있는 것을 발견하고, 본 발명을 완성시켰다.
이하, 본 발명의 실리콘웨이퍼 제조방법에 대해서, 도면을 참조하면서 상세하게 설명하지만, 본 발명은 이것에 하등 한정되는 것은 아니다. 여기서, 도1은 본 발명에 관련된 실리콘웨이퍼의 제조방법의 일 예를 나타내는 순서도이다.
도 1에 나타낸 바와 같이, 먼저 단결정 육성공정(공정A)에서 CZ법으로 실리콘단결정을 육성하고, 그 육성한 실리콘단결정을 슬라이스 공정(공정B)에서 내주날 절단기 및 와이어 쇼 등을 사용하여 박판 형태로 슬라이스 하여 웨이퍼를 제작한 후, 웨이퍼의 깨짐/떨어짐을 방지하기 위해 웨이퍼 외주부를 면취(챔퍼링)하는 면취(챔퍼링)공정(공정C), 웨이퍼를 기계적으로 가공하여 그 평탄도를 향상시키는 래핑공정(공정D), 웨이퍼의 가공 휨이나 오염물을 제거하기 위해 웨이퍼를 에칭하는 에칭공정(공정E), 에칭 처리된 웨이퍼를 세정하는 세정공정(공정F)이 순서대로 실시된다. 또한, 이들 공정은 예시 열거한 것에 불과한 것으로, 본 발명을 하등 한정하는 것은 아니고, 공정 순서의 변경, 일부 추가나 생략 등, 목적에 따라서 적절하게 변경하여 수행할 수 있다.
이 경우, 상기 단결정 육성공정(공정A)에서 실리콘단결정을 육성할 때에 실리콘단결정에 질소를 도프하는 것이 바람직하다. 질소를 도프한 실리콘단결정의 육성은 예를 들어, 종래 일반적으로 사용되고 있는 단결정 인상장치를 사용하여 수행할 수 있다. 구체적으로 설명하면, 먼저 단결정인상장치에 설치되어 있는 석영도가니에 원료 다결정 실리콘을 장입하고, 이것에 질화막이 부착된 실리콘웨이퍼를 소정량 투입해 둔다. 그리고, 이 석영도가니 내의 원료를 히터로 가열하여 원료융액으로 한 후, 석영도가니의 상방으로부터 종 홀더에 지지된 종결정을 원료융액에 침적하고, 그 후 종결정을 회전시키면서 천천히 인상함으로써, 질소를 도프한 실리콘단결정을 육성할 수 있다.
이와 같이 실리콘단결정에 질소를 도프함으로써, 단결정 육성시에서의 그론 인 결함의 발생을 억제할 수 있음과 동시에 산소석출핵을 실리콘단결정 중에 고밀도로 형성할 수 있다. 따라서, 이 질소를 도프한 단결정으로부터 웨이퍼를 슬라이스한 후, 이하에서 설명하는 열처리 공정(공정H)에서 열처리를 수행함으로써, 웨이퍼 표층부에 존재하는 결함을 효율적으로 소멸시킬 수 있기 때문에, 웨이퍼 표층부의 보다 깊은 위치까지 COP프리 영역이나 산소석출물 프리 영역을 용이하게 형성할 수 있고, 또한 웨이퍼 벌크부에 산소석출물을 고밀도로 형성할 수 있기 때문에, 우수한 게터링 능력을 갖는 실리콘웨이퍼를 안정하게 제조할 수 있게 된다.
이때, 상기와 같은 질소도프에 의한 그론 인 결함응집 억제효과 및 산소석출 촉진효과는 단결정 중의 질소농도가 1×1012atoms/㎤～5×1015atoms/㎤로 되는 경우에 얻어지지만, 특히 질소농도가 1×1013atoms/㎤이상인 경우에 현저해진다. 따라서, 실리콘단결정에 도프하는 질소농도는 1×1013atoms/㎤이상이 되도록 하는 것이 바람직하고, 그로 인해 이후의 열처리공정에서 웨이퍼표층부에 COP프리 영역 및 산소석출물 프리 영역을 예를 들어, 깊이가 5㎛이상이 되도록 안정하게 형성할 수 있게 된다.
한편, 단결정 중의 질소농도를 1×1015atoms/㎤이하로 함으로써, 실리콘웨이퍼를 제조하였을 때에 웨이퍼면 내에 OSF영역이 형성되지 않고 웨이퍼면 내의 그론 인 결함 분포를 균일하게 할 수 있고, 디바이스 제조시에서의 수율향상을 도모할 수 있다. 따라서, 실리콘단결정에 도프하는 질소 농도는 1×1015atoms/㎤이하가 되도록 하는 것이 바람직하다. 또한 단결정 중의 질소농도를 5×1014atoms/㎤이하로 하면, 면 내의 그론 인 결함 분포를 보다 균일하게 할 수 있어, 보다 바람직하다.
다음으로, 상기에서 설명한 세정공정까지 실시한 실리콘웨이퍼에 대해, 웨이퍼의 양면을 연마하는 양면연마공정을 수행한다(도1의 공정G). 이때, 실리콘웨이퍼에 양면연마를 수행하는 방법에 대해서는 특별히 한정되지 않지만, 예를 들어 도2 및 도3에 나타낸 바와 같은 유성톱니 기구를 갖는 소위 4웨이 방식의 양면연마장치(50)을 사용함으로써, 실리콘웨이퍼(W)에 양면연마를 실행할 수 있다.
도2 및 도3에 나타낸 바와 같은 양면연마장치(50)로 실리콘웨이퍼(W)를 연마하는 경우, 캐리어(51)에 복수 형성된 웨이퍼지지공(58)에 웨이퍼(W)를 삽입하여 지지한다. 그리고, 지지공 내의 웨이퍼(W)를 연마포(57a, 57b)가 각각 접착된 상정반(56a) 및 하정반(56b)으로 끼워넣고, 슬러리 공급공(53)을 통해 연마슬러리를 공급함과 동시에, 캐리어(51)를 선기어(54)와 인터널기어(55) 사이에서 자전공전시킨다. 이로 인해, 각 지지공 내의 웨이퍼(W) 양면을 동시에 연마할 수 있다.
이와 같이 하여 실리콘웨이퍼에 양면연마를 수행함으로써, 웨이퍼의 평탄도를 향상시킴과 동시에, 웨이퍼 표면 및 이면을 경면으로 할 수 있다. 특히, 웨이퍼 양면을 동시에 연마하는 양면연마방법은 직경이 300mm이상이 되는 대구경 실리콘웨이퍼에 대해 유효하고, 이와 같은 직경 300mm이상의 대구경 웨이퍼에 양면연마를 수행함으로써, 웨이퍼 외주단 근방까지 우수한 평탄도를 갖는 대구경의 경면연마 웨이퍼를 안정하게 얻을 수 있다.
상기와 같이 하여 양면연마공정을 수행한 후, 경면연마된 실리콘웨이퍼를 열처리하는 열처리 공정을 수행한다(도1의 공정H).
이와 같이 양면이 경면 연마된 실리콘웨이퍼에 열처리를 함으로써, 실리콘웨이퍼의 웨이퍼 표층부에 존재하는 결정결함을 소멸시키고, 웨이퍼 표층부에 COP프리 영역 및 산소석출물 프리 영역을 형성할 수 있음과 동시에, 웨이퍼 벌크부에 고밀도의 산소석출물을 형성할 수 있다.
이때, 열처리공정에서 경면연마된 웨이퍼를 Ar분위기 하, 1100℃이상 1300℃이하의 온도에서 30분 이상 24시간 이하 열처리하는 것이 바람직하다.
예를 들어, 실리콘웨이퍼에 붕소가 도프되어 있는 경우, 웨이퍼를 수소분위기 중에서 열처리하면, 웨이퍼 표면에서 '2B+3H2→B2H6'의 반응이 진행되어 B2H6가 생성되지만, 이 B2H6는 증기압이 높고, 증발하기 쉬운 물질이기 때문에, 열처리 중에 상기에서 설명한 바와 같이 웨이퍼 표면 근방에서 붕소가 제거되 버려 웨이퍼의 저항값이 변화한다는 문제가 있다. 하지만, 상기와 같이 경면연마된 웨이퍼를 Ar분위기 하에서 열처리함으로써, 실리콘웨이퍼에 붕소가 도프되어 있는 경우라도 열처리 중에 붕소가 증발하는 것을 방지하여 웨이퍼의 저항값을 균일하게 유지할 수 있기 때문에, 이후의 재연마공정에서 연마량을 결정할 때에, 붕소탈리를 고려하여 연마량을 필요 이상으로 증가시킬 필요가 없어진다.
또한, 열처리 공정에서의 열처리 온도를 1100℃이상으로 함으로써, 웨이퍼 표층부의 결정결함을 매우 효과적으로 소멸시켜 COP프리 영역 및 산소석출물 프리영역을 효율적으로 형성할 수 있지만, 한편 열처리 온도가 1300℃를 초과하면, 웨이퍼의 변형이나 금속오염 등의 문제가 발생할 수 있기 때문에, 열처리 온도는 1100℃이상 1300℃이하로 하는 것이 바람직하다. 그리고, 열처리 시간을 30분 이상으로 함에 따라, 예를 들어 웨이퍼 표면으로 부터 5㎛ 또는 그 이상의 영역에 존재하는 결정 결함을 소멸시키고, 웨이퍼 표층부에 COP프리 영역을 5㎛정도 이상, 또한 산소석출물 프리 영역을 20㎛정도 이상 안정하게 형성할 수 있다. 한편, 열처리를 24시간을 초과하여 행하면, 산소석출 효과에 따른 웨이퍼의 변형이 일어나기 쉬울 수 있고, 또한 열처리 시간이 길어져 비용에의 부담을 크게 하고 경제적이지 않기 때문에, 열처리 시간은 24시간 이내로 하는 것이 바람직하다.
또한, 이 열처리 공정을 수행함에 따라, 종래와 마찬가지로 실리콘웨이퍼 표면에서는 헤이즈나 이물질 눌어붙음이 생기거나 웨이퍼 이면에서는 열처리 장치의 치구와의 접촉부에 접촉자국이 형성된다.
그리고, 상기 열처리 공정을 수행한 후, 열처리된 웨이퍼의 표면 또는 양면을 다시 연마하는 재연마공정을 수행한다(도1의 공정I).
이때, 실리콘웨이퍼는 열처리공정전에 미리 웨이퍼 양면이 경면연마되어 평탄도가 향상해 있기 때문에, 재연마공정에서의 연마량을 적게 할 수 있고, 또한 열처리된 웨이퍼의 표면 또는 양면을 적은 연마량으로 다시 경면연마함으로써, 상기된 열처리 공정에서 만일 웨이퍼 표면에 생긴 헤이즈나 이물질 눌어붙음, 혹은 웨이퍼 이면에 형성된 접촉 자국이 생겼다 하더라도, 이것을 용이하게 제거할 수 있기 때문에, 웨이퍼 표면을 경면화할 수 있다. 또한 본 발명에서는 이와 같이 재연마 공정에서의 연마량을 적게 할 수 있기 때문에, 열처리 공정에서 웨이퍼 표층부에 형성한 COP프리 영역 및 산소석출물 프리 영역을 연마로 소멸시키지 않고 충분히 확보할 수 있다.
이 경우, 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 1.5nm이상 4㎛이하로 하는 것이 바람직하다.
본 발명에서는 미리 양면 연마가 실시되어 있기 때문에, 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 1.5nm이상으로 함으로써, 웨이퍼 표면 또는 양면을 확실하게 경면화할 수 있다. 또한 상기와 같이 실리콘웨이퍼에 열처리를 하였을 때에 웨이퍼 표면에 생기는 헤이즈는 통상 P-V값으로 1.5nm정도이기 때문에, 한쪽 면에서의 연마량을 1.5nm이상으로 함으로써, 열처리 공정으로 웨이퍼 표면에 생긴 헤이즈를 확실하게 제거할 수 있고, 또한 열처리 공정에서 웨이퍼 표면에 눌어붙은 이물질도 용이하게 제거할 수 있게 된다. 그리고, 열처리 공정에서 웨이퍼 이면에 형성되는 치구와의 접촉자국은 약300nm정도인 것이 많기 때문에, 재연마공정에서 양면연마하는 경우는 웨이퍼의 연마량을 한쪽 면에서 300nm이상으로 함으로써, 웨이퍼 이면에 형성되는 접촉자국을 확실하게 제거할 수 있다.
또한 한편, 열처리 공정에서 형성되는 COP프리 영역 및 산소석출물 프리 영역은 예를 들어, 상기와 같이 5㎛정도 이상이 되기 때문에, 재연마공정에서의 웨이퍼 연마량을 한쪽 면에서 4㎛이하, 추가로 3㎛이하로 함으로써, 재연마공정 후의 실리콘웨이퍼에 잔류하는 COP프리 영역 및 산소석출물 프리 영역을 적어도 1㎛이상, 나아가 2㎛이상의 깊이로 확실하게 확보할 수 있다.
이상과 같이 하여 실리콘웨이퍼를 제조함으로써, COP프리영역이나 산소석출물 프리 영역이 충분하게 확보되며, 또한 웨이퍼 이면에 헤이즈나 이물질 눌어붙음이 없고, 그리고 웨이퍼 이면에 치구와의 접촉 자국도 없는 고평탄도이면서 고품질인 경면연마 웨이퍼를 안정하게 제조할 수 있다. 그리고, 본 발명의 실리콘웨이퍼는 질소를 소정 농도로 도프되어 있는 것으로 할 수 있기 때문에, 웨이퍼면 내의 그론 인 결함분포가 균일해지는 웨이퍼로 할 수 있다.
특히, 본 발명의 제조방법은 300mm이상의 직경을 갖는 대구경의 실리콘웨이퍼를 제조하는 경우에 매우 유효하고, 본 발명에 따르면 COP프리 영역이나 산소석출물 프리 영역이 충분히 확보되며, 또한 헤이즈, 이물질 눌어붙음, 치구와의 접촉자국이 없고, 그리고 높은 평탄도를 갖는 고품질의 대구경 실리콘웨이퍼를 안정하게 제조할 수 있다.
도 1은 본 발명의 실리콘웨이퍼 제조방법의 일 예를 나타내는 순서도이다.
도 2는 4 웨이 방식의 양면연마장치의 일 예를 나타내는 개략구성도이다.
도 3은 유성톱니구조를 나타내는 개략평면도이다.
이하, 실시예 및 비교예를 나타내어 본 발명을 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예1)
도1에 나타낸 순서도에 기초하여 실리콘웨이퍼를 제조하였다.
먼저, 단결정육성공정(공정A)에서 CZ법으로 직경이 300mm이고 질소의 농도가 5×1013atoms/㎤인 실리콘단결정을 육성하고, 육성한 실리콘단결정을 슬라이스 공정(공정B)에서 와이어 쇼를 사용하여 슬라이스 함으로써 웨이퍼를 복수장 제조하였다. 이 중, 서로 인접하는 3장의 웨이퍼를 선택하고, 이들 3장의 웨이퍼에 면취(챔퍼링)공정, 래핑공정, 에칭공정, 세정공정(공정 C～F)을 순서대로 실시하였다. 이어, 얻어진 3장의 실리콘웨이퍼에 도2에 나타낸 양면연마장치(50)를 사용하여 양면연마공정(공정G)을 수행한 후, 경면연마된 3장의 실리콘웨이퍼를 종형 열처리로에 장착하여 Ar분위기하, 1200℃에서 1시간 열처리를 실시하였다(공정H).
그 다음, 얻어진 3장의 웨이퍼 중 1장(웨이퍼 a)에 대해서는 웨이퍼 표면의 COP를 파티클 카운터 SP-1(KLA-Tencor사 제조)로 측정하였다. 이어, 이 웨이퍼(a)의 표면을 1㎛ 연마하고, 연마 후의 웨이퍼 표면의 COP를 다시 측정하였다. 이와 같은 COP 측정을 웨이퍼(a)의 총연마량이 10㎛가 될 때까지 반복 실행하고, 웨이퍼 표면에서 10㎛까지의 범위의 COP 깊이 분포를 얻었다. 또한, 웨이퍼의 연마량은 정전용량식 비접촉 두께계 CL-250(오노측정기사 제조)로 측정한 연마 전후에서의 웨이퍼 두께의 차로부터 산출하였다.
또한, 상기에서 제조한 3장의 웨이퍼 중 다른 1장(웨이퍼(b))에 대해서는 800℃에서 4시간 +1000℃에서 16시간의 산소석출 열처리를 수행한 후, X선토포그라프에 의해 웨이퍼면 내의 산소석출 특성을 평가하였다. 그리고 그 다음, 웨이퍼(b)에 경사 연마 및 에칭을 하여 BMD밀도와 산소석출물 프리 영역의 깊이를 구하였다.
그리고, 상기에서 제조한 3장의 웨이퍼 중 나머지 1장(웨이퍼(c))에 대해서는 웨이퍼 표면의 연마량이 4㎛, 웨이퍼 이면의 연마량이 500nm가 되도록 하여 재연마공정을 수행하였다(공정I).
여기서, 웨이퍼(a)의 COP깊이 분포를 측정한 측정결과를 하기 표1에 나타낸다. 표1에 나타낸 바와 같이, 웨이퍼(a)의 COP수는 웨이퍼 표면에서 5㎛까지의 영역에서는 10개 미만이지만, 웨이퍼 표면에서의 깊이가 5㎛를 초과하면 급격히 COP수가 증가하였다. 이 결과로부터, 실시예1의 열처리 공정까지 수행한 실리콘웨이퍼에 형성되어 있는 COP 프리 영역은 웨이퍼 표면에서 5㎛ 범위인 것으로 산출하였다.
웨이퍼표면에서부터의 깊이(㎛) COP수(pcs/wafer)
0 7
1.2 5
2.5 8
3.8 4
5.1 8
6.2 96
7.6 248
8.7 375
10.1 548
다음으로, 웨이퍼(b)의 X선토포그라프에 의한 평가결과로부터, BMD밀도는 웨이퍼면 내에서 균일한 것이 확인되었다. 또한 경사연마 및 에칭을 수행하여 구한 웨이퍼 중심부에서의 BMD 밀도는 5.4×105/㎠(체적밀도로 환산하면, 5.4×109/㎤)이고, 또한 웨이퍼 표층부에 형성된 BMD프리 영역의 깊이는 24㎛인 것을 알 수 있다.
이들 웨이퍼(a) 및 (b)의 결과로부터, 재연마공정을 실행하여 얻어진 최종제품으로서의 실리콘웨이퍼(c)의 COP프리 영역은 1㎛, BMD프리 영역은 20㎛인 것을 알 수 있다. 그리고, 최종제품이 되는 웨이퍼(c)의 표면 및 이면을 파티클 카운터 SP-1로 측정한 결과, 웨이퍼(c)의 표면에서의 헤이즈는 경면연마와 동일한 정도인 것, 또한 웨이퍼 이면에서는 열처리 장치의 치구와의 접촉 자국이 관찰되지 않고, 완전히 제거되어 있는 것을 확인할 수 있다. 뿐만 아니라, 실시예1의 실리콘웨이퍼(c)는 열처리 전에 양면을 경면연마함으로써, 웨이퍼 이면의 재연마량이 500nm로 작음에도 불구하고, 이면도 경면으로 되어 있었다.
이상의 결과로부터, 실시예1에서 제조한 실리콘웨이퍼(c)는 웨이퍼 표층부에 COP, BMD 모두에 무결함의 디바이스 활성영역이 1㎛확보되어 있는 것, 및 웨이퍼 벌크부에 산소석출물이 고밀도로 형성되어 있는 게터링 능력이 우수한 영역이 확보되어 있는 것을 확인할 수 있고, 디바이스 제작에 적절한 웨이퍼로 공급할 수 있는 것임을 알 수 있었다.
(실시예2)
단결정육성공정(공정A)에서 CZ법으로 실리콘단결정을 육성하였을 때에, 도프할 질소의 농도를 2×1015atoms/㎤으로 하는 것 이외는 상기 실시예1과 동일하게 하여 3장의 실리콘웨이퍼에 열처리공정(공정H)까지 수행한 후, 이들 3장의 실리콘웨이퍼를 사용하여, 상기 실시예1과 같이, COP의 깊이 분포, BMD 특성, 및 최종제품이 되는 웨이퍼의 표면과 이면 모두의 표면상태에 대해 평가하였다.
그 결과, 실시예2의 열처리 공정까지 실행한 웨이퍼에서의 COP 프리 영역은 웨이퍼 표면에서 15㎛의 범위였기 때문에, 최종 제품이 되는 실리콘웨이퍼의 COP 프리 영역은 11㎛가 되고, 실시예1보다도 넓어져 있는 것을 알 수 있다. 또한, 최종제품이 되는 실리콘웨이퍼의 표면에서의 헤이즈는 경면웨이퍼와 동일한 정도인 것, 또한 웨이퍼 이면에서는 열처리 장치의 치구와의 접촉자국이 완전히 제거되어 경면이 되어 있는 것도 확인할 수 있었다.
한편, 실시예2에서 열처리까지 수행한 웨이퍼의 BMD밀도 및 BMD 프리 영역을 측정한 결과, 웨이퍼 중심부에서의 BMD밀도는 2.4×1010/㎤정도, BMD 프리 영역은 20㎛(최종제품으로 16㎛)이었으나, X선 토포그라프의 결과로부터 산소석출이 적다고 판명된 웨이퍼 주변부에서는 2.8×107/㎤ 정도이고, 웨이퍼면 내의 결함분포에 약간의 편향이 있는 것이 확인되었다. 이것은 단결정에 도프하는 질소의 농도가 약간 높아 생긴 것으로 생각된다.
(비교예1)
상기 실시예1과 동일한 조건으로 단결정 육성공정(공정A)에서 CZ법으로 실리콘단결정을 육성한 후, 슬라이스 공정(공정B)를 수행하고, 그 다음 서로 인접하는 2장의 웨이퍼를 선택하고, 이들 2장의 웨이퍼에 면취(챔퍼링)공정, 래핑공정, 에칭공정, 세정공정(공정 C～F)을 순서대로 실시하였다. 이어, 얻어진 2장의 실리콘웨이퍼를 연마하지 않고 종형열처리로에 장착하여 Ar분위기하, 1200℃에서 1시간 열처리를 실시한 후, 이 열처리한 웨이퍼에 편면 5㎛씩 경면연마를 웨이퍼의 양면에 실시하였다.
그 다음, 얻어진 2장의 웨이퍼 중 한쪽 웨이퍼에 대해서는 800℃에서 4시간, +1000℃에서 16시간 산소석출 열처리를 수행한 후, 상기 실시예1과 동일하게 하여 BMD 밀도와 산소석출물 프리 영역의 깊이를 구하였다.
또한, 남은 또 다른 웨이퍼에 대해서는 파티클 카운터 SP-1에 의한 측정으로 웨이퍼의 표면과 이면 모두의 표면상태에 대해서 평가한 후, 그 실리콘웨이퍼의 웨이퍼 표면에서 10㎛까지의 범위의 COP 깊이 분포를 상기 실시예1과 동일하게 하여 측정하였다.
그 결과, 비교예1에서 제조한 실리콘웨이퍼(경면연마 후의 웨이퍼)는 그 BMD밀도가 웨이퍼면 내에서 균일하고, 웨이퍼 중심부에서의 BMD밀도는 5.4×109/㎤, BMD 프리 영역의 크기는 19㎛인 것을 알 수 있다. 또한, 비교예1의 실리콘웨이퍼에 대해서는 웨이퍼 표면에서의 헤이즈가 경면웨이퍼와 동일한 정도인 것, 또한 웨이퍼 이면에서는 열처리 장치의 치구와의 접촉자국이 완전히 제거되어 경면이 되어 있는 것도 확인할 수 있었다. 하지만, COP의 깊이 분포를 측정한 결과, 비교예1의 실리콘웨이퍼에는 COP프리 영역이 전혀 존재하지 않고, 또한 웨이퍼 표면의 표면상태도 사용자로부터 요구되는 레벨에 이르지 못하고, 디바이스 제작에 적절하지 않은 웨이퍼임을 알 수 있었다.
(비교예2)
상기 비교예1에서, 열처리 후에 수행하는 경면연마의 연마량을 편면 4㎛씩 하는 것 이외에 상기 비교예1과 동일하게 하여 2장의 실리콘웨이퍼를 제조하였다.
그 다음, 얻어진 2장의 웨이퍼 중 한쪽 웨이퍼에 대해서는 상기 비교예1과 동일하게 하여 BMD밀도와 산소석출물 프리 영역의 깊이를 구하고, 또한 나머지 다른 하나의 웨이퍼에 대해서는 웨이퍼의 표면과 이면 모두의 표면상태에 대해 평가한 후, 그 실리콘웨이퍼의 웨이퍼 표면에서 10㎛까지의 범위의 COP깊이 분포를 측정하였다.
그 결과, 비교예2에서 제조한 실리콘웨이퍼(경면 연마 후의 웨이퍼)는 그 BMD밀도가 웨이퍼면 내에서 균일하고, 웨이퍼 중심부에서의 BMD밀도는 5.4×109/㎤, BMD 프리 영역의 크기는 20㎛이고, 또한 COP프리영역은 1㎛확보되어 있는 것을 알 수 있다. 그리고, 이 비교예2의 실리콘웨이퍼에 대해서는 웨이퍼 표면에서의 헤이즈가 경면 웨이퍼와 동일한 정도인 것, 또한 웨이퍼 이면에서는 열처리 장치의 치구와의 접촉자국이 완전히 제거되어 있는 것도 확인할 수 있었지만, 웨이퍼 표면의 표면상태를 측정한 결과 사용자로부터 요구되는 레벨에 이르지 않고, 디바이스 제작에 적절하지 않은 웨이퍼임을 알 수 있었다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단순히 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들어, 상기 실시예에서는 직경 300mm인 실리콘웨이퍼를 제조하는 경우를 예로 들어 설명하였지만, 본 발명은 이것에 한정되지 않고, 직경이 100～400mm, 또는 그 이상이 되는 실리콘웨이퍼를 제조하는 경우에도 동일하게 적용할 수 있다. 또한, 열처리 공정의 설명에서는 종형로를 사용하여 웨이퍼를 열처리하는 경우를 예로 들고 있지만, 본 발명은 횡형로를 사용하는 경우에도 동일하게 적용될 수 있는 것은 말할 필요도 없다. 또한, 상기에서는 질소를 도프한 실리콘웨이퍼를 제조한 경우에 대해서 설명을 하고 있지만, 본 발명은 질소를 도프하지 않고 실리콘웨이퍼를 제조하는 경우에도 동일하게 적용될 수 있다.
본 발명에 의하면, COP프리 영역이나 산소석출물 프리영역이 충분히 확보되고, 또한 웨이퍼 표면에 헤이즈나 이물질 눌어붙음이 없고, 나아가 웨이퍼 이면에 치구와의 접촉 자국도 없는 고품질의 실리콘웨이퍼를 제조할 수 있다.

Claims (15)

  1. 실리콘단결정으로부터 실리콘웨이퍼를 제조하는 방법으로서, 적어도, 상기 실리콘 단결정을 육성할 때에, 1×1013～1×1015atoms/cm3의 밀도의 질소를 도프하고, 상기 실리콘단결정에서 절출된 웨이퍼에, 웨이퍼 양면을 경면 연마하는 양면 연마공정, 이 경면 연마된 웨이퍼를 Ar분위기 하, 1100℃이상 1300℃이하의 온도에서 30분 이상 24시간 이하 열처리하는 열처리 공정, 이 열처리된 웨이퍼 표면 또는 양면을 한쪽 면에서 1.5nm이상 4㎛이하의 연마량으로 다시 연마하는 재연마공정을 수행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 실리콘웨이퍼를 직경 300mm 이상인 것으로 하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  14. 제1항에 기재된 제조방법에 의해 제조된 실리콘웨이퍼.
  15. 제13항에 기재된 제조방법에 의해 제조된 실리콘웨이퍼.
KR1020067026331A 2004-06-15 2005-06-03 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼 KR101155029B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004176784A JP4854936B2 (ja) 2004-06-15 2004-06-15 シリコンウエーハの製造方法及びシリコンウエーハ
JPJP-P-2004-00176784 2004-06-15
PCT/JP2005/010215 WO2005124843A1 (ja) 2004-06-15 2005-06-03 シリコンウエーハの製造方法及びシリコンウエーハ

Publications (2)

Publication Number Publication Date
KR20070023734A KR20070023734A (ko) 2007-02-28
KR101155029B1 true KR101155029B1 (ko) 2012-06-12

Family

ID=35509996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026331A KR101155029B1 (ko) 2004-06-15 2005-06-03 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼

Country Status (5)

Country Link
US (1) US20070295265A1 (ko)
EP (1) EP1758154B1 (ko)
JP (1) JP4854936B2 (ko)
KR (1) KR101155029B1 (ko)
WO (1) WO2005124843A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの製造方法
JP5275585B2 (ja) 2007-06-18 2013-08-28 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェハの製造方法
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2010040876A (ja) * 2008-08-06 2010-02-18 Sumco Corp 半導体ウェーハの製造方法
JP5515253B2 (ja) * 2008-08-07 2014-06-11 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US8426297B2 (en) 2008-08-08 2013-04-23 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer
JP5515270B2 (ja) * 2008-10-20 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法及び熱処理装置、並びに、シリコンウェーハ
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
KR101381537B1 (ko) 2009-06-03 2014-04-04 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법
DE102011083041B4 (de) * 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
JP5912368B2 (ja) * 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP5682471B2 (ja) 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
US9075188B2 (en) * 2011-08-31 2015-07-07 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making lightweight, single crystal mirror
US9315917B2 (en) * 2012-07-30 2016-04-19 Solar World Industries America Inc. Apparatus and method for the production of ingots
CN103231302B (zh) * 2013-04-12 2015-04-29 同济大学 一种获取超光滑表面低亚表面损伤晶体的方法
JP6047456B2 (ja) * 2013-07-16 2016-12-21 信越半導体株式会社 拡散ウェーハの製造方法
JP6863251B2 (ja) * 2017-12-04 2021-04-21 信越半導体株式会社 シリコンウェーハの加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129787A (en) * 1998-01-06 2000-10-10 Sumitomo Metal Industries, Ltd. Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment
US6299982B1 (en) * 1998-06-03 2001-10-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for producing silicon single crystal wafer
US20030013321A1 (en) * 2000-12-13 2003-01-16 Yoshinori Hayamizu Anneal wafer manufacturing mehtod and anneal wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP4493062B2 (ja) * 1999-06-30 2010-06-30 株式会社Ｓｕｍｃｏ 両面研磨ウェーハの製造方法
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129787A (en) * 1998-01-06 2000-10-10 Sumitomo Metal Industries, Ltd. Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment
US6299982B1 (en) * 1998-06-03 2001-10-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for producing silicon single crystal wafer
US20030013321A1 (en) * 2000-12-13 2003-01-16 Yoshinori Hayamizu Anneal wafer manufacturing mehtod and anneal wafer

Also Published As

Publication number Publication date
US20070295265A1 (en) 2007-12-27
EP1758154A4 (en) 2009-10-28
EP1758154A1 (en) 2007-02-28
EP1758154B1 (en) 2016-04-20
WO2005124843A1 (ja) 2005-12-29
JP4854936B2 (ja) 2012-01-18
KR20070023734A (ko) 2007-02-28
JP2006004983A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101155029B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
TWI398927B (zh) 矽晶圓及其製造方法
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
TWI390636B (zh) 矽晶圓及其製造方法
KR101905826B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR20050107642A (ko) 실리콘 웨이퍼 및 그 제조방법
JP2005086195A (ja) シリコンウェーハ及びその製造方法
KR100637915B1 (ko) 실리콘 전극판
JP5207706B2 (ja) シリコンウエハ及びその製造方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
KR20060040733A (ko) 웨이퍼의 제조방법
JP4233651B2 (ja) シリコン単結晶ウエーハ
TW201820474A (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP4655861B2 (ja) 電子デバイス用基板の製造方法
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
TWI655326B (zh) 晶圓以及晶圓的製造方法
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2009035481A (ja) シリコン単結晶ウエーハ
JP2008306206A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002009006A (ja) 拡散シリコンウェハおよびその製造方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 8