JP2005086195A - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2005086195A
JP2005086195A JP2003424487A JP2003424487A JP2005086195A JP 2005086195 A JP2005086195 A JP 2005086195A JP 2003424487 A JP2003424487 A JP 2003424487A JP 2003424487 A JP2003424487 A JP 2003424487A JP 2005086195 A JP2005086195 A JP 2005086195A
Authority
JP
Japan
Prior art keywords
silicon wafer
rapid thermal
defect
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003424487A
Other languages
English (en)
Other versions
JP4741793B2 (ja
Inventor
Young Hee Mun
英 熙 文
Gun Kim
建 金
Chung Geun Koh
▼キュン▲ 槿 高
Seung Ho Pyi
昇 浩 皮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
SK Hynix Inc
Original Assignee
Siltron Inc
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc, Hynix Semiconductor Inc filed Critical Siltron Inc
Publication of JP2005086195A publication Critical patent/JP2005086195A/ja
Application granted granted Critical
Publication of JP4741793B2 publication Critical patent/JP4741793B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

【課題】ウェーハの表面から一定の深さまで完璧に理想的なデバイス活性ゾーンが形成され、且つウェーハの内部領域（バルク領域）には酸素析出物とバルク積層欠陥が深さ方向に一定の密度を有するシリコンウェーハ及びその製造方法を提供する。
【解決手段】 前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハにおいて、前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、第１ＤＺと第２ＤＺとの間に形成され、欠陥の濃度プロファイルがウェーハ前面から後面方向に一定に保たれる分布を有するバルク領域とを含む。
【選択図】図８

Description

本発明は、シリコンウェーハ及びその製造方法に係り、さらに詳しくは、ウェーハの表面から一定の深さまで完璧に理想的なデバイス活性ゾーン(Device Active Zone)が形成され、且つウェーハの内部領域（バルク領域）には酸素析出物とバルク積層欠陥(Bulk Stacking Fault)が深さ方向に一定の密度を有するシリコンウェーハ及びその製造方法に関する。
一般に、シリコンウェーハで問題となる欠陥としては、ＣＯＰ(Crystal Originate Particle)、ＦＰＤ(Flow Pattern Defect)及びＬＳＴＤ(Laser Scattering Tomography Defect)などが知られている。
ウェーハの表面層に発生するＣＯＰは、アンモニアと過酸化水素との混合溶液(Standard Cleaning 1 溶液)で繰り返し処理することにより観察することが可能な０.０９〜０.１２μｍ程度の欠陥であって、ウェーハの表面にピット(Pit)の形で現れる。ＣＯＰは結晶を引き上げるときに導入される欠陥の一種として知られている。
酸化膜耐圧と関係のあるＦＰＤは、フッ酸、重クロム酸カリウム系のエッチング液を用いて選択エッチングすることにより、フローパターンで現れる欠陥として知られている。
ＬＳＴＤは、レーザ散乱トモグラフィー法(Laser Scattering Tomography)によって検出される欠陥であって、結晶成長中に現れる微細欠陥として知られている。
一般的なシリコンウェーハの製造方法は、単結晶インゴット(Ingot)を作るための単結晶成長工程と、単結晶インゴットをスライスして薄い円板状のウェーハを得るスライシング工程と、前記スライシング工程によって得られたウェーハの割れ、潰れを防止するためにその外周部を面取りするチャンファリング(Chamfering)工程と、前記ウェーハを平坦化するラッピング(Lapping)工程と、チャンファリング及びラッピングされたウェーハに残留する加工変形を除去するエッチング工程と、前記ウェーハを鏡面化する研磨（ポリシング）工程と、研磨されたウェーハを洗浄し、ウェーハに付いている研磨剤又は異物を除去する洗浄工程とを含む。
チョクラルスキー(Czochralski：ＣＺ)法で引上げ成長したシリコン単結晶を上述の工程によって加工して製作したシリコンウェーハは、酸素不純物をたくさん含んでおり、その酸素不純物は転位や欠陥などを発生させる酸素析出物になる。その酸素析出物がデバイス形成表面に存在する場合、漏洩電流の増大及び酸化膜耐圧の低下などの原因になって半導体素子に大きい影響を及ぼす。
上述した方法によって製造された一般的なシリコンウェーハは、ウェーハの前面からウェーハの後面に至るまで転位、積層欠陥及び酸素析出物などが存在しないＤＺ(Denuded Zone)が表面から所定の深さまで確保されなければならない。ところが、従来の方法によって製造されたシリコンウェーハは、表面領域に酸素析出物が発生して漏洩電流のソース(Source)として作用する。
このような通常の方法でインゴットに成長してスライスされたシリコンウェーハは、図１に示すような欠陥の濃度プロファイルを有する。図１に示すように、ウェーハ中心部で欠陥の濃度が最も高く、エッジ部に行くほど欠陥の濃度が低くなるコンベックス(Convex)形態を呈する。
一方、上述したボイド性欠陥或いは酸素析出物などの内部欠陥は、結晶成長後に熱処理方法によって制御可能である。このような熱処理方法としては拡散炉(Diffusion Furnace)を用いた方法がある。拡散炉を用いる場合、一般に１２００℃以上の高温でＨ２又はＡｒガス雰囲気中で約１時間以上熱処理すると、酸素の外方拡散及びシリコン再配列(silicon rearrangement)によってウェーハ表面領域の一部にデバイスパーフェクトゾーン(Device Perfect Zone)が形成される。従来の拡散炉を用いた方法は、通常、ウェーハ表面から約１０μｍまでボイド性欠陥及び微細酸素析出物のない無欠陥層を作ることができる。ところが、この方法は、ウェーハの大口径化に伴って、高温熱処理によるウェーハ上のスリップ転位(Slip Dislocation)の制御又は高温熱処理による汚染の制御に多くの難しさを持っている。
本発明の目的は、ウェーハの表面付近に無欠陥領域ＤＺが十分確保され且つウェーハのバルク領域にはゲッタリングサイト(Gattering Site)として機能可能なバルク積層欠陥が全体にわたって一定の濃度分布を有するシリコンウェーハを提供することにある。
本発明の他の目的は、ウェーハの表面付近に無欠陥領域ＤＺが十分確保され且つウェーハのバルク領域にはゲッタリングサイトとして機能可能なバルク積層欠陥が全体にわたって一定の濃度分布を有するシリコンウェーハの製造方法を提供することにある。
本発明は、前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハにおいて、前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、第１ＤＺと第２ＤＺとの間に形成され、欠陥の濃度プロファイルがウェーハの前面から後面方向に一定に保たれる分布を有するバルク領域とを含むシリコンウェーハを提供する。
前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤ(Bulk Micro-Defect)であることができる。前記第１ＤＺと前記第２ＤＺの間の領域におけるＢＭＤ欠陥の濃度は、３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記欠陥は、バルク積層欠陥であることができる。前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内である。前記第１ＤＺ及び前記第２ＤＺは酸素析出物及びバルク積層欠陥が除去された無欠陥領域である。
また、本発明は、前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハにおいて、前記前面と後面の間の領域は、前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、第１ＤＺと第２ＤＺとの間に形成されたバルク領域とを含むが、前記ウェーハ前面から前記ウェーハ後面までの欠陥濃度プロファイルは、前記ウェーハの前面と後面の間の中心部から軸対称の階段形状を有するが、前記バルク領域は、前記第１ＤＺと前記第２ＤＺとの境界で垂直上昇した濃度勾配を有し、バルク領域全体にわたって水平な濃度勾配を有し、前記バルク領域の欠陥濃度プロファイルは１０％偏差範囲内の平らな形を有するシリコンウェーハを提供する。
前記欠陥は酸素析出物とバルク積層欠陥を含むＢＭＤであることができる。前記第１ＤＺと前記第２ＤＺの間のバルク領域におけるＢＭＤ欠陥の濃度は、３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記欠陥は、バルク積層欠陥であることができる。前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内である。
また、本発明は、前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハを準備する段階と、前記シリコンウェーハに対してベイカンシーを消費して酸素析出物の核形成を加速化させるための第１急速熱処理を行う段階と、前記シリコンウェーハの表面付近領域に存在する前記酸素析出物の核を除去し、前記シリコンウェーハのバルク領域に存在する前記酸素析出物の核をさらに成長させるための第２急速熱処理を行う段階とを含むシリコンウェーハの製造方法を提供する。
前記第２急速熱処理段階は前記第１急速熱処理段階より高い温度で行うことが好ましい。
前記第１急速熱処理段階は温度１１２０℃〜１１８０℃の範囲で行うことが好ましい。
前記第２急速熱処理段階は温度１２００℃〜１２３０℃の範囲で行うことが好ましい。
前記第１急速熱処理段階は１秒〜５秒間の範囲で行うことが好ましい。
前記第２急速熱処理段階は１秒〜１０秒間の範囲で行うことが好ましい。
前記第１急速熱処理はアルゴンガスとアンモニアガスとの混合ガスを用いることが好ましい。
前記第２急速熱処理はアルゴンガスを用いることが好ましい。
前記第１急速熱処理段階と前記第２急速熱処理段階は同一の装備内でインシチュー (In-Situ)で行うことができる。
第１急速熱処理段階と前記第２急速熱処理段階はエクスシチュー (Ex-Situ)で行うことができる。
前記シリコンウェーハを準備する段階は、種結晶 (Seed Crystal)を溶融シリコンに浸して結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、成長したシリコン単結晶をウェーハの形にスライスする段階と、スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためのエッチング工程を行う段階とを含むことができる。
前記第１急速熱処理段階と前記第２急速熱処理段階は、前記シリコンウェーハ内に含まれた結晶の成長時に発生した酸素が後続の熱処理過程で電子を放出してドナーの役割を果たすことを防止するために、酸素析出物に作る工程としてのドナーキリング(donor killing)工程段階で行うことが好ましい。
前記第２急速熱処理段階の後、前記シリコンウェーハの表面をポリシングする段階と、前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、前記シリコンウェーハを洗浄する段階とをさらに含むことができる。
前記第１及び第２急速熱処理段階の後、前記前面と後面の間の領域は、前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、前記第１ＤＺと前記第２ＤＺとの間に設けられたバルク領域とを含むが、前記バルク領域の欠陥濃度プロファイルはウェーハの前面から後面方向に一定に保たれる分布を有する。
前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤであることができる。前記第１ＤＺと第２ＤＺの間の領域におけるＢＭＤ欠陥の濃度は３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記欠陥は、バルク積層欠陥であることができる。前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内である。
また、本発明は、（ａ）前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハを準備する段階と、（ｂ）前記シリコンウェーハを急速熱処理装備にローディングする段階と、（ｃ）前記急速熱処理装備内の温度を目標の第１温度に急激に上昇させる段階と、（ｄ）前記第１温度で前記シリコンウェーハに対してベイカンシーを消費して酸素析出物の核形成を加速化させるのに必要な時間だけ維持して第１急速熱処理を行う段階と、（ｅ）前記急速熱処理装備内の温度を第２温度に急激に下降させる段階と、（ｆ）前記急速熱処理装備内の温度を前記第１温度より高い第３温度に急激に上昇させる段階と、（ｇ）前記シリコンウェーハの表面領域又は表面付近領域に存在する前記酸素析出物の核を除去し、前記シリコンウェーハのバルク領域に存在する前記酸素析出物の核をさらに成長させるのに必要な時間だけ前記第３温度に維持して第２急速熱処理を行う段階と、（ｈ）前記急速熱処理装備内の温度を第４温度に急激に下降させる段階とを含むシリコンウェーハの製造方法を提供する。
前記第１急速熱処理は温度１１２０℃〜１１８０℃の範囲で行うことが好ましい。
前記第２急速熱処理段階は温度１２００℃〜１２３０℃の範囲で行うことが好ましい。
前記第１急速熱処理段階は１秒〜５秒間の範囲で行うことが好ましい。
前記第２急速熱処理段階は１秒〜１０秒間の範囲で行うことが好ましい。
前記（ｂ）段階ないし前記（ｈ）段階の間にはアルゴンガスを引き続き供給し、前記（ｄ）段階の間にはアンモニアガスを供給し、前記（ｅ）段階ないし前記（ｈ）段階の間には前記アンモニアガスの供給を遮断することが好ましい。
前記シリコンウェーハを準備する段階は、種結晶 (Seed Crystal)を溶融シリコンに浸して結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、成長したシリコン単結晶をウェーハの形にスライスする段階と、スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためのエッチング工程を行う段階とを含むことができる。
前記（ｂ）段階ないし前記（ｈ）段階は、前記シリコンウェーハ内に含まれた結晶の成長時に発生した酸素が後続の熱処理過程で電子を放出してドナーの役割を果たすことを防止するために、酸素析出物に作る工程としてのドナーキリング (donor killing)工程段階で行うことが好ましい。
前記（ｈ）段階後、前記急速熱処理装備から前記シリコンウェーハをアンローディングする段階と、前記シリコンウェーハの表面をポリシングする段階と、前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、前記シリコンウェーハを洗浄する段階とをさらに含むことができる。
前記（ｈ）段階後、前記前面と後面の間の領域は、前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、前記第１ＤＺと前記第２ＤＺとの間に設けられたバルク領域とを含むが、前記バルク領域の欠陥濃度プロファイルはウェーハの前面から後面方向に一定に保たれる分布を有する。
前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤであることができる。前記第１ＤＺと第２ＤＺの間の領域におけるＢＭＤ欠陥の濃度は３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記欠陥は、バルク積層欠陥であることができる。前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。
前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内である。
本発明によれば、ウェーハの表面付近にＤＺが十分確保され且つウェーハのバルク領域にはゲッタリングサイトとして機能可能なバルク積層欠陥が全体にわたって一定の濃度分布を有するシリコンウェーハを確保することができる。
本発明に係る２段階ＲＴＰ(Rapid Thermal Processing)法を用いて、ウェーハの表面領域に存在するＯｉＳＦ(Oxidation Induced Stacking Fault)と微細酸素析出物を制御することにより、完璧な半導体素子領域を確保したウェーハの製造が可能である。２段階急速熱処理を行うことにより欠陥分布を明確に制御し、ウェーハの表面領域の一定の深さまで完璧に理想的なデバイス活性ゾーンを形成させ、またウェーハの内部領域（バルク領域）には高密度酸素析出物とバルク積層欠陥が深さ方向に一定の密度を持つようにすることにより、内部ゲッタリング効率を極大化させることができる。このようにウェーハの表面又はその付近に存在するＯｉＳＦリング又はＯｉＳＦディスクを理想的に制御することにより、ウェーハの表面付近に理想的なデバイス動作領域を確保し且つウェーハバルク領域内には高密度バルク積層欠陥と酸素析出物が均一な分布を有するウェーハを製造することができる。
また、本発明によれば、全体バルク領域内で十分且つ一定に存在するバルク積層欠陥によって、高速の熱処理工程などでウェーハの表面に外方拡散される金属汚染物質を十分ゲッタリングすることにより、表面に外方拡散される金属汚染物質の量を著しく減少させることができる。
以下、添付図面を参照して本発明に係る好適な実施例を詳細に説明する。ところが、 これらの実施例は当技術分野で通常の知識を有する者に本発明が十分理解されるように提供されるもので、様々な変形実現が可能である。本発明は、下記の実施例に限定されるものではない。 一方、図面上において、同一の符号は同一の要素を示す。
本発明は、２段階ＲＴＰ法を用いて、ウェーハの表面領域に存在するＯｉＳＦと微細酸素析出物を制御することにより、完璧な半導体素子領域を確保したウェーハ及びその製造方法を提供する。２段階急速熱処理を行うことにより欠陥分布を明確に制御し、ウェーハの表面から一定の深さまで完璧に理想的なデバイス活性ゾーンを形成させ、またウェーハの内部領域（バルク領域）には酸素析出物とバルク積層欠陥が深さ方向に一定の密度を持つようにすることにより、内部ゲッタリング (Internal Gettering)効率を極大化させることができる。このような酸素析出物とバルク積層欠陥の濃度プロファイルをバルク領域で一定にするためにはウェーハを所定の混合ガス雰囲気中で２段階急速熱処理工程によって作る。このようにＯｉＳＦリング又はＯｉＳＦディスクがウェーハの表面又はその付近に存在してデバイスに致命的な影響を与えることを理想的に制御することにより、ウェーハの表面付近に理想的なデバイス動作領域を確保し且つウェーハのバルク領域内には高密度バルク積層欠陥又は酸素析出物が均一な分布を有するウェーハを製造することができる。
図２はシリコン単結晶で点結晶の特性による欠陥領域を示す図であって、単結晶引き上げ速度を変化させた場合に現れる現象をＸＲＴ(X-ray Topography)で測定した結果である。一般に量産用として作られるシリコンウェーハはこのインゴットの一部領域をスライスして作る。図２はインゴットを中心軸方向、すなわちシリコン単結晶の成長方向に切断して測定した結果であって、Ｘ軸はインゴットのエッジからエッジまでを示し、Ｙ軸は単結晶の成長方向（中心軸方向）を示す。図２において、「Ｖ」で表示された領域はベイカンシーリッチ領域 (vacancy rich region)を示し、「Ｉ」はインタースティシャル領域 (interstitial rich region)を示し、「Ｖ−Ｐｕｒｅ」はベイカンシーピュア領域 (vacancy pure region)を示し、「Ｉ−Ｐｕｒｅ」はインタースティシャルピュア領域 (interstitial pure region)を示す。
本発明は、結晶成長技術による結晶特性と非常に密接な関連があり、このような結晶成長条件によって図２のような特性を現わすことができる。ところが、図２に示すように、Ｐバンドを理想的に制御して結晶成長 (grown-in)欠陥を完璧に除去した結晶成長条件を見付けることが容易でなく、また結晶成長条件を見付けるとしても、結晶成長の際に結晶引き上げ速度の変化幅が非常に狭い関係で結晶引き上げ速度の変化幅がやや変わる場合、図３に示すようにＯｉＳＦリングトレース（図３ａ参照）又はＯｉＳＦディスクトレース（図３ｂ参照）が現れる。結晶成長欠陥が完璧に制御された結晶特性を有するウェーハにおいても、ＯｉＳＦトレースはウェーハ内に内在されており、このようなＯｉＳＦトレースが究極的に半導体素子製造工程を経てウェーハの表面領域に突出することにより、デバイスフェール (device fail)の原因になる。
一般に、シリコンウェーハを製造するために、チョクラルスキー（ＣＺ）法でシリコン単結晶を成長させるが、結晶成長過程で形成される結晶成長欠陥の種類によって領域を区分することができ、これは欠陥領域によって酸素析出挙動を異にしているためである。図２ではシリコン単結晶で現れる結晶成長欠陥領域を区分しておいた。図２は結晶成長速度を変化させてシリコン単結晶を成長させた後、成長軸方向に切断し酸素析出熱処理を行った後、ＸＲＴ(X-ray Topography)で測定した結果であって、各欠陥領域間の明暗 (contrast)の差は酸素析出程度によって入射したＸ線の散乱程度を示す。これにより、各欠陥領域の酸素析出程度を比較することができる。シリコン単結晶で互いに異なる欠陥領域の形成は結晶成長速度Ｖと結晶の凝固界面における成長方向の温度勾配Ｇによるベイカンシーとインタースティシャルシリコンの挙動変化に影響される。Ｖ／Ｇがしきい値ξより大きければ、ベイカンシーが支配的な点欠陥の形で現れるベイカンシーリッチ領域が形成され、このようなベイカンシーリッチ領域で現れる欠陥は評価方法によってＣＯＰ(Crystal Originate Particle)、ＦＰＤ(Flow Pattern Defect)及びＬＳＴＤ(Laser Scattering Tomography Defect)に分けることができ、これはＧＯＩ(gate oxide integrity)特性を低下させる。これらの欠陥の根源(Origin)は八面体空洞(Octahedral Void)として知られている。ところが、Ｖ／Ｇがしきい値ξより小さければ、インタースティシャルリッチ領域としてインタースティシャルシリコンが支配的な点欠陥から構成される。このインタースティシャルリッチ領域ではインタースティシャルシリコンの集合体によって形成される大きい転位粒子(Large Dislocation Particle:ＬＤＰ)が形成される。また、ベイカンシーリッチ領域の縁部には高温でも非常に安定的な酸化物欠陥領域が現れており、この欠陥はインタースティシャルシリコンによって形成される。
この酸化物欠陥領域はリング状に形成され、ウェット酸化 (Wet Oxidation)後に現れる積層欠陥をＯｉＳＦリングと称する。ＯｉＳＦリング領域は酸素析出に非常に安定的であり、ＯｉＳＦリングの内側に、酸素析出が理想的に増加する領域が存在している。
一般なシリコン単結晶では、ベイカンシーリッチ領域が単独的に存在し或いはＯｉＳＦリング領域が混在している結晶が大部分であるが、ＯｉＳＦリングを完全にインゴットの中心方向に完璧に除去することにより、ベイカンシーリッチ領域に存在するボイド性欠陥が完璧に除去された無欠陥結晶が作られる。無欠陥結晶とは、結晶の成長及び冷却過程における熱履歴調節によってボイド性欠陥が形成されなかった結晶をいう。これらの結晶の領域はベイカンシーピュア領域とインタースティシャルピュア領域とに分けることができる。ベイカンシーピュア領域は、ＣＯＰ等のボイド性欠陥が形成されていないか、或いは現在の分析方法で検出できない非常に小さいサイズのベイカンシー関連欠陥が形成された領域であって、酸素析出程度が大きい。また、インタースティシャルピュア領域とは、インタースティシャルシリコンの濃度が非常に高く且つ大きい転位粒子ＬＤＰが形成されていない領域をいう。
このようなボイド性欠陥又はＯｉＳＦリングを制御するために多くの研究が行われており、特にボイド性欠陥を制御するために図２に示すように単結晶成長の際に結晶成長条件を調節してベイカンシーピュア又はインタースティシャルピュア領域のみからなっている結晶を開発することにより、完璧にボイド性結晶欠陥とＯｉＳＦリングを除去して理想的なウェーハを製造することが好ましい。ところが、この結晶成長条件は結晶成長の際に様々な多くの変数(プーリング速度(pulling Speed)の頻繁な変動又はホットゾーン(Hot Zone)構造の複雑性、グロワーハードウェア(Grower Hardware)構造の限界などによって量産技術を確保することは非常に難しく、かつ生産性の確保に多くの難しさを持っている。
したがって、図３の如くウェーハエッジ側に、ＯｉＳＦリング（図３ａ）又はウェーハ中心領域にＯｉＳＦディスク（図３ｂ）などが内在されている、結晶成長の行われたウェーハが製造される。勿論、前記ウェーハエッジ側に形成されたＯｉＳＦリング（図３ａ）又はウェーハ中心領域に形成されたＯｉＳＦディスク（図３ｂ）がデバイス製作の際にバルクの内部に存在する場合、デバイス電気的特性又はＧＯＩ特性などに影響を与えないことも可能であるが、ウェーハの表面又は表面付近(Near Surface)（ウェーハ表面から約３〜４μｍ内外）領域内に存在する場合、デバイスの電気的な特性に致命的な影響を与えることになる。したがって、このような影響を排除するためには、５μｍ以上のパーフェクトデバイスゾーン(Perfect Device Zone)を持ち得るウェーハを製造することが可能な工法及び製品を開発することが重要である。
このような欠陥検出方法として、一般に拡散炉(diffusion furnace)を用いて８００℃で４時間熱処理を行った後、１０００℃で１６時間熱処理を行ってＯｉＳＦリングトレースの挙動を観察してきた。ところが、ＯｉＳＦリングトレースの場合、結晶成長時に形成される核(nuclei)が非常に小さくて、一般的な評価方法ではこのようなＯｉＳＦリングトレースの観察が非常に難しい。よって、ＯｉＳＦリングトレースを観察するためには、より正確な評価方法が必要である。本発明の実施例では、多重熱処理方法を用いたウェーハ欠陥検出方法を導入し、殆ど完璧に結晶特性と関連した欠陥特性を観察する。このような評価方法により、一定の表面領域に完璧にパーフェクトデバイスゾーンを確保しなければ理想的なウェーハとは言えない。多重熱処理方法による欠陥検出方法はウェーハで典型的に現れる成長特性をそのまま反映して欠陥の検出が可能である。
本発明で導入した多重熱処理方法による欠陥検出方法を図４に示している。一般的な熱処理を用いた欠陥検出方法によって評価した結果は、図５ａに示すように、ＯｉＳＦディスクが存在しないように見えるが、本発明で導入した多重熱処理を用いた欠陥検出方法によって評価した結果、図５ｂに示すようにＯｉＳＦディスクが存在することを観察することができる。本発明は多重熱処理を用いた欠陥検出方法によって評価してＤＺ値が５μｍ以上を表わすことが可能なウェーハ及びその製造方法を提示する。
図５はＯｉＳＦディスクトレースを有するウェーハに対する表面微細欠陥の評価結果を示す図である。ＯｉＳＦディスクトレースを有するウェーハに対して表面からバルク方向に５μｍ除去した後、パーティクルカウンタ(Particle Counter)で測定した結果である。
図５ａに示すように、従来の方法で製造されたウェーハに対して一般的な熱処理を用いた欠陥検出方法によって評価した結果では、ＯｉＳＦディスク形態で存在する欠陥が全く存在しないように見えるが、図５ｂに示すように、従来の方法で製造されたウェーハに対して多重熱処理方法を用いた欠陥検出方法によってウェーハを評価する場合、ウェーハ表面領域にＯｉＳＦディスクが存在していることが分かる。これは、従来のウェーハが多重熱処理を用いた欠陥検出方法によって評価する場合、ウェーハ表面領域（約３μｍ付近領域）に欠陥が存在することを間接的に知らせるものである。
図６はボイド性欠陥のない結晶に存在するＯｉＳＦリングとＯｉＳＦディスクの形態を説明するために示した図である。ボイド性欠陥のない結晶を成長させる際、一般に結晶内に分布するＯｉＳＦの形態を説明したもので、これらがシリコンウェーハに存在する場合、分布形態によってリング(Ring)とディスク(Disk)の形で存在する。図６ａはインゴットを中心軸方向、すなわち単結晶の成長方向に切断して測定した結果であって、Ｘ軸はインゴットのエッジからエッジまでを示し、Ｙ軸は単結晶の成長方向（中心軸方向）を示す。図６ｂは図６ａのインゴットに対して単結晶の成長方向（中心軸方向）に対して垂直に切断したシリコンウェーハのＯｉＳＦ形態を示すためのもので、Ａ型(A-type)は図６ａのＩ−Ｉ’断面に沿ってスライスされたシリコンウェーハを示し、Ｂ型(B-type)は図６ａのII−II断面に沿ってスライスされたシリコンウェーハを示し、ＯｉＳＦがディスクの形で現れることを示し、Ｃ型(C-type)は図６ａのIII−III’断面に沿ってスライスされたシリコンウェーハを示し、ＯｉＳＦがリングの形で現れることを示す。
ＣＺ法で育成されたボイド性欠陥のないシリコン単結晶の場合、酸素析出と関連した欠陥が殆どであり、ＣＯＰはないが、領域別に点欠陥が存在し、ベイカンシーが優勢な領域をＰｖ領域、インタースティシャルが優勢な領域をＰｉ領域と区分する。このような特性Ｐｉ、Ｐｖは結晶成長熱履歴(Thermal History)によって領域範囲が決定され、図７に示すように酸素析出挙動が不均一な特性を示す。酸素析出と関連してＰｖとＰｉ領域に存在する点欠陥、特にベイカンシーはデバイス熱シミュレーションサイクル (device thermal simulation cycle)による熱処理の際、デバイス活性層で微細酸素析出物に成長しうる核としても作用することができ、このような析出物がウェーハの表面又は表面付近領域に存在する場合、ＰＮ接合漏洩電流を増加させる要因としてデバイス電気的特性に致命的な影響を与える。このような影響は、デバイスが高集積化されてデザインルール（ｄｅｓｉｇｎ ｒｕｌｅ）が減少するにつれて、デバイス電気的特性にさらに大きい影響を及ぼす可能性がある。
ボイド性欠陥あるいは酸素析出物などの内部欠陥を制御する方法には、単結晶成長時に制御する方法と結晶成長後に熱処理方法によって制御する方法がある。このような熱処理方法では拡散炉を用いた方法又はハロゲンランプを用いたＲＴＰ方法がある。拡散炉を用いる場合、一般に１２００℃以上の高温でＨ２又はＡｒガス雰囲気中で約１時間以上熱処理すると、酸素の外方拡散及びシリコン再配列によってウェーハ表面領域の一部にデバイスパーフェクトゾーンが形成される。ところが、この方法は、ウェーハの大口径化に伴って、高温熱処理によるウェーハに現れるスリップ転位の制御又は高温熱処理による汚染制御に多くの難しさをもっている。また、既存のＲＴＰ方法で製造されたシリコンウェーハは多重熱処理を用いた欠陥検出方法で評価する場合、表面から約３〜４μｍ内の微細酸素析出物の制御のみが可能で、また完璧なＯｉＳＦリングの制御は殆ど不可能である。したがって、本発明はデバイス活性領域に存在する微細ボイド性欠陥及び微細酸素析出物を完璧に除去することにより、パーフェクトデバイスゾーンを確保し、またウェーハのバルク領域内には一定の水準以上のバルク積層欠陥を形成することにより、ゲッタリング特性まで強化することが可能な差別化された２段階急速熱処理方法を提示する。
図８は本発明の好適な実施例に係るシリコンウェーハに対する欠陥の濃度プロファイルを概略的に示す図である。本発明の好適な実施例によって製造されたシリコンウェーハは、ウェーハの前面及び後面から一定の深さに至る表面領域にはバルク積層欠陥がほぼ存在せず、バルク領域にはゲッタリングの役割を果たせる十分なバルク積層欠陥が全体バルク領域にわたって一定に保たれる。バルク領域内に十分かつ一定に存在するバルク積層欠陥は金属不純物を十分にゲッタリングする役割を行う。したがって、全体バルク領域内に十分かつ一定に存在するバルク積層欠陥によって、後続の熱処理工程などでウェーハ表面に外方拡散される金属汚染物質を十分にゲッタリングすることにより、表面に外方拡散される金属汚染物質の量を著しく減少させることができる。
図８を参照してさらに具体的に説明すると、ウェーハ前面の表面から所定の深さ（例えば、５μｍ〜４０μｍ）まではバルク積層欠陥が存在していない表面領域としての第１ＤＺが形成され、ウェーハ後面の表面から所定の深さ（例えば、５μｍ〜４０μｍ）まではバルク積層欠陥が存在していない表面領域としての第２ＤＺが形成されるが、第１ＤＺと第２ＤＺの間のバルク領域は欠陥の濃度プロファイルが殆どバラツキなしで一定かつ水平な勾配を有する。全体的にウェーハの欠陥濃度プロファイルを観察すると、ウェーハの前面からウェーハの後面までの欠陥濃度プロファイルは、ウェーハ前面及び後面の間の中心部から軸対称の階段形状を有するが、バルク領域は第１ＤＺ及び第２ＤＺとの境界で垂直上昇した濃度勾配を有し、バルク領域全体にわたってバラツキの少ない水平な濃度勾配（例えば、１０％偏差範囲内の平らな形態）を有する。前記欠陥がバルク積層欠陥の場合、バルク領域におけるバルク積層欠陥の欠陥濃度は１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。前記欠陥が酸素析出物とバルク積層欠陥を含む意味のＢＭＤの場合、バルク領域におけるＢＭＤ欠陥の濃度は３.０×１０８〜１.０×１０１０ ｅａ／ｃｍ３の範囲で一定に保たれる分布を有する。これについては具体的に後述する。
図９は本発明の好適な実施例に係る２段階急速熱処理工程を説明するために示した図である。本発明の実施例に係るＲＴＰ装備（ファーネス）は一般に商用化された装備を使用することができる。
図９を参照すると、まずチョクラルスキー法で結晶成長したインゴットをスライスして製作したシリコンウェーハをＲＴＰ装備にローディングする。この際、ＲＴＰ装備の温度は約７００℃程度に設定されていることが好ましい。次に、ＲＴＰ装備内の温度を第１温度（例えば、１１２０℃〜１１８０℃）まで所定の第１温度上昇率(ramp-up rate)(例えば、約５０℃／ｓｅｃ)で急激に増加させる。ＲＴＰ装備内の温度が目標の第１温度まで上昇すると、第１温度で一定の時間（例えば１〜５秒間）維持する。次に、ＲＴＰ装備内の温度を第２温度（例えば、８００℃）まで所定の第１温度下降率(ramp-down rate)(例えば、約７０℃／ｓｅｃ)で急激に減少させる。この際、前記第２温度はローディング時に設定された温度よりは高い或いは同一の温度であることが好ましい。前記のような過程によって第１急速熱処理工程が行われる。前記第１急速熱処理段階の間はアルゴンＡｒのような不活性ガスを流し続け、第１温度が維持される間にはアンモニアＮＨ３ガスを供給し、第２温度への下降時にはアンモニアガスの供給を遮断することが好ましい。
次に、前記第２温度で一定時間維持した後、ＲＴＰ装備内の温度を第３温度（例えば、１２００℃〜１２３０℃）まで所定の第２温度上昇率（例えば、約５０℃／ｓｅｃ）で急激に増加させる。ＲＴＰ装備内の温度が目標の第３温度まで上昇すると、第３温度で一定の時間（例えば、１〜１０秒間）維持する。前記第３温度は前記第１温度よりは高い温度である。ついで、ＲＴＰ装備内の温度を第４温度（例えば、７００℃）まで所定の第２温度下降率（例えば、約５０℃／ｓｅｃ）で急激に減少させる。前記第４温度はローディング時に設定された温度であることが好ましい。また、前記第２温度下降率は第１段階における第１温度下降率よりは小さくなるようにすることが好ましい。このような過程によって第２急速熱処理が行われる。前記第２急速熱処理の間はアルゴンＡｒのような不活性ガスを流し続ける。図９を参照して説明した本発明の実施例による場合、シリコンウェーハのバルク積層欠陥濃度プロファイルはウェーハの前面及び後面から一定の深さに至る表面領域にはバルク積層欠陥が殆ど存在せず、バルク領域にはゲッタリングの役割を果たせる十分なバルク積層欠陥が全体バルク領域にわたって一定に保たれる。一般的にバルク積層欠陥の核は数〜数百ｎｍの大きさであって、非常に不均一なサイズで存在するが、しきい値サイズ以上の核は本発明の２段階急速熱処理工程を経て成長し、バルク積層欠陥を形成する。
上述した実施例で言及した２段階急速熱処理工程によって、図８を参照して説明したシリコンウェーハの欠陥濃度プロファイルを得ることができるが、ＲＴＰ装備、熱処理温度、温度上昇率、温度下降率、雰囲気ガスの種類、流量、混合比などによって若干の差異がありうるが、２段階急速熱処理を用いてバルク領域で十分かつ均一な欠陥濃度プロファイルを得る全ての技術的思想は本発明の実施例に含まれるものと言える。
図１０は本発明の実施例に係る点欠陥を調節する方法をモデリングによって説明するために示した図である。図１０において、（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）はベイカンシー、インタースティシャルシリコン、インタースティシャル酸素、酸素析出物、バルク積層欠陥をそれぞれ示す。
図１０を参照すると、第１段階急速熱処理でベイカンシーを消費して微細酸素析出物の核形成を加速化させ、第２急速熱処理によってシリコンウェーハの表面付近領域に存在する微細酸素析出物の核を除去させ、シリコンウェーハのバルク内部領域に存在する酸素析出物の核を高密度でさらに成長させ、半導体デバイスの製作時にバルク積層欠陥に作るゲッタリング効率を高めることができる。
図１１は本発明の実施例によって製造されたシリコンウェーハのバルク積層欠陥密度を示すグラフである。本発明の実施例によって２段階急速熱処理を行った後、ウェットエッチング（ＮＨ３、Ｈ２Ｏ２及びＨ２Ｏが所定の割合で混合された溶液）を３分間行った後、光学顕微鏡で測定した結果である。
図１１を参照すると、Ａ条件(A Condition)は第１温度（１１７０℃）で５秒間維持する第１熱処理段階と、第３温度（１２３０℃で１０秒間維持する第２熱処理段階とからなる。
Ｂ条件(B Condition)は第１温度（１１５０℃）で５秒間維持する第１熱処理段階と、第３温度（１２１５℃）で１０秒間維持する第２熱処理段階とからなる。
Ｃ条件(C Condition)は第１温度（１１３０℃）で５秒間維持する第１熱処理段階と、第３温度（１２００℃）で１０秒間維持する第２熱処理段階とからなる。
Ａ条件、Ｂ条件及びＣ条件は、全て共通に、第１温度上昇率を５０℃／ｓｅｃとし、第１温度下降率を７０℃／ｓｅｃとし、第２温度上昇率を５０℃／ｓｅｃとし、第２温度下降率を５０℃／ｓｅｃとして第４温度（７００℃）まで下降させた。また、Ａ条件、Ｂ条件及びＣ条件は全て共通的に第１及び第２熱処理段階でアルゴンＡｒガスを使用し、第１温度を維持する間にはアンモニアＮＨ３ガスを供給した。この際、第１温度を維持する間には、アルゴンＡｒガスは３.７５ｓｌｍの流量で供給し、アンモニアＮＨ３ガスは０.２５ｓｌｍの流量で供給した。また、第１温度を維持する間にはアルゴンガスとアンモニアガスを供給したが、第１温度を維持する間以外には第１熱処理段階と第２熱処理段階のいずれでもアルゴンガスを使用した。この際、アルゴンガスは４ｓｌｍの流量で供給した。
図１１に示すように、バルク積層欠陥密度は、ウェーハの前面及び後面から一定の深さに至る表面領域にはバルク積層欠陥が殆ど存在せず、バルク領域にはゲッタリングの役割を果たすことが可能な十分なバルク積層欠陥が全体バルク領域にわたって一定に維持される。バルク領域内に十分かつ一定に存在するバルク積層欠陥は、金属不純物をゲッタリングする役割を行う。したがって、全体バルク領域内に十分かつ一定に存在するバルク積層欠陥によって、後続の熱処理工程などによってウェーハの表面に外方拡散される金属汚染物質を十分ゲッタリングすることにより、表面へ外方拡散される金属汚染物質の量を著しく減少させることができる。バルク領域におけるバルク積層欠陥密度は５.０×１０４〜１.０×１０６ｅａ／ｃｍ２の範囲（濃度では１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲）の値を示す。
図１２はウェーハ前面の表面からの距離によるＢＭＤ密度を示したグラフである。下記で説明する際、提示されていない急速熱処理条件は、図９を参照して説明した急速熱処理条件と同一なので提示しないことを明かしておく。ここで、ＢＭＤとは、酸素析出物とバルク積層欠陥を含む意味を示す。図１２ａは本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１秒間維持）とからなる２段階急速熱処理を行った場合を示し、図１２ｂは本発明の実施例よって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１０秒間維持）とからなる２段階急速熱処理を行った場合を示す。
図１２ａ及び図１２ｂに示すように、本発明の実施例によって第１急速熱処理と第２急速熱処理を含む２段階急速熱処理を行った場合、ＢＭＤ密度がバルク領域で一定に分布することが分かる。バルク領域におけるＢＭＤ密度は１.０×１０５〜５.０×１０６ｅａ／ｃｍ２の範囲（濃度では３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲）の値を示す。
図１３は本発明の実施例によって製造されたシリコンウェーハのＢＭＤを示す光学顕微鏡写真である。ここで、ＢＭＤとは酸素析出物（図１３で薄くで小さく表示された部分）とバルク積層欠陥（図１３で濃くて大きく表示された部分）を含む意味を示す。図１３は図１１を参照して説明したＢ条件で２段階急速熱処理を行った場合の写真である。
図１３に示すように、ウェーハの前面とウェーハの後面の表面領域にはＢＭＤが殆ど存在しない無欠陥層が形成され、バルク領域にはほぼ一定の密度でＢＭＤが存在することが分かる。
図１４はウェーハ中心からの距離によるデルタ［Ｏｉ］を示したグラフである。ここで、「ウェーハ中心からの距離」とは、ウェーハ中心からエッジ部方向への距離を意味し、デルタ「Ｏｉ」は初期の酸素濃度から熱処理後の酸素析出物の濃度を差し引いた値を意味し、よってデルタ［Ｏｉ］はウェーハの前面からウェーハの後面までに対してウェーハ中心からエッジ部方向にそれぞれ測定された値である。これが図１４に示されている。下記に図１４を参照して説明する際、提示されていない急速熱処理条件は図９を参照して説明した急速熱処理条件と同一なので提示していないことを明かしておく。図１４ａは本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１秒間維持）とからなる２段階急速熱処理を行った場合を示し、図１４ｂは本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１０秒間維持）とからなる２段階急速熱処理を行った場合を示す。
図１４ａ及び図１４ｂに示すように、本発明の実施例によって第１急速熱処理と第２急速熱処理を含む２段階急速熱処理を行った場合、デルタ［Ｏｉ］が一定に現れることが分かる。
図１５はウェーハ中心からの距離によるＢＭＤ密度を示したグラフである。図１５ａは本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１秒間維持）とからなる２段階急速熱処理を行った場合を示し、図１５ｂは本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１０秒間維持）とからなる２段階急速熱処理を行った場合を示す。
図１５ａ及び図１５ｂに示すように、本発明の実施例によって第１急速熱処理と第２急速熱処理を含む２段階急速熱処理を行った場合、ＢＭＤ密度が一定に現れることが分かる。
図１６はウェーハ中心からの距離によるＤＺの深さを示すグラフである。
図１６ａにおいて、（ａ）は第１急速熱処理（１１５０℃の第１温度で１０秒間維持）のみを行った場合であり、（ｂ）は第２急速熱処理（１２１５℃の第３温度で１秒間維持）のみを行った場合であり、（ｃ）は本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１秒間維持）とからなる２段階急速熱処理を行った場合であり、（ｄ）は熱処理を行っていない場合を示す。図１６ａに示すように、本発明の実施例によって２段階急速熱処理を行った場合、ＤＺの深さがバラツキなしに一定に現れることが分かる。
また、図１６ｂにおいて、（ａ）は第１急速熱処理（１１５０℃の第１温度で１０秒間維持）のみを行った場合であり、（ｂ）は第２急速熱処理（１２１５℃の第３温度で１０秒間維持）のみを行った場合であり、（ｃ）は本発明の実施例によって第１急速熱処理（１１５０℃の第１温度で１０秒間維持）と第２急速熱処理（１２１５℃の第３温度で１０秒間維持）とからなる２段階急速熱処理を行った場合であり、（ｄ）は熱処理を行っていない場合を示す。図１６ｂに示すように、本発明の実施例によって２段階急速熱処理を行った場合、ＤＺの深さがバラツキなしに一定に現れることが分かる。
図１７は本発明の実施例によって製造されたシリコンウェーハのＸＲＴ結果を示すもので、スリップ転位が全く発生せず、ＲＴＰ装備に起因するピンマークのみが発生することを示している。図１７ａは図１１を参照して説明したＣ条件で２段階急速熱処理を行った場合の写真、図１７ｂは図１１を参照して説明したＢ条件で２段階急速熱処理を行った場合の写真、図１７ｃは図１１を参照して説明したＡ条件で２段階急速熱処理を行った場合の写真である。
図１８は本発明の実施例に係るシリコンウェーハを製造するための工程を説明するために示した図である。
図１８を参照すると、まず、チョクラルスキー法を用いて所定の引き上げ装置内でシリコン単結晶を成長させる（Ｓ１０）。すなわち、種結晶を溶融シリコンに浸した後、徐々に引き上げながら結晶を成長させる。結晶成長速度（Ｖ）と結晶の凝固界面とにける成長方向の温度勾配Ｇによって図２を参照して説明した互いに異なる欠陥領域が形成され、この欠陥領域はベイカンシーとインタースティシャルシリコンの挙動変化によって影響される。次に、成長したインゴットをウェーハの形にスライスする（Ｓ２０）。その後、スライスする際に発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするために、エッチング工程を行う（Ｓ３０）。ついで、シリコンウェーハ内に含まれた結晶の成長時に発生した酸素がデバイス製作のための後続の熱処理過程で電子を放出してドナーの役割を行うことを防止するために、熱処理による酸素析出物に作る工程としてのドナーキリング工程を行う（Ｓ４０）。すなわち、シリコンウェーハ内に結晶成長時に含まれる約１０１８ａｔｏｍｓ／ｃｍ３の酸素原子中の約１０１６ａｔｏｍｓ／ｃｍ３程度が単結晶棒の冷却過程で複数の酸素原子が集まって電子を放出してドナー化するが、ウェーハの抵抗率を合わせるためにドーパントを添加しても、このようなドナーによって目標の抵抗率を得ることができなくなる。従って、結晶成長時に発生する酸素がドナーの役割を行うことを防止するために、酸素析出物に作る工程のドナーキリングを行うが、本発明の実施例の２段階急速熱処理工程は、前記ドナーキリング工程段階で行うことが好ましい。その次、シリコンウェーハの表面をポリシングする段階（Ｓ５０）と、シリコンウェーハの表面を鏡面化するための鏡面研磨段階（Ｓ６０）及び洗浄段階（Ｓ７０）を行う。このような工程を経たシリコンウェーハはパッケージングされて製品化される。
前記シリコン単結晶を成長させる段階（Ｓ１０）について簡略に説明すると、まず、種結晶から細長い結晶を成長させるネッキング (necking)段階を経て、シリコン単結晶を直径方向に成長させて目標の直径に作るはんだ付け段階を減る。前記はんだ付け段階を経た後は、一定の直径を有する結晶が成長するが、この過程をボディグローイング(body growing)段階と呼ぶ。一定の長さだけボディグローイングが行われた後には結晶の直径を徐々に減少させて結局溶融シリコンから分離させるテーリング(tailing)工程段階を経て結晶成長段階を仕上げる。このような結晶成長工程はホットゾーンという空間で行われるが、ホットゾーンは結晶成長装置(グロワー)で溶融シリコンが単結晶インゴットに成長する際の溶融シリコンとインゴット接触周囲の空間を意味する。前記結晶成長装置は溶融炉、加熱装置、保温構造物、インゴット引き上げ装置、回転軸などを含む装備で構成される。
以上、本発明の好適な実施例を挙げて詳細に説明したが、本発明はこれらの実施例に限定されるものではなく、本発明の技術的思想の範囲から逸脱することなく、当分野で通常の知識を有する者によって様々な変形が可能である。
一般的な方法で製造されたシリコンウェーハの欠陥濃度プロファイルを示した図である。 シリコン単結晶で点欠陥の特性による欠陥領域を示した図である。 ＯｉＳＦ(Oxidation Induced Stacking Fault)リングとＯｉＳＦディスクの形態を説明するために示した図である。 多重熱処理方法による欠陥検出方法を説明するために示したグラフである。 ＯｉＳＦディスクトレース(Disk Trace)を有するウェーハに対する表面微細欠陥の評価結果を示した図である。 ボイド性欠陥のない結晶に存在するＯｉＳＦリングとＯｉＳＦディスクの形態を説明するために示した図である。 酸素析出挙動の不均一な特性を示したグラフである。 本発明の実施例に係るシリコンウェーハに対するバルク積層欠陥(Bulk Stacking Fault)の濃度プロファイルを概略的に示したグラフである。 本発明の好適な実施例に係る２段階急速熱処理 (Rapid Thermal Processing:ＲＴＰ)工程を説明するために示したグラフである。 本発明の実施例に係る点欠陥を調節する方法をモデリング(Modeling)によって説明するために示した図である。 本発明の実施例によって製造されたシリコンウェーハのバルク積層欠陥密度を示したグラフである。 ウェーハ前面の表面からの距離によるＢＭＤ(Bulk Micro-Defect)密度を示したグラフである。 本発明の実施例によって製造されたシリコンウェーハのＢＭＤを示した光顕微鏡写真である。 ウェーハ中心からの距離によるデルタ［Ｏｉ］を示したグラフである。 ウェーハ中心からの距離によるＢＭＤ密度を示したグラフである。 ウェーハ中心からの距離によるＤＺ(Denuded Zone)の深さを示したグラフである。 本発明の実施例によって製造されたシリコンウェーハのＸＲＴ(X-ray Topography)結果を示した写真である。 本発明の実施例に係るシリコンウェーハを製造するための工程を説明するために示した図である。
符号の説明
Ｖ ベイカンシーリッチ領域 (vacancy rich region)
Ｉ インタースティシャルリッチ領域 (interstitial rich region)
Ｖ−Ｐｕｒｅ ベイカンシーピュア領域 (vacancy pure region)
Ｉ−Ｐｕｒｅ インタースティシャルピュア領域 (interstitial pure region)

Claims (47)

  1. 前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハにおいて、
    前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺ(Denuded Zone)と、
    前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、
    第１ＤＺと第２ＤＺとの間に形成され、欠陥の濃度プロファイルがウェーハの前面から後面方向に一定に保たれる分布を有するバルク領域とを含むシリコンウェーハ。
  2. 前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤ(Bulk Micro-Defect)であることを特徴とする請求項１記載のシリコンウェーハ。
  3. 前記第１ＤＺと前記ＤＺの間の領域におけるＢＭＤ欠陥の濃度は、３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項２記載のシリコンウェーハ。
  4. 前記欠陥はバルク積層欠陥であることを特徴とする請求項１記載のシリコンウェーハ。
  5. 前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項４記載のシリコンウェーハ。
  6. 前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内であることを特徴とする請求項１記載のシリコンウェーハ。
  7. 前記第１ＤＺ及び前記ＤＺは酸素析出物及びバルク積層欠陥が除去された無欠陥領域であることを特徴とする請求項１記載のシリコンウェーハ。
  8. 前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハにおいて、前記前面と後面の間の領域は、
    前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、
    前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、
    第１ＤＺと第２ＤＺとの間に形成されたバルク領域とを含むが、
    前記ウェーハの前面から前記ウェーハの後面までの欠陥濃度プロファイルは、前記ウェーハ前面と後面の間の中心部から軸対称の階段形状を有するが、前記バルク領域は、前記第１ＤＺと前記第２ＤＺとの境界で垂直上昇した濃度勾配を有し、バルク領域全体にわたって水平な濃度勾配を有し、前記バルク領域の欠陥濃度プロファイルは１０％偏差範囲内の平らな形を有するシリコンウェーハ。
  9. 前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤであることを特徴とする請求項８記載のシリコンウェーハ。
  10. 前記第１ＤＺと前記第２ＤＺの間のバルク領域におけるＢＭＤ欠陥の濃度は、３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項９記載のシリコンウェーハ。
  11. 前記欠陥はバルク積層欠陥であることを特徴とする請求項８記載のシリコンウェーハ。
  12. 前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項１１記載のシリコンウェーハ。
  13. 前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内であることを特徴とする請求項８記載のシリコンウェーハ。
  14. 前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハを準備する段階と、
    前記シリコンウェーハに対してベイカンシーを消費して酸素析出物の核形成を加速化させるための第１急速熱処理を行う段階と、
    前記シリコンウェーハの表面付近領域に存在する前記酸素析出物の核を除去し、前記シリコンウェーハのバルク領域に存在する前記酸素析出物の核をさらに成長させるための第２急速熱処理を行う段階とを含むシリコンウェーハの製造方法。
  15. 前記第２急速熱処理段階は前記第１急速熱処理段階より高い温度で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  16. 前記第１急速熱処理段階は温度１１２０℃〜１１８０℃の範囲で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  17. 前記第２急速熱処理段階は温度１２００℃〜１２３０℃の範囲で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  18. 前記第１急速熱処理段階は１秒〜５秒間の範囲で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  19. 前記第２急速熱処理段階は１秒〜１０秒間の範囲で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  20. 前記第１急速熱処理はアルゴンガスとアンモニアガスとの混合ガスを用いることを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  21. 前記第２急速熱処理はアルゴンガスを用いることを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  22. 前記第１急速熱処理段階と前記第２急速熱処理段階は同一の装備内でインシチュー(In-Situ)で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  23. 第１急速熱処理段階と前記第２急速熱処理段階はエクスシチュー(Ex-Situ)で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  24. 前記シリコンウェーハを準備する段階は、
    種結晶 (Seed Crystal)を溶融シリコンに浸して結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、
    成長したシリコン単結晶をウェーハの形にスライスする段階と、
    スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためのエッチング工程を行う段階とを含むことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  25. 前記第１急速熱処理段階と前記第２急速熱処理段階は、
    前記シリコンウェーハ内に含まれた結晶の成長時に発生した酸素が後続の熱処理過程で電子を放出してドナーの役割を果たすことを防止するために、酸素析出物に作る工程としてのドナーキリング(donor killing)工程段階で行うことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  26. 前記第２急速熱処理段階の後、
    前記シリコンウェーハの表面をポリシングする段階と、
    前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、
    前記シリコンウェーハを洗浄する段階とをさらに含むことを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  27. 前記第１及び第２急速熱処理段階の後、
    前記前面と後面の間の領域は、
    前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、
    前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、
    前記第１ＤＺと前記第２ＤＺとの間に設けられたバルク領域とを含むが、
    前記バルク領域の欠陥濃度プロファイルは一定に保たれる分布を有することを特徴とする請求項１４記載のシリコンウェーハの製造方法。
  28. 前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤであることを特徴とする請求項２７記載のシリコンウェーハの製造方法。
  29. 前記第１ＤＺと第２ＤＺの間の領域におけるＢＭＤ欠陥の濃度は３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項２８記載のシリコンウェーハの製造方法。
  30. 前記欠陥はバルク積層欠陥であることを特徴とする請求項２７記載のシリコンウェーハの製造方法。
  31. 前記第１ＤＺと前記第２ＤＺの間の領域におけるバルク積層欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項３０記載のシリコンウェーハの製造方法。
  32. 前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内であることを特徴とする請求項２７記載のシリコンウェーハの製造方法。
  33. （ａ）前面、後面、縁エッジ部及び前記前面と後面の間の領域を有するシリコンウェーハを準備する段階と、
    （ｂ）前記シリコンウェーハを急速熱処理装備にローディングする段階と、
    （ｃ）前記急速熱処理装備内の温度を目標の第１温度に急激に上昇させる段階と、
    （ｄ）前記第１温度で前記シリコンウェーハに対してベイカンシーを消費して酸素析出物の核形成を加速化させるのに必要な時間だけ維持して第１急速熱処理を行う段階と、
    （ｅ）前記急速熱処理装備内の温度を第２温度に急激に下降させる段階と、
    （ｆ）前記急速熱処理装備内の温度を前記第１温度より高い第３温度に急激に上昇させる段階と、
    （ｇ）前記シリコンウェーハの表面領域又は表面付近領域に存在する前記酸素析出物の核を除去し、前記シリコンウェーハのバルク領域に存在する前記酸素析出物の核をさらに成長させるのに必要な時間だけ前記第３温度に保って第２急速熱処理を行う段階と、
    （ｈ）前記急速熱処理装備内の温度を第４温度に急激に下降させる段階とを含むシリコンウェーハの製造方法。
  34. 前記第１急速熱処理は温度１１２０℃〜１１８０℃の範囲で行うことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  35. 前記第２急速熱処理段階は温度１２００℃〜１２３０℃の範囲で行うことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  36. 前記第１急速熱処理段階は１秒〜５秒間の範囲で行うことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  37. 前記第２急速熱処理段階は１秒〜１０秒間の範囲で行うことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  38. 前記（ｂ）段階ないし前記（ｈ）段階の間にはアルゴンガスを引き続き供給し、前記（ｄ）段階の間にはアンモニアガスを供給し、前記（ｅ）段階ないし前記（ｈ）段階の間には前記アンモニアガスの供給を遮断することを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  39. 前記シリコンウェーハを準備する段階は、
    種結晶 (Seed Crystal)を溶融シリコンに浸して結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、
    成長したシリコン単結晶をウェーハの形にスライスする段階と、
    スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためのエッチング工程を行う段階とを含むことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  40. 前記（ｂ）段階ないし前記（ｈ）段階は、
    前記シリコンウェーハ内に含まれた結晶の成長時に発生した酸素が後続の熱処理過程で電子を放出してドナーの役割を果たすことを防止するために、酸素析出物に作る工程のドナーキリング (donor killing)工程段階で行うことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  41. 前記（ｈ）段階の後、
    前記急速熱処理装備から前記シリコンウェーハをアンローディングする段階と、
    前記シリコンウェーハの表面をポリシングする段階と、
    前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、
    前記シリコンウェーハを洗浄する段階とをさらに含むことを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  42. 前記（ｈ）段階の後、
    前記前面と後面の間の領域は、
    前記ウェーハ前面の表面から所定の深さまで形成された第１ＤＺと、
    前記ウェーハ後面の表面から所定の深さまで形成された第２ＤＺと、
    前記第１ＤＺと前記第２ＤＺとの間に設けられたバルク領域とを含むが、
    前記バルク領域の欠陥濃度プロファイルは一定に保たれる分布を有することを特徴とする請求項３３記載のシリコンウェーハの製造方法。
  43. 前記欠陥は、酸素析出物とバルク積層欠陥を含むＢＭＤであることを特徴とする請求項４２のシリコンウェーハの製造方法。
  44. 前記第１ＤＺと第２ＤＺの間の領域におけるＢＭＤ欠陥の濃度は３.０×１０８〜１.０×１０１０ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項４３記載のシリコンウェーハの製造方法。
  45. 前記欠陥はバルク積層欠陥であることを特徴とする請求項４２記載のシリコンウェーハの製造方法。
  46. 前記第１ＤＺと前記第２ＤＺの間の領域における欠陥の欠陥濃度は、１.０×１０８〜３.０×１０９ｅａ／ｃｍ３の範囲で一定に保たれる分布を有することを特徴とする請求項４５記載のシリコンウェーハの製造方法。
  47. 前記第１ＤＺ及び前記第２ＤＺの深さは前記ウェーハの前面及び後面の表面から５μｍ〜４０μｍの範囲内であることを特徴とする請求項４２記載のシリコンウェーハの製造方法。
JP2003424487A 2003-09-05 2003-12-22 シリコンウェーハ及びその製造方法 Expired - Lifetime JP4741793B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-62283 2003-09-05
KR10-2003-0062283A KR100531552B1 (ko) 2003-09-05 2003-09-05 실리콘 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005086195A true JP2005086195A (ja) 2005-03-31
JP4741793B2 JP4741793B2 (ja) 2011-08-10

Family

ID=34225434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424487A Expired - Lifetime JP4741793B2 (ja) 2003-09-05 2003-12-22 シリコンウェーハ及びその製造方法

Country Status (5)

Country Link
US (2) US7242075B2 (ja)
JP (1) JP4741793B2 (ja)
KR (1) KR100531552B1 (ja)
CN (1) CN100373544C (ja)
TW (1) TWI249593B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
JP2010080582A (ja) * 2008-09-25 2010-04-08 Covalent Materials Corp シリコンウェーハの製造方法
WO2011013280A1 (ja) * 2009-07-27 2011-02-03 コバレントマテリアル株式会社 シリコンウェーハの熱処理方法
JP2012231050A (ja) * 2011-04-27 2012-11-22 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2018098314A (ja) * 2016-12-12 2018-06-21 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
KR20200036220A (ko) * 2018-09-28 2020-04-07 에스케이실트론 주식회사 실리콘 웨이퍼의 제조 방법
CN113517191A (zh) * 2020-04-09 2021-10-19 胜高股份有限公司 硅晶片及其制造方法
WO2024009659A1 (ja) * 2022-07-08 2024-01-11 株式会社Sumco シリコンウェーハ及びその製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
US7387948B2 (en) * 2005-08-04 2008-06-17 Grace Semiconductor Manufacturing Corporation Structure and method of forming a semiconductor material wafer
KR101313326B1 (ko) 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
CN101329988B (zh) * 2007-06-22 2010-05-19 中芯国际集成电路制造(上海)有限公司 一种可避免快速热处理被氧气污染的方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
KR101104492B1 (ko) * 2009-04-28 2012-01-12 삼성전자주식회사 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
KR101024322B1 (ko) 2009-10-30 2011-03-23 네오세미테크 주식회사 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법
KR101222217B1 (ko) * 2010-06-24 2013-01-15 주식회사 엘지실트론 단결정 잉곳 및 그 제조방법과 이를 통해 제조된 웨이퍼
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10253432B2 (en) * 2014-01-28 2019-04-09 Sumitomo Chemical Company, Limited Semiconductor substrate manufacturing method
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
US10453925B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth methods and structures thereof
CN107154354B (zh) * 2016-03-03 2020-12-11 上海新昇半导体科技有限公司 晶圆热处理的方法
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN114093764A (zh) 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片
US10032663B1 (en) * 2017-05-24 2018-07-24 Texas Instruments Incorporated Anneal after trench sidewall implant to reduce defects
KR102037744B1 (ko) * 2017-08-10 2019-10-29 에스케이실트론 주식회사 웨이퍼의 평가방법
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
CN113721076A (zh) * 2021-08-09 2021-11-30 上海新昇半导体科技有限公司 一种硅片电阻率的测量方法
CN114400183A (zh) * 2022-01-21 2022-04-26 长鑫存储技术有限公司 一种快速热处理方法以及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH11354529A (ja) * 1998-06-09 1999-12-24 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2003115491A (ja) * 2001-10-03 2003-04-18 Sumitomo Mitsubishi Silicon Corp シリコン半導体基板の熱処理方法
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1118697B1 (en) 1997-04-09 2003-04-02 MEMC Electronic Materials, Inc. Low defect density, vacancy dominated silicon
SG105513A1 (en) * 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
KR20010083771A (ko) * 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
KR100372097B1 (ko) 2000-12-26 2003-02-14 주식회사 실트론 웨이퍼의 열처리 방법
KR20020052562A (ko) 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
EP1688519A3 (en) * 2001-01-26 2007-10-17 MEMC Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100398505B1 (ko) * 2003-02-05 2003-09-19 코닉 시스템 주식회사 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH11354529A (ja) * 1998-06-09 1999-12-24 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2003115491A (ja) * 2001-10-03 2003-04-18 Sumitomo Mitsubishi Silicon Corp シリコン半導体基板の熱処理方法
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
US8382894B2 (en) 2007-05-02 2013-02-26 Siltronic Ag Process for the preparation of silicon wafer with reduced slip and warpage
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
JP5256195B2 (ja) * 2007-05-02 2013-08-07 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP2010080582A (ja) * 2008-09-25 2010-04-08 Covalent Materials Corp シリコンウェーハの製造方法
JP2011029429A (ja) * 2009-07-27 2011-02-10 Covalent Materials Corp シリコンウェーハの熱処理方法
US8399341B2 (en) 2009-07-27 2013-03-19 Covalent Materials Corporation Method for heat treating a silicon wafer
WO2011013280A1 (ja) * 2009-07-27 2011-02-03 コバレントマテリアル株式会社 シリコンウェーハの熱処理方法
JP2012231050A (ja) * 2011-04-27 2012-11-22 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2018098314A (ja) * 2016-12-12 2018-06-21 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
KR20200036220A (ko) * 2018-09-28 2020-04-07 에스케이실트론 주식회사 실리콘 웨이퍼의 제조 방법
KR102104074B1 (ko) * 2018-09-28 2020-04-23 에스케이실트론 주식회사 실리콘 웨이퍼의 제조 방법
CN113517191A (zh) * 2020-04-09 2021-10-19 胜高股份有限公司 硅晶片及其制造方法
JP2021168382A (ja) * 2020-04-09 2021-10-21 株式会社Sumco シリコンウェーハ及びその製造方法
JP7342909B2 (ja) 2020-04-09 2023-09-12 株式会社Sumco シリコンウェーハ及びその製造方法
WO2024009659A1 (ja) * 2022-07-08 2024-01-11 株式会社Sumco シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR20050024994A (ko) 2005-03-11
US7732352B2 (en) 2010-06-08
CN1591781A (zh) 2005-03-09
TWI249593B (en) 2006-02-21
KR100531552B1 (ko) 2005-11-28
US7242075B2 (en) 2007-07-10
US20050054124A1 (en) 2005-03-10
US20070298523A1 (en) 2007-12-27
CN100373544C (zh) 2008-03-05
JP4741793B2 (ja) 2011-08-10
TW200510582A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
JP4741793B2 (ja) シリコンウェーハ及びその製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5239155B2 (ja) シリコンウエーハの製造方法
US7977219B2 (en) Manufacturing method for silicon wafer
JP5256195B2 (ja) シリコンウエハ及びその製造方法
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
EP1758154A1 (en) Silicon wafer manufacturing method and silicon wafer
US6365461B1 (en) Method of manufacturing epitaxial wafer
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
TW202139266A (zh) 矽晶片及其製造方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP5965607B2 (ja) シリコンウェーハの製造方法
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP4003351B2 (ja) Ｉｇ処理法
US6461447B1 (en) Substrate for epitaxial growth
KR101383608B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
JP2010173887A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Ref document number: 4741793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term