KR102104074B1 - 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102104074B1
KR102104074B1 KR1020180115594A KR20180115594A KR102104074B1 KR 102104074 B1 KR102104074 B1 KR 102104074B1 KR 1020180115594 A KR1020180115594 A KR 1020180115594A KR 20180115594 A KR20180115594 A KR 20180115594A KR 102104074 B1 KR102104074 B1 KR 102104074B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
manufacturing
wafer
temperature
cleaning
Prior art date
Application number
KR1020180115594A
Other languages
English (en)
Other versions
KR20200036220A (ko
Inventor
박형국
이재형
장현수
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020180115594A priority Critical patent/KR102104074B1/ko
Publication of KR20200036220A publication Critical patent/KR20200036220A/ko
Application granted granted Critical
Publication of KR102104074B1 publication Critical patent/KR102104074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

실시예는 실리콘 웨이퍼를 SC-1 세정액으로 세정하는 (a) 단계; 상기 실리콘 웨이퍼를 SC-2 세정액으로 세정하는 (b) 단계; 상기 실리콘 웨이퍼의 전면에 20 내지 40 옴스트롱 두께와 1.8 내지 2.1 g/cm3의 밀도를 가지는 산화막을 형성하는 (c) 단계; 및 상기 실리콘 웨이퍼를 급속 열처리(rapid thermal process)하는 (d) 단계를 포함하는 실리콘 웨이퍼의 제조 방법을 제공한다.

Description

실리콘 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING SILICON WAFER}
실시예는 실리콘 웨이퍼의 제조 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼의 전면의 전 영역에서 디누드 존을 두껍게 확보하고 벌크 영역에서 게더링 능력(gattering ability)이 향상되는 실리콘 웨이퍼의 제조 방법에 관한 것이다.
반도체 등의 전자 부품이나 태양 전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는, 쵸크랄스키(czochralski, CZ) 법 등으로 실리콘 단결정 잉곳을 성장시킨 후, 일련의 공정을 통하여 제조된다. 그리고, 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등의 공정을 거쳐서 반도체가 제조된다.
반도체 소자의 집적화에 따라 디자인 룰(Design Rule)의 감소와 더불어 반도체 칩(Chip)의 적층을 통한 소자 집적화 기술이 널리 사용되고 있으며, 나날이 적층되는 칩의 수가 증가하고 있다.
이러한 칩 적층을 위하여 TCV(Through Silicon Via) 기술이 사용되고 있는데, CZ 법으로 성장시킨 실리콘 단결정 잉곳을 이용하여 제조된 실리콘 단결정 잉곳의 경우 벌크(bulk) 영역 등에 포함된 산소(Oxygen)가 열처리에 의해 미세한 산소 석출물로 성장할 수 있다.
이러한 산소 석출물은 금속 불순물을 제거하는 진성 게터링 사이트(intrinsic gattering site)로 작용하므로, 반도체 소자의 작동에 필수적이나, 실리콘 웨이퍼의 전면에서는 반도체 소자와 소자의 사이에 신호를 주고 받을 수 있는 통로를 만드는데 방해가 되는 요소가 될 수 있다.
이를 제어하기 위해서는 TSV 기술이 적용되는 실리콘 웨이퍼의 전면에서 일정한 깊이까지는 미세한 산소 석출물이 없으나, 그 이상의 깊이에서는 높은 밀도의 산소 석출물이 생성되는 실리콘 웨이퍼가 이상적이다.
실시예는 실리콘 웨이퍼의 전면에서 일정한 깊이까지는 미세한 산소 석출물이 없으나, 그 이상의 깊이에서는 높은 밀도의 산소 석출물이 생성되는 실리콘 웨이퍼를 제조하는 방법을 제공하고자 한다.
실시예는 실리콘 웨이퍼를 SC-1 세정액으로 세정하는 (a) 단계; 상기 실리콘 웨이퍼를 SC-2 세정액으로 세정하는 (b) 단계; 상기 실리콘 웨이퍼의 전면에 20 내지 40 옴스트롱 두께와 1.8 내지 2.1 g/cm3의 밀도를 가지는 산화막을 형성하는 (c) 단계; 및 상기 실리콘 웨이퍼를 급속 열처리(rapid thermal process)하는 (d) 단계를 포함하는 실리콘 웨이퍼의 제조 방법을 제공한다.
(c)단계는, 상기 실리콘 웨이퍼에 오존수를 공급하여 이루어질 수 있다.
(d) 단계는, 1150 내지 1300 ℃의 온도에서 이루어질 수 있다.
(d) 단계는, 5초 내지 15초 동안 이루어질 수 있다.
(d) 단계에서, 급속 열처리를 위한 승온과 강온은 35 내지 50 ℃/초로 이루어질 수 있다.
(d) 단계는 4000 내지 6000 ppm의 산소 부분압에서 이루어질 수 있다.
(d) 단계 후에, 상기 웨이퍼의 전면에 디누드 영역(denuded zone)이 적어도 50 마이크로 미터 이상의 두께로 형성될 수 있다.
(d) 단계 후에, 상기 웨이퍼의 벌크(bulk) 영역에서 산소 석출물이 5×108개/cm3 이상의 밀도로 형성될 수 있다.
실시예에 따른 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼에 세정 공정 후에 화학적인 산화막을 형성시켜서 후속 열처리에서 발생할 수 있는 산소 석출물을 줄일 수 있고, 제조된 실리콘 웨이퍼는 전면의 디누드 영역의 두께가 적어도 50 마이크로 미터 이상일 수 있고, 벌크(bulk) 영역에서 산소 석출물이 5×108개/cm3 이상의 밀도로 형성될 수 있다.
도 1은 실시예에 따른 실리콘 웨이퍼의 제조 방법의 순서도이고,
도 2는 도 1의 실리콘 웨이퍼의 제조 방법에서 급속 열처리 공정을 나타낸 도면이고,
도 3은 도 1의 웨이퍼의 제조 방법으로 제조된 실리콘 웨이퍼의 구조를 나타낸 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
본 발명의 일 실시예에 따른 실리콘 웨이퍼의 제조를 위하여 CZ법 등으로 성장된 실리콘 단결정 잉곳의 외주면을 가공하는 연삭 공정, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱 공정(polishing)을 진행한 후, 웨이퍼 표면의 오염물질을 제거하기 위하여 후술하는 세정 공정(cleaning)과 산화막 형성 공정 및 급속 열처리(Rapid thermal process) 공정을 진행할 수 있다.
도 1은 실시예에 따른 실리콘 웨이퍼의 제조 방법의 순서도이다.
실시예에 따른 웨이퍼의 제조 방법은, 실리콘 웨이퍼를 SC-1 세정액으로 세정하는 단계(S110)와, 실리콘 웨이퍼를 SC-2 세정액으로 세정하는 단계(S120)와, 실리콘 웨이퍼의 전면에 20 내지 40 옴스트롱 두께와 1.8 내지 2.1 g/cm3의 밀도를 가지는 산화막을 형성하는 단계(S130), 및 실리콘 웨이퍼를 급속 열처리(rapid thermal process)하는 단계(S140)를 포함할 수 있다.
실리콘 웨이퍼를 습식 세정하며, 암모니아 등의 염기성 용액인 SC-1 세정액으로 먼저 세정하고, 염산 등의 산성용액인 SC-2 세정액으로 세정을 할 수 있다.
SC-1(Standard Clean-1, APM) 세정액을 이용한 세정 공정은, 암모니아, 과산화수소 그리고 물을 예를 들면 1:1:5의 비율로 혼합하여 75~90℃ 정도의 온도에서 10~20분 정도 세정하는데, H2O2가 H2O+O2로 분리되어 강한 산화작용으로 실리콘 웨이퍼의 표면 유기 물질들이 물에 잘 용해되는 복합물질을 형성할 수 있다.
상세하게는 H2O2의 산화와 NH4OH의 용해 및 식각으로 파티클(particle)을 제거하고, 또한 표면의 유기오염물과 Au, Ag, Cu, Ni, Cd, Zn, Co, Cr 등과 같은 잔존하는 금속 불순물들이 동시에 제거될 수 있다.
SC-2(Standard Clean-2, HPM) 세정액을 이용한 세정 공정은 염산, 과산화수소 그리고 물을 예를 들면 1:1:5의 비율로 혼합하여 75~85℃ 정도의 온도에서 잔류 금속 불순물들(heavy metals, alkali ions 그리고 metal hydroxides)이 제거될 수 있다. 세정 후 실리콘 웨이퍼 표면은 15옴스트롱(Å) 정도의 화학적 산화막이 형성되고 표면은 친수성 특성을 나타낼 수 있다.
세정 온도를 75~85℃의 온도로 하는 이유는 이 온도구간이 적당히 높은 온도로서 세정액을 충분히 활성화함과 동시에 과산화수소의 분해가 급속히 진행되지 않는 낮은 온도이기 때문이며, 이러한 방법은 일반적인 금속불순물 외에도 알칼리 금속들을 제거할 수 있다.
그리고, 실리콘 웨이퍼의 표면 특히 전면(front side)에 산화막(ooxide layer)를 형성할 수 있는데, 예를 들면 오존수를 공급하여 산화막을 형성할 수 있다.
후술하는 급속 열처리 공정에서 실리콘 웨이퍼의 표면의 금속 오염을 제어하고 또한 실리콘 웨이퍼의 표면과 가스(gas)가 일정하게 반응할 수 있도록 필터(filter)를 형성할 수 있는데, 본 실시예에서는 필터로서 산화막을 형성할 수 있다.
여기서, 고온의 급속 열처리 공정에서, 플로우(flow)되는 가스에도 미량의 산소가 포함되어 실리콘 웨이퍼의 표면에 산화막이 성장할 수 있다. 그러나, 산화막이 성장하는 초기에는 산소가 미량이라도 급격하게 산화막이 성장하여 웨이퍼의 전면에서 일정하게 반응하기 어렵다.
따라서, 본 실시예에서는 급속 열처리 이전에 웨이퍼의 표면에 필터로 화학적인 실리콘 산화막을 일정한 두께로 성장시켜서, 고온의 급속 열처리 공정에서 웨이퍼의 전면에서 일정한 표면 반응이 일어나도록 할 수 있다.
이때, 상술한 필터로서 작용을 하려면, 열산화막에 비하여 낮은 밀도를 가져야 한다. 상세하게는 열산화막은 2.27g/cm3보다 밀도가 클 수 있는데, 실시예에 의한 화학적인 산화막은 1.8~ 2.1g/cm3의 밀도를 가질 수 있다. 또한, 필터로서의 작용을 위하여 산화막은 20 내지 40 옴스트롱의 두께를 가질 수 있다. 실시예에서는 이러한 특성을 가지는 산화막을 제조하기 위하여 오존수를 공급하여 화학적인 산화막을 형성할 수 있다.
그리고, 표면에 화학적인 산화막이 형성된 실리콘 웨이퍼를 급속 열처리(rapid thermal process)할 수 있다.
도 2는 도 1의 실리콘 웨이퍼의 제조 방법에서 급속 열처리 공정을 나타낸 도면이다.
상술한 SC-1 세정액 및 SC-2 세정액으로 세정한 실리콘 웨이퍼를 제1 구간(Ⅰ)의 온도에서 제2 구간(Ⅱ)의 온도로 승온하여, 제3 구간(Ⅲ)의 온도에서 급속 열처리 공정(Rapid thermal process)을 진행할 수 있다. 그리고, 제4 구간(Ⅳ)의 온도로 강온하여, 제5 구간(Ⅴ)에서는 급속 열처리 공정이 완전히 종료되어 이후의 공정을 진행할 수 있다.
급속 열처리 공정은 도 2의 제3 구간(Ⅲ)을 뜻할 수 있으나, 넓은 의미로는 제2 구간(Ⅱ)과 제3 구간(Ⅲ) 및 제4 구간(Ⅳ)을 모두 포함할 수도 있다.
제1 구간(Ⅰ)과 제5 구간(Ⅴ)의 온도(t1)은 예를 들어 500 내지 800 도(℃)이고 상세하게는 750도일 수 있고, 제3 구간(Ⅲ)의 온도(t2)는 예를 들어 1150 내지 1300 도(℃)이고 상세하게는 1250도일 수 있다.
그리고, 승온 구간인 제2 구간(Ⅱ)과 강온 구간인 제4 구간(Ⅳ)에서 1초당 35 내지 50도(℃)의 비율로 온도가 승강할 수 있다.
제3 구간(Ⅲ)에서의 급속 열처리는 5초 내지 15초 동안 상세하게는 10초 동안 진행될 수 있으며, 이때 공정 챔버 내에서 산소의 부분압은 4000 내지 6000 ppm(part per million)일 수 있으며 상세하게는 5000 ppm일 수 있다.
도 3은 도 1의 웨이퍼의 제조 방법으로 제조된 실리콘 웨이퍼의 구조를 나타낸 도면이다.
상술한 공정으로 제조된 실리콘 웨이퍼(wafer)는, 전면(front side)의 디누드 영역(denuded zone)의 두께가 적어도 50 마이크로 미터 이상일 수 있고, 벌크(bulk) 영역에서 산소 석출물이 5×108개/cm3 이상의 밀도로 형성될 수 있다. 디누드 영역이 50 마이크로 미터 이상의 두께로 형성되어야, TSV 기술을 적용할 때 건식 식각을 통하여 소자 하나 하나를 제조하기에 용이할 수 있다.
따라서, 디누드 영역의 두께가 반도체 소자와 소자의 사이에 신호를 주고 받을 수 있는 통로를 만드는데 충분할 수 있으며, 벌크 영역의 산소 석출물도 게터링 사이트(gattering site)로 작용하기에 충분하여 반도체 공정 중 발생할 수 있는 금속 오염을 포집하여 반도체가 작동하는데 문제가 발생하지 않게 하는 게터링 능력(gattering ability)이 충분할 수 있다.
실리콘 단결정 잉곳을 가공한 실리콘 웨이퍼의 경우, 초기산소 농도와 산소 석출물의 양이 일반적으로 비례 관계를 가지는데, CZ법으로 제조된 실리콘 웨이퍼는 실리콘을 용융시키는 온도에서 공정을 진행하는 동안 석영 도가니로부터 용해된 산소가 성장중인 실리콘 단결정으로 혼입되어 실리콘 단결정 원자구조에서 격자간 위치에 존재하게 되므로, 공정 특성상 초기산소농도를 낮추는 것에 한계가 있다.
특히 디누드 영역의 두께를 충분히 확보하기 위하여 에피 웨이퍼 또는 고온 어닐(anneal) 웨이퍼를 사용할 수 있다. 에피 웨이퍼는 실리콘 웨이퍼 위에 균일한 에피택셜층(Homogeneous Epitaxial Layer)을 성장시킨 웨이퍼이고, 고온 어닐 웨이퍼는 실리콘 웨이퍼를 고온에서 1시간 이상 열처리한 웨이퍼인데, 에피 웨이퍼나 고온 어닐 웨이퍼의 경우 제조 원가가 증가하는 문제점이 있었는데, 이러한 문제점을 해결하기 위하여 고온에서 급속 열처리된 실리콘 웨이퍼를 사용하는 경우에는 충분한 디누드 영역을 확보하지 못할 수 있었으나, 실시예에 의한 실리콘 웨이퍼의 제조 방법은 실리콘 웨이퍼에 세정 공정 후에 화학적인 산화막을 형성시켜서 후속 열처리에서 발생할 수 있는 비정상적으로 발생되는 표면 근방의 산소 석출물을 줄일 수 있다.

Claims (8)

  1. 실리콘 웨이퍼를 SC-1 세정액으로 세정하는 (a) 단계;
    상기 실리콘 웨이퍼를 SC-2 세정액으로 세정하는 (b) 단계;
    상기 실리콘 웨이퍼의 전면에 20 내지 40 옴스트롱 두께와 1.8 내지 2.1 g/cm3의 밀도를 가지는 산화막을 형성하는 (c) 단계;
    상기 실리콘 웨이퍼를 급속 열처리(rapid thermal process)하는 (d) 단계; 및
    상기 웨이퍼의 전면에 디누드 영역(denuded zone)이 50 마이크로 미터 이상의 두께로 형성되는 단계를 포함하는 실리콘 웨이퍼의 제조 방법.
  2. 제1 항에 있어서,
    상기 (c)단계는, 상기 실리콘 웨이퍼에 오존수를 공급하여 이루어지는 실리콘 웨이퍼의 제조 방법.
  3. 제1 항에 있어서,
    상기 (d) 단계는, 1150 내지 1300 ℃의 온도에서 이루어지는 실리콘 웨이퍼의 제조 방법.
  4. 제1 항 또는 제 3 항에 있어서,
    상기 (d) 단계는, 5초 내지 15초 동안 이루어지는 실리콘 웨이퍼의 제조 방법.
  5. 제1 항 또는 제3 항에 있어서,
    상기 (d) 단계에서, 급속 열처리를 위한 승온과 강온은 35 내지 50 ℃/초로 이루어지는 실리콘 웨이퍼의 제조 방법.
  6. 제1 항 또는 제3 항에 있어서,
    상기 (d) 단계는 4000 내지 6000 ppm의 산소 부분압에서 이루어지는 실리콘 웨이퍼의 제조 방법.
  7. 삭제
  8. 제1 항 또는 제3 항에 있어서,
    상기 (d) 단계 후에, 상기 웨이퍼의 벌크(bulk) 영역에서 산소 석출물이 5×108개/cm3 이상의 밀도로 형성되는 실리콘 웨이퍼의 제조 방법.
KR1020180115594A 2018-09-28 2018-09-28 실리콘 웨이퍼의 제조 방법 KR102104074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180115594A KR102104074B1 (ko) 2018-09-28 2018-09-28 실리콘 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180115594A KR102104074B1 (ko) 2018-09-28 2018-09-28 실리콘 웨이퍼의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200036220A KR20200036220A (ko) 2020-04-07
KR102104074B1 true KR102104074B1 (ko) 2020-04-23

Family

ID=70291112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115594A KR102104074B1 (ko) 2018-09-28 2018-09-28 실리콘 웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR102104074B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356416A (ja) * 2003-05-29 2004-12-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2005086195A (ja) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc シリコンウェーハ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831447B1 (ko) * 2006-07-03 2008-05-21 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 웨이퍼의 표면 거칠기 개선 방법
KR100841994B1 (ko) * 2006-12-20 2008-06-27 주식회사 실트론 실리콘 웨이퍼의 산화막 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356416A (ja) * 2003-05-29 2004-12-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2005086195A (ja) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR20200036220A (ko) 2020-04-07

Similar Documents

Publication Publication Date Title
US6191009B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP5276863B2 (ja) シリコンウェーハ
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP4289354B2 (ja) 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
JP4405082B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
EP1035236A1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
KR100423752B1 (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
TW200903646A (en) Epitaxial wafer manufacturing method and epitaxial wafer
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP3985768B2 (ja) 高抵抗シリコンウェーハの製造方法
EP1122342B1 (en) Method for removing defects of single crystal material
WO1998025299A1 (fr) Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
JP2008311418A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
KR101143983B1 (ko) 실리콘 에피택셜 웨이퍼의 제조방법
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
KR102104074B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5510256B2 (ja) シリコンウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP2005060168A (ja) ウエーハの製造方法
KR100308183B1 (ko) 웨이퍼의 제조방법
JP5505241B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right