JP5505241B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5505241B2
JP5505241B2 JP2010226744A JP2010226744A JP5505241B2 JP 5505241 B2 JP5505241 B2 JP 5505241B2 JP 2010226744 A JP2010226744 A JP 2010226744A JP 2010226744 A JP2010226744 A JP 2010226744A JP 5505241 B2 JP5505241 B2 JP 5505241B2
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
resistivity
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010226744A
Other languages
English (en)
Other versions
JP2012076980A (ja
Inventor
祥泰 古賀
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010226744A priority Critical patent/JP5505241B2/ja
Publication of JP2012076980A publication Critical patent/JP2012076980A/ja
Application granted granted Critical
Publication of JP5505241B2 publication Critical patent/JP5505241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はシリコンウェーハの製造方法に関するものであり、特に、デバイス製造工程における熱処理工程を経た後にも高抵抗を維持するシリコンウェーハの製造方法に関するものである。
移動体通信用や近距離無線LANなど、高周波のデバイスの普及または微細化や信号量の増大から、高周波回路の需要が増大している。この高周波回路の基板には高抵抗率を有することが要求され、従来は、高価な砒化ガリウム(GaAs)等の化合物半導体が使用されていた。
このような用途の、例えば、通常のチョクラルスキー法(CZ法)によるシリコンインゴットから作製された基板によるCMOS(Complementary Metal Oxide Semiconductor)では、消費電力が大きく、さらに基板ノイズの発生が大きくなるため、不適とされてきた。ところが、最近では、微細化の技術や設計などの改善が進められ、抵抗率の高いシリコンウェーハを用いて、これらの問題点が克服できるようになっている。
ここで、高純度シリコンの抵抗率は2.3×10Ω・cm程度であり、このままでは電気抵抗が大きすぎるため、ホウ素(B)やリン(P)などのドーパントを微量添加し、所望の抵抗率に調整される。
この、CZ法によるシリコンインゴットは、石英るつぼを用いて原料を溶解し、その融液から直接引き上げ育成して製造されるため、るつぼから溶け出した酸素を通常20ppma(1×1018atoms/cm)程度含有している。
しかし、CZ法により得られたシリコンウェーハ中の酸素は、デバイス製造工程における350〜500℃程度の熱処理において、サーマルドナーやニュードナーといった、電気的に活性な酸素ドナーを形成するため、デバイス製造工程における熱処理の前後でウェーハの抵抗率が変動してしまい、所望の抵抗率が得られない問題があった。
通常のシリコンウェーハのように抵抗率が小さい場合、上記デバイス製造工程における熱処理によって発生する酸素ドナーが、ウェーハの抵抗率に与える影響は無視できる。しかし、高抵抗のp型シリコンウェーハでは、上記熱処理により酸素ドナーが発生すると抵抗率が増加し、熱処理前の酸素濃度が高く酸素ドナーの発生量が更に増加した場合には、酸素ドナーがp型不純物を打ち消して導電型がp型からn型へ逆転して抵抗率が減少するという、抵抗率の著しい変動が生じる。
このような抵抗率の変動を抑制するための方法として、磁場印加CZ法(MCZ法)によって酸素濃度の低いCZ結晶を製造する方法が提案されている。例えば、特許文献1には、MCZ法において、高純度の合成石英ガラス製のるつぼを使用することにより、10000Ω・cm以上の抵抗値を有するシリコンウェーハの製造方法が提案されている。
また、特許文献2には、CZ法により、抵抗率が100Ω・cm以上であり酸素濃度が5〜10ppmaである低酸素シリコンインゴットを育成し、得られたシリコンウェーハに対して急速加熱及び急速冷却熱処理を行ってシリコンウェーハに原子空孔を注入することにより、酸素ドナーの発生による抵抗率の低下を防ぎ、高いゲッタリング効果を有するシリコンウェーハを製造する方法が提案されている。
しかし、特許文献1及び2に記載の方法は、高純度のるつぼの使用やシリコンインゴットを製造する際の初期酸素濃度を低減することによりシリコンウェーハの高抵抗化を実現しているため、シリコンインゴット製造時の初期酸素濃度が過度に低減され、デバイス製造工程においてウェーハ中にスリップが発生してウェーハの機械的強度や重金属不純物のゲッタリング能力が低下する問題があった。
そこで、これらの問題を解決するために、特許文献3には、CZ法により、10〜25ppma程度の通常の酸素量を含むシリコンウェーハを製造し、該シリコンウェーハに、酸素析出処理を施して、ウェーハ中の酸素濃度を8ppma以下にする技術について開示されている。
また、特許文献4には、CZ法によりシリコンインゴットを成長させる際に炭素を添加し、昇温による前熱処理と、高温熱処理及び中温熱処理を組み合わせて行うことにより、デバイス製造工程の熱処理における酸素ドナーの発生を抑制する技術について記載されている。
特開平5−58788号公報 特開2003−68744号公報 国際公開第00/55397号パンフレット 特許第4289354号公報
しかしながら、特許文献3及び4に記載の方法は、過度の酸素濃度の低減による機械的強度やゲッタリング能力の低下を回避することができるものの、その双方ともに長時間に亘る熱処理を要するため、製造コストが増大する問題がある。
そこで、本発明の目的は、デバイス製造工程における熱処理を経た後にも高抵抗を維持するシリコンウェーハを高い生産性を以て製造する方法を提供することにある。
発明者らは、上記課題を解決する方途について鋭意検討した。上記の従来技術で製造される高抵抗シリコンウェーハは、その全てがウェーハの表面から裏面に至るまで導電型が逆転せず、高抵抗に維持されている。しかしながら、近年のデバイスパッケージプロセス技術の進展により、デバイスチップの厚みは30μm程度まで薄くなっており、ウェーハ表面から裏面に至る全てにおいて導電型及び高抵抗を維持する必要が無くなってきている。
そこで、デバイスチップの最終的な厚みが予め分かっている場合に、ウェーハの表面から少なくともデバイスチップの厚みまで、導電型が逆転せずに設定された抵抗率が維持されるウェーハを高い生産性を以て製造するためには、設定された抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後のシリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、シリコンインゴットの成長を、前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、デバイスのチップ形成領域より厚いプロファイルを有する酸素濃度となる条件にて行うことが有効であることを見出し、本発明を完成させるに至った。
即ち、本発明のシリコンウェーハの製造方法は、設定抵抗率に応じてドーパントを添加してシリコンインゴットをチョクラルスキー法により成長させ、該シリコンインゴットをスライスして前記設定抵抗率を有するシリコンウェーハを製造するに当たり、前記設定抵抗率毎に、前記シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、前記デバイスのチップ形成領域より厚いプロファイルを有する、酸素濃度となる条件にてシリコンインゴットの成長を行うことを特徴とするものである。
また、本発明のシリコンウェーハの製造方法において、前記シリコンウェーハ中の炭素濃度が1×1016atoms/cm(ASTM F123−1981)以上であることを特徴とするものである。
また、本発明のシリコンウェーハの製造方法において、前記シリコンウェーハ中の窒素濃度が1×1013atoms/cm以上であることを特徴とするものである。
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハの表面に透過性レーザを照射し、前記シリコンウェーハの表面から前記所定の深さ位置にゲッタリングシンクを形成することを特徴とするものである。
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハに対して、炭素イオン注入により、前記シリコンウェーハの表面から前記所定の深さ位置にゲッタリングシンクを形成することを特徴とするものである。
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にSOI構造を形成することを特徴とするものである。
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にエピタキシャル構造を形成することを特徴とするものである。
本発明によれば、長時間に亘る熱処理を必要としないため、デバイス製造工程における熱処理を経た後にも、シリコンウェーハの表面から少なくとも最終的なチップの厚さに相当する深さまでは高抵抗率を維持するシリコンウェーハを高い生産性を以て製造することができる。
ウェーハ中のサーマルドナーの量とデバイス製造工程における熱処理後のウェーハの抵抗率との関係を示す模式図である。 初期酸素濃度に対する、ウェーハ表面からの深さとデバイス製造工程における熱処理後のウェーハの抵抗率との関係を示す図である。 透過性レーザ照射によるシリコンウェーハ内部におけるゲッタリングシンクの形成を示す図である。 炭素イオン注入によるシリコンウェーハ内部におけるゲッタリングシンクの形成を示す図である。
以下、図面を参照して、本発明の実施形態について説明する。
図1は、ウェーハ中のサーマルドナー量とデバイス製造工程における熱処理後のウェーハの抵抗率との関係を示す模式図である。ここで、設定された抵抗率は1000Ω・cmである。上述のように、デバイス製造工程における熱処理により、ウェーハ中にサーマルドナーが発生し、その量が増加すると、ウェーハ中のアクセプターを打ち消して抵抗率が増加する(理論的には無限大まで増加する)。サーマルドナーの量が更に増加すると、導電型がp型からn型へ逆転して抵抗率が減少し、設定した抵抗率である1000Ω・cmよりも小さくなってしまう。
また、デバイス製造工程における熱処理中にウェーハ表面の格子間酸素が外方拡散することから、デバイス製造工程後では、ウェーハ中のサーマルドナー量は、表面ほど少なく、内部ほど多い。従って、図1の横軸は、ウェーハ表面からの深さに置き換えることができる。
上述のように、近年のデバイスチップの厚みは30μm程度まで薄厚化されており、ウェーハ表面から裏面に至る領域の全てにおいて低い酸素濃度を維持する必要は無くなってきている。つまり、ウェーハの表面から最終的にチップ領域として使用される厚みに相当する深さ位置まで、導電型が逆転せずに設定した抵抗率よりも大きい抵抗率が維持されていればよい。そこで、発明者らは、デバイスチップの最終的な厚みが予め分かっている場合に、ウェーハの表面から最終的にチップ領域として使用される厚みに相当する深さ位置まで、導電型が逆転せず、かつ設定された抵抗率が維持されているウェーハを高い生産性を以て製造するには、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、デバイスのチップ形成領域より厚いプロファイルを有する、酸素濃度となる条件にてシリコンインゴットの成長を行うことが有効であることを見出したのである。
図2は、1000Ω・cmの設定抵抗率を有する200mmのp型シリコンウェーハについて、シリコンインゴット酸素濃度、即ち、デバイス製造工程における熱処理前の酸素濃度(以下、「初期酸素濃度」と称する)に対する、ウェーハの表面からの深さとデバイス製造工程における熱処理後のウェーハの抵抗率との関係を示している。ここで、初期酸素濃度としては、9×1017atoms/cm、10×1017atoms/cm及び11×1017atoms/cmについて調べた。また、デバイス製造工程における熱処理として、400℃にて30分間及び350℃にて35分間の熱処理を採用した。
尚、本発明において、シリコンウェーハ中の酸素濃度及び炭素濃度は、それぞれASTM F121−1979及びASTM F123−1981の換算係数を用いて求めている。
この図から、ウェーハ表面からの深さの変動とともに、抵抗率が大きく変動することが分かる。即ち、ウェーハの表面からの深さの増加とともに抵抗率が増大し、深さが更に増加すると、ピーク位置にてp型からn型へ導電型が逆転して抵抗率は減少が減少し、最終的には設定された抵抗率よりも小さくなってしまう。ここで、導電型がp型からn型へ逆転する深さ位置(即ち、プロファイルのピーク位置)は、初期酸素濃度が高いほど浅くなり、例えば初期酸素濃度が9×1017atoms/cmの場合にはピーク位置の深さは77μm程度であるのに対し、11×1017atoms/cmの場合には13μm程度である。このようなプロファイルを予め求めておくことにより、ウェーハの表面から最終的にチップ領域として使用される厚みに相当する深さ位置まで、導電型が逆転せずに設定した抵抗率が維持されたウェーハを製造することができる。
以下、本発明のウェーハの製造方法の各工程について具体的に説明する。
まず、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを複数のシリコンインゴット酸素濃度において予め求めておく。
ここで、設定抵抗率としては、例えば500Ω・cm、1000Ω・cm、3000Ω・cm、5000Ω・cm、10000Ω・cmとする。
また、初期酸素濃度については、例えば4×1017〜15×1017atoms/cmの範囲について上記プロファイルを求めておく。
次に、得られたプロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、デバイスのチップ形成領域より厚いプロファイルを有する初期酸素濃度を見つけ、該酸素濃度となる条件にてシリコンインゴットの成長を行うようにする。図2を参照して説明すると、例えば設定抵抗率が1000Ω・cmであり、デバイスチップの最終的な厚みが25μmであると予め分かっている場合に、初期酸素濃度が11×1017atoms/cmの場合には、表面から13μm程度の深さ位置にて導電型が逆転してしまうため不適であるが、10×1017atoms/cmの場合には、表面から40μmの深さ位置においても導電型が逆転せずに1000Ω・cmの抵抗率が維持されているため、初期酸素濃度、即ち、インゴットの酸素濃度としては、10×1017atoms/cmを選択すればよいことになる。
こうして得られたウェーハにおいて、表面から最終的にチップに使用される厚みに相当する深さよりも深い位置にて導電型が逆転する場合があるが、デバイス製造工程において、ウェーハの裏面が最終的なデバイスチップ厚まで研磨されるため問題はない。
本発明のウェーハの製造方法において、シリコンウェーハの抵抗率は特に限定されないが、送受信回路のインダクタ特性を向上させるために500Ω・cm以上、また、ウェーハ製造装置内の金属汚染レベルのばらつきを考慮して、現実的に10000Ω・cm未満であることが好ましい。
また、ウェーハ強度の観点からは、デバイス製造工程におけるスリップの発生を抑制するため、初期酸素濃度は2×1017atoms/cm以上とすることが好ましい。
このように、本発明のウェーハの製造方法においては長時間に亘る熱処理を施さないため、デバイス製造工程における熱処理を経た後にも、シリコンウェーハの表面から少なくとも最終的なチップの厚さに相当する深さまでは高抵抗を維持するシリコンウェーハを高い生産性を以て製造することができる。
また、従来技術のように、ウェーハの抵抗率を維持するために初期酸素濃度を不必要に低減させる必要はなくなり、過度の酸素濃度の低減に伴うゲッタリング能力や機械的強度の低下を防止することができる。
以上の本発明の方法により製造されるシリコンウェーハ中の炭素濃度及び窒素濃度を適切に設定することにより、ウェーハに含まれる酸素の析出効果を高め、ゲッタリング能力を更に向上させることができる。そのために、シリコンウェーハにおける炭素濃度は、1×1016〜3×1017atoms/cmであることが好ましい。ここで、炭素濃度の限定理由は、1×1016atoms/cm未満の場合には、析出物を十分に形成することができないためであり、3×1017atoms/cmよりも大きい場合には、転位が形成されるためである。
また、シリコン基板へ窒素を添加すると、酸素析出物のサイズを増大させる効果を有する。そこで、シリコンウェーハ中の窒素濃度は、1×1013〜3×1013atoms/cmであることが好ましい。ここで、窒素濃度の限定理由は、1×1013atoms/cm未満では、析出物サイズの増大効果が得られなくなるためであり、3×1013atoms/cmよりも大きい場合には酸素・窒素ドナーの影響で基板抵抗率の減少が顕在化してくるためである。
以上の本発明の方法により製造されたシリコンウェーハに透過性レーザを照射して、表面から所定の深さ位置に重金属不純物に対するゲッタリングシンクを形成し、ゲッタリング能力を更に高めることができる。
図3は、シリコンウェーハにレーザビームの照射を開始した直後におけるレーザビームの焦点位置近傍を説明するための断面拡大図である。レーザビーム10は、集光用レンズ11を用いて、シリコンウェーハ20の所定の深さ位置21にレーザビーム10の焦点位置を合わせて、シリコンウェーハ20の両面のうち、いずれか一方から照射され、所定の深さ位置21にレーサビーム10を集光することにより、多光子吸収過程を生じさせて改質部分22を形成する。この改質部分22は、アモルファス状態であると考えられるが、この改質部分22をゲッタリングシンクとして利用するのである。
所定の深さ位置21は、シリコンウェーハ20の表面から所定の深さ位置21までの厚さdが、最終的に得られるチップの厚さとなるようにする。この深さ位置21の調整は、近赤外領域の透過性に優れる集光レンズ11を用いてレーザビーム10を集光し、シリコンウェーハ20の位置を上下させて所定の深さ位置21に焦点を結像させることによって制御できる。
ここで、レーザ源としては低出力レーザを用いることが好ましく、例えばフェムト秒レーザのような超短パルスレーザを用いることがより好ましい。超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによりレーザ波長を好適範囲にすることができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15(フェムト)秒以下にすることができるため、その他のレーザと比較して、励起により生じる熱エネルギーの拡散を抑制でき、焦点近傍のみに光エネルギーを集光することができる。
レーザを照射する際、レーザビーム10が通過する表面層23において、この表面層を改質することなく、レーザビーム10が確実に透過する条件でレーザ照射することが肝要である。このレーザ照射条件は、シリコンのエネルギーバンドギャップである1.1eVから決定され、透過性の点から、入射波長は1000nm以上であることが好ましい。また、波長が1200nmを超える場合には、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低く、レーザビームをレンズにて集光しても半導体内部の改質に十分な光子エネルギーを得ることができない虞があることから、1200nm以下とすることが好ましい。
こうして、本発明の方法により製造されたシリコンウェーハに透過性レーザを照射することにより、ウェーハ表面から所定の深さ位置にゲッタリングシンクが形成され、デバイス製造工程において、重金属不純物に対するゲッタリング能力を更に高めることができる。
また、上記の透過性レーザの照射に代えて、炭素イオンを注入することにより、本発明の方法により製造されたシリコンウェーハの表面から所定の深さ位置にゲッタリングシンクを形成させることもできる。
図4は、炭素イオン注入によるシリコンウェーハ内部におけるゲッタリングシンクの形成を示す図である。この図に示すように、まず、イオン注入により炭素イオンをシリコンウェーハ30内部に注入する。その際のイオン注入条件は、加速エネルギー:1M〜5MeV、ドーズ量:2×1013〜5×1015ions/cmとする。その際、炭素イオンのピーク濃度は、5×1015〜3×1017ions/cmである。
次いで、窒素雰囲気中において、1000℃以上にて1分以内の熱処理を施す。これにより、イオン注入により注入された炭素と格子間酸素とが結合して化合物が生成され、所定の深さ位置31にピーク濃度を有する炭素注入領域32が形成される。この炭素イオン注入領域32がゲッタリングシンクとして機能するようになるのである。所定の深さ位置31は、シリコンウェーハ30の表面から所定の深さ位置31までの厚さdが、最終的に得られるチップの厚さとなるようにする。
こうして、本発明の方法により製造されたシリコンウェーハに炭素イオンを注入することにより、ウェーハの表面から所定の深さ位置にゲッタリングシンクが形成され、デバイス製造工程において、重金属不純物に対するゲッタリング能力を更に高めることができる。
以上の本発明の方法で得られたシリコンウェーハをベースウェーハとして用いることにより、高抵抗率を有するSOIウェーハを製造することができる。その際、本発明により得られたシリコンウェーハをベースウェーハとして使用する以外は、従来のSOIウェーハの製造方法を使用すればよく、特に限定されない。例えば、貼り合わせ法によって、デバイス形成層となるボンドウェーハとベースウェーハとなる本発明のシリコンウェーハとを酸化膜を介して密着させ、熱処理を施して両者を強固に結合し、その後、ボンドウェーハを薄膜化することによって、高抵抗率を有するSOIウェーハを製造することができる。
こうして製造されたSOIウェーハは、デバイス製造熱処理を行なった後でもベースウェーハの高抵抗率が維持されるため、高周波デバイスとして使用することができる。
また、上記方法により得られたシリコンウェーハをベースウェーハとして使用し、該ベースウェーハ上にエピタキシャル膜を成長させることにより、表面の平坦性が高く、高抵抗率を有するエピタキシャルウェーハを製造することができる。この場合においても、本発明により得られたシリコンウェーハをベースウェーハとして使用する以外は、従来のエピタキシャルウェーハの製造方法を使用すればよく、特に限定されない。
(発明例1)
以下、本発明の実施例について説明する。
設定抵抗率を1000Ω・cm、最終的なチップの厚みを25μmとし、表面から少なくとも40μmの深さ位置までは導電型が逆転しない直径200mmのp型シリコンウェーハの製造を想定した。そのために、シリコンウェーハの初期酸素濃度に対して、ウェーハの表面からの深さとデバイス製造工程での熱処理後の抵抗率との関係を調べた。その際、初期酸素濃度は9×1017atoms/cm、10×1017atoms/cm、及び11×1017atoms/cmとした。また、デバイス製造工程の熱処理として、400℃で30分間+350℃で35分間の熱処理を採用した。その結果、導電型がp型からn型に逆転する深さ位置は、それぞれ77μm(9×1017atoms/cm)、40μm(10×1017atoms/cm)、及び13μm(11×1017atoms/cm)であることが分かった。そこで、表面から少なくとも25μmまでは導電型が逆転しない初期酸素濃度である10×1017atoms/cmを採用し、この酸素濃度を有するシリコンインゴットを製造して加工し、設定抵抗率1000Ω・cmのp型シリコンウェーハを得た。その際、酸素濃度以外のインゴットの成長条件は、水平磁場強度:3000ガウス、インゴットの回転速度:5rpm、るつぼの回転速度:0.2rpm、インゴットの引き上げ速度:0.65mm/分、Arガス流量:30torrとした。
(発明例2)
上記発明例1と同一の条件で製造した1000Ω・cmの抵抗率を有する直径200mmのp型シリコンウェーハに対して透過性レーザを照射し、表面から20μmの深さ位置にゲッタリングシンクを形成した。その際、レーザ源として半導体励起固体YAGレーザを使用し、レーザビームの波長を1064nmとした。
(透過性レーザ照射によるゲッタリング能力向上の評価)
次に、発明例1及び発明例2によるシリコンウェーハについて、それらのゲッタリング能力について検証した。そのために、まず、各ウェーハの表面を洗浄し(DHF洗浄→SC−1洗浄→SC−2洗浄)、ウェーハ表面全面に銅による汚染(5×1011atoms/cm)を施した。銅はデバイス工程でリーク不良等を引き起こす、最も汚染低減が必要となる重金属元素の1つである。銅による汚染後、銅を拡散層中のゲッタリングサイトに捕獲する為に、900℃にて30分間、熱処理を施した。
拡散層のゲッタリング能力を評価するために、エピタキシャルウェーハ表面の銅濃度を、高周波誘導結合プラズマ質量分析計(Inductively Coupled Plasma Mass Spectrometer,ICP−MS)を用いて測定した。その結果、発明例2により得られたウェーハについては、表面から銅は検出されなかった。一方、発明例1により得られたウェーハについては、表面から3×1011atoms/cmの銅が検出された。このように、透過性レーザを照射してウェーハ内部にゲッタリングシンクを形成することにより、重金属不純物のゲッタリング能力が向上することが確認された。
(発明例3)
上記発明例1と同一の条件で製造した1000Ω・cmの抵抗率を有する直径200mmのp型シリコンウェーハに対して、表面から炭素イオンを注入して、表面から15μmの深さ位置にゲッタリングシンクを形成した。その際、炭素イオン注入の具体的手順として、ウェーハ表面にSiO膜を形成し、その後にウェーハ表面から加速エネルギーで2MeV,ドーズ量5×1014atoms/cmで炭素イオン注入を行い、その後、ウェーハ表面のSiO膜を除去した。
(炭素イオン注入によるゲッタリング能力向上の評価)
上記発明例1及び発明例2の方法で得られたウェーハに対するゲッタリング能力を比較した場合と同一の条件で、ウェーハ表面の銅濃度を調べた。その結果、発明例3のウェーハについては、表面から銅は検出されなかった。一方、発明例1のウェーハについては、表面から3×1011atoms/cmの銅が検出された。このように、炭素イオン注入により、ウェーハ内部にゲッタリングシンクを形成することにより、重金属不純物のゲッタリング能力が向上することが確認された。
10 レーザビーム
11 集光用レンズ
20,30 シリコンウェーハ
21,31 所定の深さ位置
22 改質部分
23,33 表面層
24 改質部分の幅
32 炭素イオン注入領域
34 炭素イオン注入領域の幅

Claims (7)

  1. 設定抵抗率に応じてドーパントを添加してシリコンインゴットをチョクラルスキー法により成長させ、該シリコンインゴットをスライスして前記設定抵抗率を有するシリコンウェーハを製造するに当たり、
    前記設定抵抗率毎に、前記シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、
    前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、前記デバイスのチップ形成領域より厚いプロファイルを有する、酸素濃度となる条件にてシリコンインゴットの成長を行うことを特徴とする、シリコンウェーハの製造方法。
  2. 前記シリコンウェーハ中の炭素濃度が1×1016atoms/cm(ASTM F123−1981)以上であることを特徴とする、請求項1に記載の製造方法。
  3. 前記シリコンウェーハ中の窒素濃度が1×1013atoms/cm以上であることを特徴とする、請求項1に記載の製造方法。
  4. 請求項1〜3のいずれか一項の製造方法により得られたシリコンウェーハの表面に透過性レーザを照射し、前記シリコンウェーハの表面から前記所定の深さ位置にゲッタリングシンクを形成することを特徴とするシリコンウェーハの製造方法。
  5. 請求項1〜3のいずれか一項の製造方法により得られたシリコンウェーハに対して、炭素イオン注入により、前記シリコンウェーハの表面から前記所定の深さ位置にゲッタリングシンクを形成することを特徴とするシリコンウェーハの製造方法。
  6. 請求項1〜5のいずれか一項の製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にSOI構造を形成することを特徴とする、シリコンウェーハの製造方法。
  7. 請求項1〜5のいずれか一項の製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にエピタキシャル構造を形成することを特徴とする、シリコンウェーハの製造方法。
JP2010226744A 2010-10-06 2010-10-06 シリコンウェーハの製造方法 Active JP5505241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010226744A JP5505241B2 (ja) 2010-10-06 2010-10-06 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010226744A JP5505241B2 (ja) 2010-10-06 2010-10-06 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012076980A JP2012076980A (ja) 2012-04-19
JP5505241B2 true JP5505241B2 (ja) 2014-05-28

Family

ID=46237652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226744A Active JP5505241B2 (ja) 2010-10-06 2010-10-06 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5505241B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6167752B2 (ja) * 2013-08-21 2017-07-26 信越半導体株式会社 シリコン単結晶材料の製造方法
CN113125854A (zh) * 2021-04-07 2021-07-16 上海新昇半导体科技有限公司 硅片导电类型的判定方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Sumco 高抵抗シリコンウェーハの製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US9281197B2 (en) * 2008-10-16 2016-03-08 Sumco Corporation Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
JP5922858B2 (ja) * 2009-03-03 2016-05-24 株式会社Sumco 高抵抗シリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2012076980A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
US8263484B2 (en) High resistivity silicon wafer and method for manufacturing the same
KR100877771B1 (ko) 실리콘 웨이퍼 및 그 제조방법
CN104040702B (zh) 单晶硅晶片的制造方法及电子器件
JP2010532585A (ja) 高ドープ基板の拡散制御
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
TW201003746A (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
JP2007220825A (ja) シリコンウェーハの製造方法
JP2008311418A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5510256B2 (ja) シリコンウェーハの製造方法
TW201030810A (en) Epitaxial substrate having gettering sinks for solid-state image sensor, semiconductor device, back-illuminated type solid-state image sensor, and manufacturing method thereof
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2015216327A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
TW201145357A (en) Epitaxial substrate and method for producing same
JP6913729B2 (ja) pn接合シリコンウェーハ
JP6597493B2 (ja) pn接合シリコンウェーハの製造方法
JP2010251523A (ja) 部分soiウェーハの製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2010016169A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP6673183B2 (ja) pn接合シリコンウェーハの製造方法
JP5922860B2 (ja) 高抵抗シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130924

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250