JP2010016169A - エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2010016169A
JP2010016169A JP2008174612A JP2008174612A JP2010016169A JP 2010016169 A JP2010016169 A JP 2010016169A JP 2008174612 A JP2008174612 A JP 2008174612A JP 2008174612 A JP2008174612 A JP 2008174612A JP 2010016169 A JP2010016169 A JP 2010016169A
Authority
JP
Japan
Prior art keywords
carbon
single crystal
epitaxial wafer
silicon single
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008174612A
Other languages
English (en)
Inventor
Takemine Magari
偉峰 曲
Hiroyuki Kobayashi
裕之 小林
Kiyoshi Mitani
清 三谷
Shoichi Takamizawa
彰一 高見澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008174612A priority Critical patent/JP2010016169A/ja
Publication of JP2010016169A publication Critical patent/JP2010016169A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】エピタキシャルウェーハにおいて、エピタキシャル層にエピ欠陥が形成されることがなく、かつエピタキシャル層下部近傍に強力なゲッタリング能力を備えたエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板は、シリコン単結晶育成時に炭素がドープされたものであり、かつその表面から1.2μmより深い領域に炭素イオンが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするエピタキシャルウェーハ。
【選択図】図1

Description

本発明は、シリコン単結晶基板上にエピタキシャル層が形成されたエピタキシャルウェーハおよびその製造方法に関するものである。
通常、半導体デバイスを製造するシリコン基板としては、チョクラルスキー法(CZ法)によって育成したシリコン単結晶棒から基板を切り出し、表面を鏡面状に研磨したシリコン基板が用いられている。しかし、CZ法によって育成したシリコン単結晶には多くの場合、結晶内のシリコン原子空孔が集まってできたCOPと呼ばれる八面体ボイド欠陥等が存在し、これがシリコン基板の酸化膜耐圧劣化の主要な原因となっている。
また、CZ法で製造したシリコン基板には過飽和な格子間酸素と、結晶引き上げ後の冷却途中で形成された多数の酸素析出核が含まれている。この過飽和な格子間酸素と多数の酸素析出核を含んだシリコン基板を用いて半導体デバイスを製造する場合、デバイス製造工程中の熱処理中に酸素析出核に格子間酸素が析出して、シリコン基板内部に酸素析出物やこれに起因する微小な欠陥が多数発生する。このような酸素析出物やこれに起因する微小な欠陥は基板のバルク部に存在する場合にはゲッタリングサイトとなり(通常IG(Internal gettering)効果と呼ばれている)、デバイスの製造には好適であるが、基板表面近傍のデバイス作製領域に存在すると、半導体デバイスの動作を阻害することが知られている。
近年上記のCOP欠陥に対する対策として、シリコン基板の表面近傍のデバイス作製領域を無欠陥化するために、CZシリコン鏡面基板を下地シリコン基板として、その上にCVD法によってシリコン単結晶をエピタキシャル成長させた、エピタキシャルウェーハの需要が高まっている。
しかし、エピタキシャルウェーハはシリコン鏡面基板と比較するとIG能力が低いという問題があった。即ち、エピタキシャルウェーハでは、エピタキシャル層の成長工程が1050℃〜1150℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地シリコン基板中の酸素析出核が減少あるいは消滅する、かつ、エピタキシャル層の成長工程中にSiの注入によるVacancyを消滅させるため、その後の熱処理によっても下地シリコン基板内に析出物が形成されにくくなり、通常の鏡面基板と比較してIG能力が低下する。
従来、この問題を解決してIG能力の高いエピタキシャルウェーハを実現する製造方法としては、エピタキシャル層の成長工程の前に下地となるシリコンウェーハを700℃〜1000℃でアニールして酸素析出核を成長させる方法(例えば特許文献1参照)や、下地のCZシリコン結晶に窒素を添加する方法(例えば特許文献2参照)、下地のCZシリコン結晶に炭素を添加する方法(例えば特許文献3参照)、下地のCZシリコン結晶に窒素と炭素を添加する方法(例えば特許文献4参照)、窒素添加とプレアニールを組み合わせた方法(例えば特許文献5参照)、炭素添加とプレアニールを組み合わせた方法(例えば特許文献6参照)、下地のCZシリコンに窒素または炭素のいずれかまたは両方を添加しその後ボロン系イオン注入を行う方法(例えば特許文献7参照)などが考案されている。
しかしながら、先に記載した製造方法で作製したエピタキシャルウェーハでは、エピタキシャル層近傍での近接ゲッタリングが弱く、所望のゲッタリング能力が得られなかったり、添加した窒素によって板状欠陥が発生してエピタキシャル層にエピ欠陥が発生する問題があった。
そこで、下地のCZシリコン結晶に窒素または炭素のいずれかまたは両方を添加し、その後シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に、イオンを注入することによりイオン注入結晶欠陥層を形成することで、エピタキシャル層にエピ欠陥を発生させずにゲッタリング能力を高める方法(例えば特許文献8参照)が開示されたが、所望のゲッタリング能力を得るまでには至っていないという問題があった。
特開平11−354525号公報 特開平11−189493号公報 特開平10−50715号公報 特開2000−272995号公報 特開2000−44389号公報 特開平11−204534号公報 特開2003−100760号公報 特開2003−163216号公報
本発明は、エピタキシャルウェーハにおいて、エピタキシャル層にエピ欠陥が形成されることがなく、かつエピタキシャル層下部近傍に強力なゲッタリング能力を備えたエピタキシャルウェーハおよびその製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板は、シリコン単結晶育成時に炭素がドープされたものであり、かつその表面から1.2μmより深い領域に炭素イオンが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするエピタキシャルウェーハを提供する(請求項1)。
このように、本発明のエピタキシャルウェーハは、単結晶育成時に炭素をドープした基板に対してその表面から1.2μmより深い領域に炭素イオンを注入することによって、炭素イオン注入層の幅を広くすることができる。そして、炭素イオン注入層の幅が広いことにより、炭素イオン注入層に複合体が形成されてその複合体がエピ成長中に注入される格子間シリコンを捕獲し、格子間シリコンと酸素析出核が結合することを防ぐという効果をより一層高めることができる。このため、バルク中に存在する酸素析出核をエピタキシャル層が形成された後にも十分に確保することができ、これによって、熱処理時に基板本来の酸素析出が起こり、高密度のBMDが容易に形成できるため、エピタキシャル層近傍におけるゲッタリング能力が非常に高く、かつエピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハとすることができる。
また、シリコン単結晶基板の単結晶育成時にドープされた炭素濃度は0.1ppma以上とすることが好ましい(請求項2)。
シリコン単結晶基板の炭素濃度を0.1ppma以上とすることで、熱処理の際に、基板中の酸素析出がより起こりやすくなるため、ゲッタリング能力の高いエピタキシャルウェーハとすることができる。
また、シリコン単結晶基板の酸素濃度は14ppma(JEIDA)以上とすることが好ましい(請求項3)。
シリコン単結晶基板の酸素濃度を14ppma(JEIDA)以上とすることで、析出させる酸素をあらかじめバルク基板中に十分に含有させておくことで、熱処理の際に酸素析出を十分に発生させることができ、ゲッタリング能力の高いエピタキシャルウェーハとすることができる。
また、シリコン単結晶基板は、注入された炭素イオンのドーズ量を1×1014〜5×1015ions/cmとすることが好ましい(請求項4)。
このようにドーズ量が1×1014ions/cm以上であれば、短時間のイオン注入で近接ゲッタリング能力を高いものとすることができる。また、ドーズ量が5×1015ions/cm以下であれば、エピ欠陥もないものとすることができる。
また、シリコン単結晶基板は、炭素イオン注入後に急速加熱・急速冷却装置または抵抗加熱炉で結晶性の回復熱処理が行われたものであることが好ましい(請求項5)。
このように結晶性の回復熱処理を行うことにより、炭素イオン注入の際にエピタキシャル層が形成される基板の表面に生じたダメージを回復することができるため、エピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハとすることができる。
また、炭素イオン注入層の下部から10μmより深い領域におけるBMD密度が、5×10個/cm以上とすることが好ましい(請求項6)。
このように、酸素析出熱処理を行った際にウェーハ中に形成されるBMD密度が5×10個/cm以上であれば、エピタキシャル層の近くに不純物金属に対するゲッタリング能力が高いゲッタリングサイトを備えるエピタキシャルウェーハとなる。
また、炭素イオン注入層は、炭素複合体が形成されたものとすることが好ましい(請求項7)。
このように、炭素イオン注入層に炭素複合体(以下C複合体と略すことあり)が形成されていることによって、エピタキシャル層が形成される際に、注入される格子間シリコンが複合体に捕獲されるため、バルクウェーハ中に存在する酸素析出核は、格子間シリコンと結合して消滅することがなく、バルク中のBMD形成度合いを基板本来の水準に保つことによってゲッタリング能力の高いエピタキシャルウェーハとすることができる。
また、本発明では、エピタキシャルウェーハの製造方法において、チョクラルスキー法によって炭素をドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶基板に加工した後、該シリコン単結晶基板の表面から1.2μmより深い領域に炭素イオンの注入を行って炭素イオン注入層を形成し、その後、該炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法を提供する(請求項8)。
上記のように、単結晶の育成時に炭素をドープしたシリコン単結晶基板に、その表面から1.2μmより深い領域に炭素イオンを注入して炭素イオン注入層を形成することによって、幅の広い炭素イオン注入層を形成することができるため、高密度のBMDを形成することができる。そのため、エピタキシャル層近傍におけるゲッタリング能力が非常に高く、かつエピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを作製することができる。
また、チョクラルスキー法により育成時にシリコン単結晶にドープする炭素濃度を0.1ppma以上になるようにすることが好ましい(請求項9)。
シリコン単結晶基板中の炭素濃度が上記の範囲になるように単結晶を育成することで、熱処理の際に析出する酸素量を増やすことができ、これによって金属不純物のゲッタリング能力を高くすることができる。
また、チョクラルスキー法によりシリコン単結晶の育成時に、酸素濃度が14ppma(JEIDA)以上になるようにすることが好ましい(請求項10)。
シリコン単結晶基板中の酸素濃度が上記の範囲になるように単結晶を育成することで、析出させる酸素をあらかじめ基板中に十分に含有させることで、熱処理の際に酸素析出がより起こりやすくすることができ、ゲッタリング能力をより高くすることができる。
また、炭素イオン注入を行う際の炭素イオンのドーズ量を、1×1014〜5×1015ions/cmとすることが好ましい(請求項11)。
このようにドーズ量が1×1014ions/cm以上であれば、短時間のイオン注入で近接ゲッタリング能力を高いものとすることができる。また、ドーズ量が5×1015ions/cm以下であれば、エピ欠陥もないものとすることができる。
また、イオン注入後に急速加熱・急速冷却装置または抵抗加熱炉で結晶性の回復熱処理を行うことが好ましい(請求項12)。
結晶性の回復熱処理を行うことで、エピタキシャル層が形成される表面の結晶性が回復されているため、エピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを作製することができる。
また、エピタキシャルウェーハ中の炭素イオン注入層下部に形成されるBMDサイズ・BMD密度およびDZ幅を、前記単結晶育成時の炭素ドープ量、前記注入炭素イオンのドーズ量、前記結晶性の回復熱処理条件によって制御することが好ましい(請求項13)。
酸素析出熱処理後のエピタキシャルウェーハのBMDサイズ・BMD密度およびDZ幅を、単結晶育成時の炭素ドープ量、炭素イオンのドーズ量、結晶性の回復熱処理条件によって制御することで、炭素イオン注入層下部に形成されたゲッタリングサイトのゲッタリング能力を適宜変更することが可能であり、エピタキシャルウェーハの設計の自由度をあげることができる。
また、炭素イオン注入を行う際に、前記炭素イオン注入層に炭素複合体を形成することが好ましい(請求項14)。
このように、炭素イオン注入の際に、炭素イオン注入層にC複合体を形成することによって、エピタキシャル層を形成する際に注入される格子間シリコンを複合体に捕獲させることができ、バルクウェーハ中に存在する酸素析出核が格子間シリコンと結合して消滅することを防ぐことができるため、バルク中のBMDの形成を本来の状態に保つことによってゲッタリング能力の高いエピタキシャルウェーハを作製することができる。
また、本発明のエピタキシャルウェーハのエピタキシャル層に、固体撮像素子を形成することが好ましい(請求項15)。
このように、本発明のエピタキシャルウェーハは、ゲッタリング能力が高い上にエピタキシャル層にエピ欠陥がほとんど形成されていないものであるため、固体撮像素子を形成すると良好な固体撮像装置を歩留まりよく製造することができる。
以上説明したように、本発明のエピタキシャルウェーハは、単結晶の育成中に炭素をドープし、さらに所定の深さで炭素イオンの注入を行った基板を用いて、基板表面にエピタキシャル層を形成したものである。これによって、幅の広い炭素イオン注入層が形成され、さらに、その炭素イオン注入層にC複合体が形成され、その複合体によってエピ成長中に注入される格子間シリコンを捕獲しやすい形態となる。そして、格子間シリコンがバルク中に侵入されることを炭素イオン注入層の幅が広いために確実に阻止することができる。そのため、バルク中に存在する酸素析出核をエピタキシャル層が形成された後にも十分に確保することができ、これによって、熱処理時に基板本来の酸素析出が起こり、高密度のBMDが容易に形成できるため、エピタキシャル層近傍におけるゲッタリング能力が非常に高く、かつエピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを得ることができる。
以下、本発明についてより具体的に説明する。
前述のように、エピタキシャル層にエピ欠陥が形成されることがなく、かつエピタキシャル層下部近傍に強力なゲッタリング能力を備えたエピタキシャルウェーハとその製造方法の開発が待たれていた。
そこで、本発明者らは、シリコン単結晶基板中にドープしても基板表面で結晶欠陥を形成しない元素を単結晶に添加するとともに、そのシリコン単結晶基板の表面から所定の深さでイオン注入を行うことで強力なゲッタリング層を形成し、かつ基板表面に欠陥を発生させないようにできないか鋭意検討を重ねた。
そこで、本発明者らは、炭素に着目し、単結晶の育成時に炭素をドープしたシリコン単結晶基板を用いて、炭素イオンを注入し、その際、イオン注入における加速エネルギーを高くしてイオン注入の深さを深くすることで幅の広い炭素イオン注入層を形成した。そして、その後にシリコン単結晶基板の表面にエピタキシャル層を形成し、エピタキシャル層の近傍に非常に高いゲッタリング能力を有し、かつエピ欠陥が形成されないエピタキシャルウェーハを得られることを知見し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のエピタキシャルウェーハは、シリコン単結晶の育成時に炭素がドープされたシリコン単結晶基板に、基板表面から所定の深さで炭素イオンを注入することにより炭素イオン注入層が形成され、イオン注入が行われた表面にエピタキシャル層が形成されたものである。
ここで、図1に本発明のエピタキシャルウェーハの製造工程の一例を示す。また、比較のために従来技術におけるエピタキシャルウェーハの製造工程についても図4に示す。以下、本発明のエピタキシャルウェーハについて図1を用いて詳細に記載する。
まず、従来は図4に示すように、単結晶育成中に炭素(C)がドープされたシリコン単結晶基板21(図4(A))に、炭素イオン(C)が注入されることによって形成された炭素イオン注入層22は、イオン注入の深さが浅いために幅の狭い炭素イオン注入層である(図4(B))。そのため、エピタキシャル層23が形成されると、エピタキシャル層成長中に注入された格子間シリコン(Si)が基板バルク中に侵入し、基板バルク中に存在する小さいサイズの酸素析出核(V)と結合することで酸素析出核が消失し(図4(C))、基板内部において熱処理時にBMDが形成され難くなるため、結果としてウェーハのゲッタリング能力が低下してしまう(図4(D))。
これに対して、本発明のエピタキシャルウェーハは、図1に示すように、単結晶育成時に炭素(C)がドープされたシリコン単結晶基板11(図1(A))に、炭素イオン(C)が注入されることによって形成された炭素イオン注入層12は、イオン注入の深さが従来と比較して深いために従来の図4よりも、幅の広い炭素イオン注入層である(図1(B))。
そのため、エピタキシャル層13が形成されても、従来の図4のように、エピタキシャル層成長中に注入された格子間シリコン(Si)が炭素イオン注入層で確実に捕獲されるので、基板バルク中に存在する小さいサイズの酸素析出核(V)と結合することで酸素析出核が消失することがない。よって、バルク中に存在する酸素析出核(V)をエピタキシャル層が形成された後に十分に確保することができ(図1(C))、これによって、熱処理時に基板本来の酸素析出が起こり、高密度のBMDが容易に形成できるため、エピタキシャル層近傍におけるゲッタリング能力が高いエピタキシャルウェーハとすることができる(図1(D))。
なお、炭素イオン注入層12は、図示しない(C)、(O)、(Si)等からなる複合体が形成されたものであって、エピタキシャル層13が形成される際に、前述した複合体によってエピ成長中に注入される格子間シリコン(Si)が捕獲されやすい形態となっており、格子間シリコンが基板のバルク中に侵入して酸素析出核(空孔V)と結合することを阻止することができるものである。
ここで、炭素イオン注入によって炭素イオン注入層に形成されるC複合体として挙げられるのは、C(Si、C(Si、C(Si、C等である。
また、C複合体以外に同時に形成される関連した複合体としては、水素(H)や窒素(N)、空孔(Va)も絡んだ構造であるH−Va−N、H−O−Si、Va−Nなどが挙げられる。
ここで、シリコン単結晶基板の単結晶育成時にドープされた炭素濃度は、0.1ppma以上とすることができる。
シリコン基板中の炭素濃度が上記の範囲であると、デバイス製造工程における熱処理の際に、基板中の酸素析出をより起こりやすくすることができる。よってBMD密度を高くすることができ、ゲッタリング能力の高いエピタキシャルウェーハとすることができる。
ここで、炭素濃度の上限は特に設けられるものではないが、シリコン単結晶の単結晶化を妨げることがないように5ppmaを上限とすることが望まれる。
また、シリコン単結晶基板中の酸素濃度は14ppma(JEIDA)以上とすることができる。
析出させる酸素をあらかじめバルク基板中に14ppma以上含有させておくことで、デバイス製造工程における熱処理の際に酸素析出がより起こりやすくすることができ、ゲッタリング能力をより高くすることができる。
ここで、酸素濃度の上限についても特に設けられるものではないが、20ppma以下であることが望まれる。
また、シリコン単結晶基板に注入された炭素イオンのドーズ量は1×1014〜5×1015ions/cmとすることができる。
炭素イオンのドーズ量を上記のような範囲とすることで、結晶性の劣化を抑制でき、エピタキシャル層にエピ欠陥が発生することを抑制できる。また、イオン注入時間を短時間とすることができるため、生産性を高めることができ、また、製造工程を簡略化することができる。よって、エピタキシャルウェーハの製造コストの低減を図ることができる。
また、本発明では、このような範囲のドーズ量としても、上記のようにウェーハに十分な炭素ドープ、酸素濃度が確保されている上、エピタキシャル工程でのバルク部での析出核の消滅も抑制されるので、強力なゲッタリング能力を有する。
また、本発明では、シリコン単結晶基板は、炭素イオン注入後に急速加熱・急速冷却装置または抵抗加熱炉で結晶性の回復熱処理が行われたものとすることができる。
このように結晶性の回復熱処理を行うことにより、イオン注入の深さが深いために高い加速エネルギーでイオン注入することにより生じたシリコン単結晶基板表面のダメージを回復することができる。そのため、エピタキシャル層にエピ欠陥がより確実に形成されないエピタキシャルウェーハとなる。
また、本発明では、炭素イオン注入層の下部から10μmより深い領域におけるBMD密度が、5×10個/cm以上とすることができる。
デバイス工程における熱処理(酸素析出熱処理)を行った際にウェーハ中に形成されるBMD密度が5×10個/cm以上であれば、エピタキシャル層の近くに不純物金属に対するゲッタリング能力が高いゲッタリングサイトが存在するエピタキシャルウェーハとなる。
本発明のエピタキシャルウェーハは以下のような工程で作製することができ、以下にその一例を示すが、本発明のエピタキシャルウェーハの製造方法は以下に限定されるものではない。
本発明において、チョクラルスキー法によって炭素をドープしたシリコン単結晶棒を育成するが、単結晶棒に炭素をドープするには、一般的な手法を用いればよい。石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊(粒状のカーボン)をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び/又は炭化ケイ素繊維を用いることも可能である。
この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御することができる。
単結晶棒の育成中にドープする炭素濃度は0.1ppma以上になるようにすることができる。これによってデバイス製造工程時の熱処理の際に析出する酸素析出物の密度を十分に高くすることが可能となる。
また、単結晶棒中の酸素濃度を14ppma(JEIDA)以上とすることができる。
酸素濃度を制御する方法についても一般的な手法を用いることができる。例えば単結晶棒を引き上げる際に、原料融液を保持するルツボの回転数を変更したり、原料融液中に磁場を印加したりすることもできる。シリコン単結晶基板中にあらかじめ酸素を上記範囲以上含ませることによって、デバイス製造工程における熱処理の際に酸素析出がより起こりやすくなるため、シリコン単結晶基板をゲッタリング能力の高いものとすることができ、よってゲッタリング能力の高いエピタキシャルウェーハを作製することができる。
次に育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶基板を作製する。
その後、シリコン単結晶基板のいずれか一方の主表面に高電流イオン注入機を用いて、表面から1.2μmよりも深い領域に炭素イオン注入を行って、シリコン単結晶基板に炭素イオン注入層を形成する。
このように、基板表面のより深い領域に炭素イオンを注入することで、形成される炭素イオン注入層の幅を広くすることができる。そのため、後のエピタキシャル工程で注入される格子間シリコンを捕獲して、基板のバルク中に侵入することを確実に阻止することができる。従って、高密度のBMDを形成することができ、ゲッタリング能力の高いエピタキシャルウェーハを作製することができる。
このとき、炭素イオンのドーズ量としては、特に限定されないが、1×1014〜5×1015atoms/cmとすることができる。
上記の範囲のドーズ量とすることで、炭素イオン注入を行ったことによって乱れたシリコン単結晶基板の結晶性を回復する熱処理を行うことで、十分に結晶性の回復を図れる範囲に抑えつつ、ゲッタリング能力を基板に付加することができる。従って、後のエピタキシャル工程で確実にエピ欠陥の発生を抑制できる。
また上記範囲のドーズ量であれば、イオン注入時間を短時間にすることができるため、生産性の向上を図ることができる。
そして、この後に炭素イオン注入によって乱れたシリコンウェーハの結晶性を回復させるために熱処理を行う。熱処理は、急速加熱・急速冷却(RTA)装置を用いて行うことができる。熱処理条件として、雰囲気はアルゴン雰囲気で行うことが好ましい。処理温度は1100℃〜シリコン融点の温度範囲とすることができる。処理時間としては10〜60秒とすることができる。熱処理の回数は一回でも十分だが、特に回数に制限はない。結晶性の回復を重視する場合は2〜3回繰り返すこともできる。
もちろん、この熱処理は、抵抗加熱炉を用いて行ってもよい。
このように、結晶性の回復熱処理を行うことにより、イオン注入の深さが深いために高い加速エネルギーでイオン注入することにより生じたシリコン単結晶基板表面のダメージが回復されているため、その後に形成するにエピ欠陥が形成されないエピタキシャルウェーハを作製することができる。
その後、炭素イオンを注入した面に、エピタキシャル層を形成するが、エピタキシャル層の形成には一般的な条件を用いることができる。
たとえば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記炭素ドープされかつ炭素イオン注入層を有し、RTA処理したウェーハ上に、1050〜1250℃程度でCVD法により、エピタキシャル成長することができる。
ここで、単結晶育成時の炭素ドープ量、または炭素イオンのドーズ量、または結晶性の回復熱処理条件を調整することによって、エピタキシャルウェーハ中の炭素イオン注入層下部に形成されるBMDサイズ・BMD密度およびDZ幅を制御することができる。例えば、結晶性の回復熱処理を急速加熱・急速冷却装置で行った場合は、炭素ドーズ量が高くなるに従い、BMDサイズが小さくなり、BMD密度が高くなる。また、育成時の炭素ドープ量と炭素イオンドーズ量が同じ場合、回復熱処理を抵抗加熱炉で行うと、急速加熱・急速冷却装置で熱処理を行った場合に比べ、BMDサイズを小さくできる。
このように、BMDの形成を制御することが可能であると、炭素イオン注入層下部に形成されたゲッタリングサイトのゲッタリング能力を目的に応じて適宜変更することが可能であり、エピタキシャルウェーハの設計の自由度をあげることができる。
また、本発明のエピタキシャルウェーハのエピタキシャル層の上に固体撮像素子を形成することができる。このように、本発明のエピタキシャルウェーハは、ゲッタリング能力が高く、かつエピタキシャル層にエピ欠陥がほとんど形成されていないものであるため、固体撮像素子を形成すると良好な固体撮像装置を歩留まりよく製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、チョクラルスキー法によって、直径200mm、N型のシリコン単結晶棒の育成を行った。この際、予め石英ルツボ内に炭素粉末を入れることによって単結晶中に炭素をドープした。炭素ドープ量が1.0ppmaとなるように炭素濃度の制御を行った。また、酸素濃度が16.8ppmaとなるように単結晶棒の育成を行った。育成されたシリコン単結晶棒は0.5Ωcmとなった。
その後、シリコン単結晶棒をスライスしてシリコン単結晶基板を作製した。
その作製したシリコン単結晶基板に、1×1014ions/cmのドーズ量の条件で、イオン注入の深さを基板表面から1.3μmとして、高電流イオン注入機を用いて炭素をイオン注入して、炭素イオン注入層を形成した。
その後、1130℃の処理条件で炭素イオン注入層を形成したウェーハ表面にエピタキシャル層を形成し、エピタキシャルウェーハを作製した。形成したエピタキシャル層の厚さは約6μmである。
作製したエピタキシャルウェーハの特性評価を以下の通り行った。
酸素析出熱処理を800℃・4時間および1000℃・16時間の条件で行った後、ウェーハの酸素析出量をFTIRにて評価した。また、酸素析出熱処理後のエピタキシャルウェーハの表面についてAngle Polish評価を行い、エピタキシャル層、炭素注入層、炭素注入層下部の断面を観察し、BMDサイズおよびBMD密度を評価した。
さらに、エピタキシャルウェーハ表面のエピ欠陥をパーティクルカウンターを用いて観察した。
(実施例2)
実施例1において、イオン注入の深さを基板表面から1.5μmとした以外は、実施例1と同じ条件でエピタキシャルウェーハを作製した。そして、作製したウェーハについて実施例1と同様にBMD密度の評価を行った。
(比較例1)
実施例1において、イオン注入の深さを基板表面から0.2μmとした以外は、実施例1と同じ条件でエピタキシャルウェーハを作製した。そして、作製したウェーハについて実施例1と同様にBMD密度の評価を行った。
(比較例2)
実施例1において、イオン注入の深さを基板表面から1.0μmとした以外は、実施例1と同様の条件でエピタキシャルウェーハを作製した。そして、実施例1と同様にBMD密度の評価を行った。
ここで、図2は実施例1、2、比較例1、2の炭素イオン注入層の下部より深いバルク領域におけるBMD密度を示す断面図である。また、図3は、実施例1、2、比較例1、2のBMD密度の比較を示す図である。図2および図3より、実施例1、2は、比較例1、2に比べ、BMD密度が非常に高いことがわかる。
また、実施例1、2、比較例1、2のすべてにおいて、エピタキシャル層にエピ欠陥は形成されていなかった。
(実施例3、4)
実施例1において、炭素をイオン注入して、炭素イオン注入層を形成した後、結晶性の熱回復処理を急速加熱・急速冷却装置を用いて、温度は1175℃、処理時間は30秒、NHを1%添加したAr雰囲気とした条件下で行い(実施例3)、その後エピタキシャル層を形成した以外は、実施例1と同様の条件でエピタキシャルウェーハを作製した。また、結晶性の回復熱処理を抵抗加熱装置を用いて、温度は1100℃、処理時間は10min、雰囲気は酸素+窒素の混合ガス雰囲気の条件下で行った(実施例4)。そして実施例1と同様の評価を行った。
(実施例5)
実施例5において、炭素イオンのドーズ量を、1×1015ions/cmで行った以外は、実施例3と同様の条件でエピタキシャルウェーハを作製した。そして実施例1と同様の評価を行った。
その結果、実施例3のエピタキシャルウェーハは実施例1のウェーハに比べ、BMDのサイズはほとんど同じで、密度は約2倍になっており高くなっていたが、酸素析出量はやや多い程度であった。実施例4のエピタキシャルウェーハは実施例3のウェーハに比べ、BMDのサイズは小さくなっており、密度は約2倍であり高くなっていたが、酸素析出量はほぼ同程度であった。実施例5のエピタキシャルウェーハは実施例3のウェーハに比べ、BMDのサイズは小さめであった。密度は約2倍であり高くなっていたが、酸素析出量はほぼ同程度であった。また、実施例3〜5のウェーハにもエピ欠陥は形成されていなかった。
このことから、炭素イオン注入層の下部に形成されるBMDサイズ・BMD密度は、単結晶育成時の炭素ドープ量、炭素イオンのドーズ量、結晶性の回復熱処理条件によって制御することができることが分かった。そしてBMDサイズおよび密度を制御できることから、DZ幅も制御できることが分かった。
以上のように、本発明のエピタキシャルウェーハは、単結晶育成時に炭素をドープし、シリコン単結晶基板に加工した後に基板表面から所定の深さに炭素イオン注入を行い、イオン注入を行った面の表面にエピタキシャルウェーハを形成したものであり、これによってエピタキシャル層の近傍に強力なゲッタリング能力を備え、かつエピ欠陥が形成されていないエピタキシャルウェーハとすることができるものである。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のエピタキシャルウェーハの製造工程の一例を示す断面図である。 実施例1、2、比較例1、2の炭素イオン注入層の下部より深いバルク領域におけるBMD密度を示す断面図である。 実施例1、2、比較例1、2のBMD密度を比較した図である。 従来技術のエピタキシャルウェーハの製造工程の一例を示す断面図である。
符号の説明
11,21…単結晶育成中に炭素をドープしたシリコン単結晶基板、 12,22…炭素イオン注入層、 13,23…エピタキシャル層。

Claims (15)

  1. シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板は、シリコン単結晶育成時に炭素がドープされたものであり、かつその表面から1.2μmより深い領域に炭素イオンが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするエピタキシャルウェーハ。
  2. 前記シリコン単結晶基板の単結晶育成時にドープされた炭素濃度が0.1ppma以上であることを特徴とする請求項1に記載のエピタキシャルウェーハ。
  3. 前記シリコン単結晶基板は、酸素濃度が14ppma(JEIDA)以上であることを特徴とする請求項1または請求項2に記載のエピタキシャルウェーハ。
  4. 前記シリコン単結晶基板は、前記注入された炭素イオンのドーズ量が1×1014〜5×1015ions/cmであることを特徴とする請求項1ないし請求項3のいずれか1項に記載のエピタキシャルウェーハ。
  5. 前記シリコン単結晶基板は、前記炭素イオン注入後に急速加熱・急速冷却装置または抵抗加熱炉で結晶性の回復熱処理が行われたものであることを特徴とする請求項1ないし請求項4のいずれか1項に記載のエピタキシャルウェーハ。
  6. 前記炭素イオン注入層の下部から10μmより深い領域におけるBMD密度が、5×10個/cm以上であることを特徴とする請求項1ないし請求項5のいずれか1項に記載のエピタキシャルウェーハ。
  7. 前記炭素イオン注入層は、炭素複合体が形成されたものであることを特徴とする請求項1ないし請求項6のいずれか1項に記載のエピタキシャルウェーハ。
  8. エピタキシャルウェーハの製造方法において、チョクラルスキー法によって炭素をドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶基板に加工した後、該シリコン単結晶基板の表面から1.2μmより深い領域に炭素イオンの注入を行って炭素イオン注入層を形成し、その後、該炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法。
  9. 前記チョクラルスキー法により育成時にシリコン単結晶にドープする炭素濃度を0.1ppma以上になるようにすることを特徴とする請求項8に記載のエピタキシャルウェーハの製造方法。
  10. 前記チョクラルスキー法によりシリコン単結晶の育成時に、酸素濃度が14ppma(JEIDA)以上になるようにすることを特徴とする請求項8または請求項9に記載のエピタキシャルウェーハの製造方法。
  11. 前記炭素イオン注入を行う際の炭素イオンのドーズ量を、1×1014〜5×1015ions/cmとすることを特徴とする請求項8ないし請求項10のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  12. 前記炭素イオン注入後に急速加熱・急速冷却装置または抵抗加熱炉で結晶性の回復熱処理を行うことを特徴とする請求項8ないし請求項11のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  13. 前記エピタキシャルウェーハ中の炭素イオン注入層下部に形成されるBMDサイズ・BMD密度およびDZ幅を、前記単結晶育成時の炭素ドープ量、前記注入炭素イオンのドーズ量、前記結晶性の回復熱処理条件によって制御することを特徴とする請求項8ないし請求項12のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  14. 前記炭素イオン注入を行う際に、前記炭素イオン注入層に炭素複合体を形成することを特徴とする請求項8ないし請求項13のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  15. 請求項1から請求項7のエピタキシャルウェーハのエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像装置の製造方法。
JP2008174612A 2008-07-03 2008-07-03 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 Pending JP2010016169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008174612A JP2010016169A (ja) 2008-07-03 2008-07-03 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174612A JP2010016169A (ja) 2008-07-03 2008-07-03 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010016169A true JP2010016169A (ja) 2010-01-21

Family

ID=41702003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008174612A Pending JP2010016169A (ja) 2008-07-03 2008-07-03 エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2010016169A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN111868902A (zh) * 2018-03-09 2020-10-30 信越半导体株式会社 氧浓度评价方法
CN113050044A (zh) * 2021-04-27 2021-06-29 广州极飞科技股份有限公司 雷达系统及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板,半導体装置及び半導体装置の製造方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003209114A (ja) * 2002-01-10 2003-07-25 Japan Science & Technology Corp シリコン結晶中の遷移金属不純物のゲッタリング方法
JP2006188423A (ja) * 2000-04-14 2006-07-20 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
JP2007149799A (ja) * 2005-11-25 2007-06-14 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
JP2008109143A (ja) * 1993-03-30 2008-05-08 Sony Corp 半導体基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109143A (ja) * 1993-03-30 2008-05-08 Sony Corp 半導体基板の製造方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板,半導体装置及び半導体装置の製造方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JP2006188423A (ja) * 2000-04-14 2006-07-20 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003209114A (ja) * 2002-01-10 2003-07-25 Japan Science & Technology Corp シリコン結晶中の遷移金属不純物のゲッタリング方法
JP2007149799A (ja) * 2005-11-25 2007-06-14 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20150066598A (ko) 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20170026669A (ko) 2012-11-13 2017-03-08 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
DE112013005407B4 (de) 2012-11-13 2024-04-25 Sumco Corp. Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
CN111868902A (zh) * 2018-03-09 2020-10-30 信越半导体株式会社 氧浓度评价方法
CN113050044A (zh) * 2021-04-27 2021-06-29 广州极飞科技股份有限公司 雷达系统及电子设备

Similar Documents

Publication Publication Date Title
JP2008311418A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP4463957B2 (ja) シリコンウエーハの製造方法およびシリコンウエーハ
EP0942078B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
TWI480433B (zh) 矽晶圓
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
KR20100029778A (ko) 고농도로 도핑된 기판에서의 확산 제어
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
JP2010532584A (ja) 高ドープ単結晶シリコン基板の酸素析出物の抑制
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP2009212354A (ja) シリコン基板の製造方法
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
JP2010016169A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP5999949B2 (ja) シリコンウェーハの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625