JP2008109143A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2008109143A JP2008109143A JP2007280301A JP2007280301A JP2008109143A JP 2008109143 A JP2008109143 A JP 2008109143A JP 2007280301 A JP2007280301 A JP 2007280301A JP 2007280301 A JP2007280301 A JP 2007280301A JP 2008109143 A JP2008109143 A JP 2008109143A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- carbon
- oxide film
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造する。
【解決手段】 半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【選択図】 図1
【解決手段】 半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【選択図】 図1
Description
本願の発明は、固体撮像装置等の半導体装置を形成するための半導体基板の製造方法に関するものである。
半導体装置を形成するための半導体基板としては、CZ法で成長させたCZ基板や、MCZ法で成長させたMCZ基板や、これらのCZ基板やMCZ基板の表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
一方、半導体装置の形成工程は現在ではクラス100以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物による半導体基板の汚染を完全には避けることができない。しかも、半導体基板の表面にエピタキシャル層を形成する工程で半導体基板に導入される不純物の量は、半導体装置の形成工程で導入される不純物の量よりも更に多い。
不純物や結晶欠陥が半導体基板の素子活性領域に存在していると、半導体装置の品質及び特性が著しく劣化する。また、不純物や結晶欠陥が半導体基板に存在していると、α線等の放射線による照射損傷を半導体基板が受け易く、この損傷によって半導体装置の品質及び特性が更に劣化する。
そこで、これらの不純物や結晶欠陥を素子活性領域から除去するために、イントリンシックゲッタリング(IG)やエクストリンシックゲッタリング(EG)が従来から行われている。図2、3は、これらの処理を施したエピタキシャル基板等に形成した半導体装置の特性を示している。
これらの図2、3の結果を得るために、まず、ゲッタリングを行っていないCZ基板と、EGを行ったCZ基板と、IGを行ったCZ基板とに、同時にエピタキシャル層を形成した。この場合のEGは、620℃の温度のCVD法で膜厚が1.5μmの多結晶Si膜をCZ基板の裏面に形成して行った。また、IGは、1100℃、1.5時間の熱処理と、650℃、10時間の熱処理と、1050℃、2時間の熱処理とを順次に加え、酸素の析出でCZ基板の内部に結晶欠陥を発生させて行った。
そして、これらのエピタキシャル基板に、膜厚が20nmのSiO2膜から成るゲート絶縁膜とAl膜から成るゲート電極とを有するMOSキャパシタと、CCD撮像装置とを形成した。図2は、このMOSキャパシタを用いたC−t法で求めた発生寿命を、CZ基板における測定値を1として規格化した値として示している。図3は、CCD撮像装置の白傷欠陥の数を、MCZ基板における測定値を1として規格化した値として示している。なお、この白傷欠陥は、不純物等に起因する暗電流に相当している。
ところが、これらの図2、3から明らかな様に、エピタキシャル基板では、EGやIGを行っても、発生寿命はCZ基板と大差がなく、白傷欠陥の数に至ってはMCZ基板程度にまでも低減させることができていない。一方、CZ基板やMCZ基板でも、基板のみならず基板の表面に形成したゲート絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣化に起因する電流リークや界面準位の増大によって、CCD撮像装置における転送不良等が生じている。
請求項1の半導体基板の製造方法は、半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
しかも、イオン注入される炭素のチャネリングとイオン注入時の半導体基板の表面のスパッタリングとが防止されて、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができる。
請求項2の半導体基板の製造方法は、前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去する。このため、酸化膜がエピタキシャル層の形成の障害になることはない。
請求項1の半導体基板の製造方法では、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
しかも、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
請求項2の半導体基板の製造方法では、酸化膜がエピタキシャル層の形成の障害になることはないので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
以下、本願の発明の第一及び第二実施形態を、図1〜6を参照しながら説明する。図1が、第一実施形態を示している。この第一実施形態では、図1(a)に示す様に、CZ法で成長させたSi基板であるCZ基板11を準備する。このCZ基板11では、<100>面をミラー表面12としてあり、抵抗率が1〜10Ωcmであり、酸素濃度が1.5×1018原子cm-3である。そして、このCZ基板11を、まずNH4OH/H2O2水溶液で洗浄し、更にHCl/H2O2水溶液で洗浄する。
次に、1000℃の温度でドライ酸化を行って、図1(b)に示す様に、膜厚が20nm程度のSiO2膜13をミラー表面12に形成する。そして、SiO2膜13を介してミラー表面12から、800keVの加速エネルギ及び1×1014cm-2のドーズ量で、炭素14をCZ基板11にイオン注入する。このときの炭素14の、投影飛程距離は1.3μm程度であり、ピーク濃度は1×1018原子cm-3程度である。
次に、N2雰囲気中で1000℃、10分間のアニールを施す。この結果、図1(c)に示す様に、CZ基板11のミラー表面12よりも深い位置にピーク濃度を有する炭素注入領域15が形成される。この炭素注入領域15中における炭素14のピーク濃度は、1×1016原子cm-3以上であればよい。
その後、HF/NH4F水溶液でSiO2膜13を除去する。そして、SiHCl3ガスを用いて、1150℃程度の温度で、抵抗率が20〜30Ωcm程度のSiエピタキシャル層16を、ミラー表面12上に10μm程度の厚さに成長させて、エピタキシャル基板17を完成させる。
なお、炭素注入領域15中における炭素14のピーク濃度の位置をミラー表面12よりも深い位置にするのは、ピーク濃度の位置をミラー表面12にすると、ミラー表面12の結晶性が劣化して、このミラー表面12上に成長させるSiエピタキシャル層16の結晶性も劣化するからである。また、炭素14のイオン注入後にN2雰囲気中でアニールを行うのは、後にミラー表面12上にSiエピタキシャル層16を成長させるので、イオン注入で非晶質化されたミラー表面12の近傍部における結晶性を回復させるためである。
更に、ミラー表面12にSiO2膜13を形成するのは、炭素14をイオン注入する際に、チャネリングが発生するのを防止すると共に、ミラー表面12がスパッタリングされるのを防止するためである。但し、SiO2膜13とN2雰囲気中でのアニールとは、炭素14をイオン注入する際の加速エネルギやドーズ量によっては、必ずしも必要ではない。
図2、3には、この第一実施形態のエピタキシャル基板17を用いて測定した値も示されている。なお、図2、3に示されている従来例のエピタキシャル基板を形成するためのCZ基板と、この第一実施形態のエピタキシャル基板17を形成するためのCZ基板11とは、同じ仕様である。これらの図2、3から明らかな様に、発生寿命はCZ基板の1.4倍程度に改善されており、白傷欠陥の数はMCZ基板の1/2程度に改善されている。つまり、エピタキシャル基板17では、半導体装置を形成した後でもゲッタリング能力が有効に機能している。
なお、以上の第一実施形態では、800keVの加速エネルギ及び1×1014cm-2のドーズ量で炭素14をCZ基板11にイオン注入しているが、図4は、これらの条件のうちでドーズ量のみを種々に変化させて得た、炭素14のドーズ量と、エピタキシャル基板17に形成したCCD撮像装置の白傷欠陥の数との関係を示している。
図4も、図3と同様に、MCZ基板に形成したCCD撮像装置の白傷欠陥の数を1として規格化した値を示している。但し、図3が対数グラフであるのに対して、図4は線型グラフである。この図4から、炭素14をイオン注入しさえすればMCZ基板よりも白傷欠陥の数が少なくなるが、ドーズ量が5×1013cm-2以上の場合に白傷欠陥の数が特に少なくて炭素14のイオン注入によるゲッタリング効果が大きいことが分かる。
但し、炭素14のドーズ量が5×1015cm-2を超えると、CZ基板11のミラー表面12の結晶性が劣化して、このミラー表面12上に成長させるSiエピタキシャル層16の結晶性も劣化する。従って、炭素14のドーズ量としては、5×1013〜5×1015cm-2の範囲が好ましい。
また、上述の第一実施形態では、800keVの加速エネルギで炭素14をイオン注入しているが、この加速エネルギを400keVにしても、炭素14のイオン注入によるゲッタリング効果は800keVの場合と同じであり、200keVにしても、ゲッタリング効果はやはり800keVの場合と同じであると考えられる。
従って、炭素14を低エネルギでイオン注入する様にすれば、一般に用いられている高電流イオン注入装置を使用することができ、且つC2+に比べて約10倍の電流を得ることができるC+を使用することができるので、スループットを約10倍に向上させることができる。
なお、加速エネルギを400keV及び200keVにした場合の炭素14の投影飛程距離は、夫々0.75μm程度及び0.40μm程度であり、何れの場合も、800keVの場合と同様に、CZ基板11のミラー表面12よりも深い位置にピーク濃度を有する炭素注入領域15を形成することができる。
また、上述の第一実施形態では、CZ基板11のミラー表面12上にSiエピタキシャル層16を一時に成長させているが、エピタキシャル成長温度でSiエピタキシャル層16を所定の膜厚まで成長させてから一旦エピタキシャル成長温度の1/2以下の温度まで冷却するという一連の工程を2回以上繰り返すことによって、所望の膜厚のSiエピタキシャル層16を形成してもよい。
この様にすると、Siエピタキシャル層16の形成に際して2回以上の熱履歴が加えられるので、炭素14のイオン注入によってCZ基板11に形成された結晶欠陥が更に成長し、エピタキシャル基板17のゲッタリング能力が更に高くなる。
また、上述の第一実施形態では、エピタキシャル基板17のゲッタリング能力を高めるために、炭素14のイオン注入のみを行っているが、CZ基板11の裏面に多結晶Si膜やリンガラス膜を形成すること等によって行うEGを併用すると、ゲッタリング能力を更に高めることができる。
また、上述の第一実施形態では、Si基板であるCZ基板11に炭素14のみをイオン注入しているが、IV族元素であるGe、Sn、Pb等を炭素14の代わりにイオン注入してもよく、IV族以外の元素を炭素14等のIV族元素と同時にイオン注入してもよい。また、この第一実施形態では、Si基板であるCZ基板11を用いているが、MCZ基板を用いてもよく、Si基板以外の基板を用いてもよい。Si基板以外の基板を用いる場合は、基板を形成している元素とは異なるがこの元素と同族で電気的に中性な元素を少なくともイオン注入する。
また、上述の第一実施形態では、SiHCl3を用いてSiエピタキシャル層16を成長させているが、SiCl4、SiH2Cl2、SiH3ClまたはSiH4をSiHCl3の代わりに用いてもよく、特にSiH4を用いると半導体装置の特性が更に良くなることが判明している。
次に、第二実施形態を説明する。この第二実施形態では、MCZ法によるSi結晶の成長速度を0.5mm分-1に設定して、酸素濃度が1×1018原子cm-3であり、<100>面をミラー表面とし、抵抗率が20Ωcm程度であるSi基板を作成した。そして、このSi基板に、膜厚が20nmのSiO2膜から成るゲート絶縁膜とAl膜から成るゲート電極とを有するMOSキャパシタと、CCD撮像装置とを形成した。
この第二実施形態で製造したSi基板を、従来例で製造したSi基板と比較すると、MOSキャパシタのSiO2膜耐圧の良品率は4倍程度に改善されており、CCD撮像装置の白傷欠陥の数も1/5以下に改善されている。なお、この第二実施形態ではMCZ法でSi結晶を成長させたが、CZ法でも同様の効果を期待することができる。
図5は、第二実施形態におけるSi基板の酸素濃度を更に種々に変化させて得た、Si基板の酸素濃度と、このSi基板に形成したCCD撮像装置の白傷欠陥の数との関係を示している。この図5から、酸素濃度が8×1017原子cm-3以上で白傷欠陥の数が低めに安定していることが分かる。これは、CCD撮像装置の形成工程で自然に導入されるIG効果によって不純物や結晶欠陥がゲッタリングされたためではないかと推測される。
図6は、Si基板の酸素濃度を9×1017原子cm-3に固定した状態でSi結晶の成長速度を種々に変化させて得た、Si結晶の成長速度と、このSi基板に形成したMOSキャパシタのSiO2膜耐圧の良品率及びCCD撮像装置の白傷欠陥の数との関係を示している。この図6から、成長速度が1mm分-1以下であればSiO2膜耐圧の良品率も白傷欠陥の数も良好であることが分かる。これは、成長速度が遅いために、結晶成長時に導入される点欠陥やそのクラスタ等が少ないためではないかと推測される。
従って、このSi基板にCCD撮像装置を形成すると、白傷欠陥が少ないのみならず、ゲート絶縁膜の耐圧劣化に起因する転送不良等も少ない。なお、Si結晶の成長速度としては、従来は、生産性の観点等から、1.5mm分-1程度が一般的に採用されていた。
11…CZ基板、12…ミラー表面、14…炭素、16…Siエピタキシャル層、17…エピタキシャル基板
Claims (2)
- 半導体基板の表面に酸化膜を形成する工程と、
前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、
前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、
前記アニール後に前記表面上にエピタキシャル層を形成する工程と
を有することを特徴とする半導体基板の製造方法。 - 前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去することを特徴とする請求項1に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280301A JP2008109143A (ja) | 1993-03-30 | 2007-10-29 | 半導体基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9538893 | 1993-03-30 | ||
JP2007280301A JP2008109143A (ja) | 1993-03-30 | 2007-10-29 | 半導体基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002183383A Division JP4092961B2 (ja) | 1993-03-30 | 2002-06-24 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109143A true JP2008109143A (ja) | 2008-05-08 |
Family
ID=39442186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007280301A Pending JP2008109143A (ja) | 1993-03-30 | 2007-10-29 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008109143A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
JP2010016099A (ja) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法 |
JP2010177233A (ja) * | 2009-01-27 | 2010-08-12 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法 |
JP2012243812A (ja) * | 2011-05-16 | 2012-12-10 | Toyota Motor Corp | 半導体素子の製造方法 |
JP2015130397A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4092961B2 (ja) * | 1993-03-30 | 2008-05-28 | ソニー株式会社 | 半導体基板の製造方法 |
-
2007
- 2007-10-29 JP JP2007280301A patent/JP2008109143A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4092961B2 (ja) * | 1993-03-30 | 2008-05-28 | ソニー株式会社 | 半導体基板の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016099A (ja) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法 |
JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
JP2010177233A (ja) * | 2009-01-27 | 2010-08-12 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法 |
JP2012243812A (ja) * | 2011-05-16 | 2012-12-10 | Toyota Motor Corp | 半導体素子の製造方法 |
US9508802B2 (en) | 2011-05-16 | 2016-11-29 | Toyota Jidosha Kabushiki Kaisha | Gettering process for producing semiconductor device |
JP2015130397A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
US11355658B2 (en) | 2015-06-12 | 2022-06-07 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3384506B2 (ja) | 半導体基板の製造方法 | |
JP4613886B2 (ja) | 固体撮像素子の製造方法、及び半導体基板の製造方法 | |
US20070020893A1 (en) | Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof | |
JP2008109143A (ja) | 半導体基板の製造方法 | |
JPH11204771A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
JPH0469814B2 (ja) | ||
JPH08191140A (ja) | Soi基板の製造方法 | |
JP2007227424A (ja) | Simoxウェーハの製造方法 | |
US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
JP2856157B2 (ja) | 半導体装置の製造方法 | |
JP4092961B2 (ja) | 半導体基板の製造方法 | |
JP3589473B2 (ja) | Si半導体素子の製造方法 | |
JPH11251322A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
JPS6142855B2 (ja) | ||
JP3579069B2 (ja) | 半導体装置の製造方法 | |
US6518150B1 (en) | Method of manufacturing semiconductor device | |
JP2004165225A (ja) | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 | |
JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
JPH05136153A (ja) | 半導体装置及びその製造方法 | |
JPH05235005A (ja) | 半導体基板及びその製造方法 | |
JP4978544B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
JPH11162991A (ja) | 半導体装置の製造方法 | |
KR100251990B1 (ko) | 반도체 장치의 게이트 전극 형성방법 | |
JP4826993B2 (ja) | p型シリコン単結晶ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |