JPS6053014A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6053014A JPS6053014A JP16141083A JP16141083A JPS6053014A JP S6053014 A JPS6053014 A JP S6053014A JP 16141083 A JP16141083 A JP 16141083A JP 16141083 A JP16141083 A JP 16141083A JP S6053014 A JPS6053014 A JP S6053014A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- resistance
- impurity
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にエピタキシ
ャル成長層の形成工程を含む半導体装置の製造方法に関
する。
ャル成長層の形成工程を含む半導体装置の製造方法に関
する。
従来、トランジスタ、バラクタ−ダイオード。
１） Ｘ Ｎダイオード等面列抵抗が小さいことが望唸
しいデバイスは通常低抵抗の半導体基ｌｉ上にＩ）ｒ要
の比抵抗、厚さのエピタキシャル層を成長させ、この層
に絶縁膜形成、不純物導入％電極及び配線形成等の通常
プロセスを行って製造される。
しいデバイスは通常低抵抗の半導体基ｌｉ上にＩ）ｒ要
の比抵抗、厚さのエピタキシャル層を成長させ、この層
に絶縁膜形成、不純物導入％電極及び配線形成等の通常
プロセスを行って製造される。
デバイスの高周波化あるいは高出力化に伴い、この半導
体基板はＢ、５ｂｌＡＳ等の不純物をより高濃度にドー
プして低抵抗化し、１だエピタキシャル層−半導体基板
界面のキャリア濃度プロファイルは急岐な変化を必要と
される。しかし、半導体基板への固浴度の高いＡｓ、Ｂ
等の不純物はｓｂ等に比較すると蒸気圧が高く、又拡散
係数も大きく、成長温度が十数百度にもなるエビクキシ
ャル成長において、蒸発した不純物が成長界ｉｉｊに取
込まれ（オートドープ）、あるいは半導体基板からエピ
タキシャル層に同体拡散し、所望される急岐なキャリア
音場度プロファイルを得るのは困姉〜である。そのため
従来はこのような急岐なプロファイルを必要とするデバ
イスのエピタキシャル層はモノシランの熱分解による比
較的低温での成長あるいは減圧雰囲気でのよＶ低温かつ
オートドープを抑えた成長等にエフ作成されていた。こ
のような低温あるいは減圧雰囲気の条件で行うとオート
ドープは減少するが、しかし無くなった訳ではなく、オ
ートドープは起っている。従って、より直列抵抗が小さ
いことが望寸れるデバイスに対しては、その要求にこた
えることができないという欠点があった。
体基板はＢ、５ｂｌＡＳ等の不純物をより高濃度にドー
プして低抵抗化し、１だエピタキシャル層−半導体基板
界面のキャリア濃度プロファイルは急岐な変化を必要と
される。しかし、半導体基板への固浴度の高いＡｓ、Ｂ
等の不純物はｓｂ等に比較すると蒸気圧が高く、又拡散
係数も大きく、成長温度が十数百度にもなるエビクキシ
ャル成長において、蒸発した不純物が成長界ｉｉｊに取
込まれ（オートドープ）、あるいは半導体基板からエピ
タキシャル層に同体拡散し、所望される急岐なキャリア
音場度プロファイルを得るのは困姉〜である。そのため
従来はこのような急岐なプロファイルを必要とするデバ
イスのエピタキシャル層はモノシランの熱分解による比
較的低温での成長あるいは減圧雰囲気でのよＶ低温かつ
オートドープを抑えた成長等にエフ作成されていた。こ
のような低温あるいは減圧雰囲気の条件で行うとオート
ドープは減少するが、しかし無くなった訳ではなく、オ
ートドープは起っている。従って、より直列抵抗が小さ
いことが望寸れるデバイスに対しては、その要求にこた
えることができないという欠点があった。
本発明は上記欠点を除去し、半嗜体基板−エビクキシャ
ル成長層界面のキャリア一度プロファイルを急岐に変化
させるエビタギシャル成長法ヲ１１人することにより直
列抵抗の小さいデバイスｋ ’ＩＮることかできる半導
体装置の製造方法を提供するものである。
ル成長層界面のキャリア一度プロファイルを急岐に変化
させるエビタギシャル成長法ヲ１１人することにより直
列抵抗の小さいデバイスｋ ’ＩＮることかできる半導
体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、−導電型半勇体基板
の一生面に前記半導体基板と逆導電型の不純物をイオン
注入して前記半導体基板の抵抗よ’）：ｉい抵抗の層を
形成する工程と、エピタキシャル成長法により前記−主
面上に一導電型半ｌＬ体層ケ形成する工程とを含んで構
成される。
の一生面に前記半導体基板と逆導電型の不純物をイオン
注入して前記半導体基板の抵抗よ’）：ｉい抵抗の層を
形成する工程と、エピタキシャル成長法により前記−主
面上に一導電型半ｌＬ体層ケ形成する工程とを含んで構
成される。
次に、本発明の実施例について図面を用いて説１！＋１
−Ｊ−る。
−Ｊ−る。
第１図は本発明を実施して製造した半導体ウェーハの断
面１ン１である。
面１ン１である。
半導体基板１は一生面が（１１１，）面であり。
不純物としてＡｓを含有するｎ型で、比抵抗は０．００
１〜０．００３Ω−Ｃｍ″′ｃある。この半導体基板の
一生面、即ちエピタキシャル層成長面に逆導電型不純物
としてのＢ（ホウ素）を加速電圧］００ｋｅｖ。
１〜０．００３Ω−Ｃｍ″′ｃある。この半導体基板の
一生面、即ちエピタキシャル層成長面に逆導電型不純物
としてのＢ（ホウ素）を加速電圧］００ｋｅｖ。
ドーズ黄’４ Ｘ １０１２ｃｍ−２でイオン打込みを
行い、比較的高抵抗な注入層２を形成する。そして、こ
の半導体基板ｔ１０００℃の温度で３０分間アニールす
る。
行い、比較的高抵抗な注入層２を形成する。そして、こ
の半導体基板ｔ１０００℃の温度で３０分間アニールす
る。
次に、ドープ剤としてＰ（リン）を含むモノシランを使
用する通常のエピタキシャル成長法により、比抵抗１Ω
−ｃｒｎのｎ型エピタキシャル層３を３μｍの厚さに成
長させる。
用する通常のエピタキシャル成長法により、比抵抗１Ω
−ｃｒｎのｎ型エピタキシャル層３を３μｍの厚さに成
長させる。
第２図は本発明及び従来の方法によってイ得られた半導
体ウェーハのキャリア濃度分布図である。
体ウェーハのキャリア濃度分布図である。
第２１ズ１において、曲線１１は従来の方法で製造した
ウェーハの不純物プロファイルである。このウェーハは
、エピタキシャル層−半導体基板界面から幅約１μｍに
亘Ｖ、キャリア濃度が約ｌＸｌ０”Ｃｍ３から約Ｉ Ｘ
１０”’ｃｍ３の傾斜を生じた。曲線１２は本発明の
方法により製造したウェーハの不純物プロファイルであ
る。このウェーッ・はエピタキシャル層−半導体基板界
面で不純物プロファイルの変化が急峻である。この２種
のウェーハを同一の拡散プロセスによジブバイスを作製
した。本発明を適用したデバイスは比較的直列抵抗が小
さり、捷た亮バイアス電圧での容量も小さく欣快のＣＶ
特性を有していた。
ウェーハの不純物プロファイルである。このウェーハは
、エピタキシャル層−半導体基板界面から幅約１μｍに
亘Ｖ、キャリア濃度が約ｌＸｌ０”Ｃｍ３から約Ｉ Ｘ
１０”’ｃｍ３の傾斜を生じた。曲線１２は本発明の
方法により製造したウェーハの不純物プロファイルであ
る。このウェーッ・はエピタキシャル層−半導体基板界
面で不純物プロファイルの変化が急峻である。この２種
のウェーハを同一の拡散プロセスによジブバイスを作製
した。本発明を適用したデバイスは比較的直列抵抗が小
さり、捷た亮バイアス電圧での容量も小さく欣快のＣＶ
特性を有していた。
以上詳細に説明したように、本発明によれば。
エピタキシャル層−半導体基板界面におけるギヤリア濃
度プロファイルの変化を急峻にし、直列抵抗が小さいデ
バイスを得るのに適するウェーハを」捜造１〜ることが
でき、このウェーハを使用することによりｉ７１列抵抗
の小さい半導体装置を製造することができる。
度プロファイルの変化を急峻にし、直列抵抗が小さいデ
バイスを得るのに適するウェーハを」捜造１〜ることが
でき、このウェーハを使用することによりｉ７１列抵抗
の小さい半導体装置を製造することができる。
ｉＪ！：１図は本発明を実施して製造した半導体ウェー
ハの断面図、第２図は本発明と従来の方法によｔ）製造
した半導体ウェーハのキャリア濃度分布図である。 １・・・・・・ｎ型半導体基板、２・・・・・・注入層
、３・・・・・・ｎ型エピタキシャル成長層、１１・・
・・・・従来品、１２・・・・・・本発明品。 代理人 弁理士 内 原 晋
ハの断面図、第２図は本発明と従来の方法によｔ）製造
した半導体ウェーハのキャリア濃度分布図である。 １・・・・・・ｎ型半導体基板、２・・・・・・注入層
、３・・・・・・ｎ型エピタキシャル成長層、１１・・
・・・・従来品、１２・・・・・・本発明品。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板の一生面に前記半導体基板と逆導電
型の不純物をイオン注入して前記半導体基板の抵抗より
高い抵抗の層を形成する工程と。 エピタキシャル成長法により前記−主面上に一導電型半
導体基板形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141083A JPS6053014A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141083A JPS6053014A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053014A true JPS6053014A (ja) | 1985-03-26 |
Family
ID=15734560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16141083A Pending JPS6053014A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175477A (ja) * | 1991-12-26 | 1993-07-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100647252B1 (ko) * | 2004-12-31 | 2006-11-23 | 주식회사 실트론 | 에피택셜 웨이퍼 및 이의 제조 방법 |
-
1983
- 1983-09-02 JP JP16141083A patent/JPS6053014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175477A (ja) * | 1991-12-26 | 1993-07-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100647252B1 (ko) * | 2004-12-31 | 2006-11-23 | 주식회사 실트론 | 에피택셜 웨이퍼 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412868A (en) | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth | |
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| US4229502A (en) | Low-resistivity polycrystalline silicon film | |
| US3664896A (en) | Deposited silicon diffusion sources | |
| US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
| US3423651A (en) | Microcircuit with complementary dielectrically isolated mesa-type active elements | |
| JPS58182259A (ja) | ポリシリコン抵抗体の形成方法 | |
| US4247859A (en) | Epitaxially grown silicon layers with relatively long minority carrier lifetimes | |
| US3514845A (en) | Method of making integrated circuits with complementary elements | |
| US3372063A (en) | Method for manufacturing at least one electrically isolated region of a semiconductive material | |
| JPS6112388B2 (ja) | ||
| US3457632A (en) | Process for implanting buried layers in semiconductor devices | |
| US3473976A (en) | Carrier lifetime killer doping process for semiconductor structures and the product formed thereby | |
| JPS62570B2 (ja) | ||
| US4717688A (en) | Liquid phase epitaxy method | |
| EP0147626A2 (en) | Semiconductor device comprising bipolar and MOS transistors, and method of producing the same | |
| JPS6053014A (ja) | 半導体装置の製造方法 | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP2821117B2 (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JP3237800B2 (ja) | 半導体抵抗製造方法 | |
| JPH0334573A (ja) | 炭化珪素電界効果トランジスタ | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| GB2056765A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPH08274353A (ja) | エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード |