JP2821117B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2821117B2 JP2821117B2 JP61283160A JP28316086A JP2821117B2 JP 2821117 B2 JP2821117 B2 JP 2821117B2 JP 61283160 A JP61283160 A JP 61283160A JP 28316086 A JP28316086 A JP 28316086A JP 2821117 B2 JP2821117 B2 JP 2821117B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- impurities
- impurity
- amorphous silicon
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に不純物添
加ポリシリコンの形成方法に関する。 〔従来の技術〕 近年の半導体装置では、半導体基板上に形成するMOS
トランジスタのゲート電極や他の配線材料にポリシリコ
ンを用いることが多く、かつこのポリシリコンの抵抗抗
化を図るためにボロン，リン，ひ素等の不純物層を導入
している。従来、この種の不純物添加ポリシリコンの形
成方法としては、化学気相成長法によりポリシリコンを
成長し、これと同時或いはその後に気相拡散法やイオン
注入法により、所望する不純物をポリシリコンに導入す
る方法がとられている。 〔発明が解決しようとする問題点〕 上述した従来の不純物添加ポリシリコンの形成方法で
は、気相拡散やイオン注入で導入した不純物の多くはポ
リシリコンの粒界に集まり、ポリシリコン粒子中に不純
物が取り込まれることは少ない。通常、このようにポリ
シリコン内に導入された不純物が電気伝導に寄与するに
は、粒子中の結晶を構成するSi原子と効率的に入れ代わ
れることが必要である。 ゲートや配線材料として不純物添加のポリシリコンを
使う場合、その抵抗率はできるだけ小さいことが要求さ
れるが、上述した従来の製造方法では効果的にポリシリ
コン粒子中に不純物が導入できないため、非常に多くの
不純物を導入しなければならず、このため必要以上の不
純物については、かえって電気伝導の妨げとなるという
問題がある。 本発明はポリシリコン粒子中に効果的に不純物を導入
して、電気伝導性の良好な良質の不純物添加ポリシリコ
ンを製造する半導体装置の製造方法を提供することを目
的としている。 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板に形成
された絶縁膜と接して不純物がドープされたアモルファ
スシリコンを不純物を含有する成長雰囲気中で化学気相
成長法により成長させる工程と、その後700℃以上の温
度で熱処理を行って前記アモルファスシリコンを不純物
添加ポリシリコンに変換する工程とを含み、前記不純物
添加ポリシリコンを導電性部材として用いることを特徴
とする。 〔実施例〕 次に、本発明を図面を参照して説明する。 第１図（ａ）及び（ｂ）は本発明の一実施例を工程順
に示す断面図である。 先ず、第１図（ａ）のようにシリコン基板１の上に、
シリコン酸化膜（SiO2）２を形成し、その上で成長時に
所望の不純物を含んだ原料ガスを用いた気相成長法によ
り、該不純物を含んだアモルファスシリコン３を形成す
る。この場合、不純物添加アモルファスシリコン３は、
減圧化学気相成長装置（LPCVD）を用いて、原料ガスにP
H/SiH4ガスを使用して、炉の温度を600℃以下で形成し
た。 次に、この不純物添加アモルファスシリコン３に対し
て、950℃の温度で30分間、N2雰囲気中での熱処理を行
う。この熱処理後の様子を第１図（ｂ）に示しており、
この結果アモルファスシリコンはポリシリコン４に変換
される。このとき、アモルファスシリコン成長時にドー
プした不純物原子５が効率的にポリシリコン粒子にとり
こまれ、不純物がポリシリコン粒界６にほとんど存在し
ていないところが図示されている。 したがって、このようにして製造される不純物を含む
ポリシリコン４は、不純物がポリシリコン粒子内に効率
的にとりこまれ、均質で表面平坦性が良く、しかも電気
伝導性の良好なものが得られる。 第２図は、本発明をバイポーラICにおける誘電体素子
分離構造に適用した応用例の縦断面図である。 第２図において11は誘電体素子分離のためのトレンチ
と呼ばれる部分であり、このトレンチ11間にN+埋込層1
2、N-エピタキシャル層13、ベース層14及びエミッタ層1
5を形成している。また、各層13,14,15には夫々コレク
タ電極16,ベース電極17及びエミッタ電極18を接続して
いる。 前記トレンチ11はトレンチ底部のP+チャネルストッパ
21,トレンチ側面のSiO2膜22,その内側のSi3N4膜23,トレ
ンチ中央部のポリシリコン24及びトレンチ頂上部のキャ
ップSiO2膜25から構成されている。 この構成は、最初にトレンチ溝を形成した後SiO2膜2
2,Si3N4膜23の各膜を形成し、その後トレンチ底部のみ
をRIE（Reactive Ion Etching）でＰ型シリコン半導体
基板まで穴をあける。 次にアモルファスシリコン成長時に原料ガスとしてB2
H6/SiH4を用いてポロンをドープしたアモルファスシリ
コンを減圧化学的気相成長装置内で成長させる。 その後、N2雰囲気,700℃以上の温度で熱処理を行い、
アモルファスシリコンをポロン添加ポリシリコンに変換
し、同時にP+チャネルストッパ21を形成する。 この応用例では従来行われていた気相拡散やイオン注
入等の工程をもたずに熱処理のみで不純物添加ポリシリ
コンとP+チャネルストッパを同時に形成できる利点があ
る。また、アモルファスシリコンを熱処理して得られた
ポリシリコンは均質がグレインをもつポリシリコンが得
られるため、従来のポリシリコンに比べ、トレンチ周辺
部の応力歪を小さくできる利点もある。 〔発明の効果〕 以上説明したように本発明による不純物添加ポリシリ
コンは、原料ガスとともに不純物を導入してアモルファ
スシリコンを気相成長し、かつその後に700℃以上で熱
処理を行って不純物添加ポリシリコンに変換しているの
で、不純物がポリシリコン粒子に効率的に取り込まれ易
く、ポリシリコン粒界に集まりにくくなる。このためポ
リシリコンは従来のポリシリコンよりも粒子も大きく均
質で表面平坦性が良く、効率的な不純物の導入により、
従来よりも少ない不純物量で低抵抗が得られる等の効果
がある。 ここで、700℃より低い温度でもアモルファスシリコ
ンがポリシリコン化され、かつ特定温度領域では幾分不
純物の活性化も行われるが、いずれも効率的ではない。
例えば、LPCVD600℃で堆積したアモルファスシリコン膜
は、膜厚や堆積温度にも左右されるが、結晶化や不純物
の活性化には10時間以上の熱処理時間が必要となってく
るため、全く実用的ではない。ところが、熱処理温度が
700℃以上では、アモルファスシリコンの結晶化および
不純物の活性化が急激に進み始めるため、通常のポリシ
リコン中に不純物をドープして成長させた場合に比べて
前記したような効果をいかしつつ、熱処理時間を非常に
短くでき、かつ実用的なものとなる。 更に、この不純物を含むポリシリコンを誘電体素子分
離に用いることにより、従来の不純物導入方法である気
相拡散法やイオン注入法等の工程を省略することがで
き、かつトレンチ周辺部での応力歪も小さくすることが
できる。
加ポリシリコンの形成方法に関する。 〔従来の技術〕 近年の半導体装置では、半導体基板上に形成するMOS
トランジスタのゲート電極や他の配線材料にポリシリコ
ンを用いることが多く、かつこのポリシリコンの抵抗抗
化を図るためにボロン，リン，ひ素等の不純物層を導入
している。従来、この種の不純物添加ポリシリコンの形
成方法としては、化学気相成長法によりポリシリコンを
成長し、これと同時或いはその後に気相拡散法やイオン
注入法により、所望する不純物をポリシリコンに導入す
る方法がとられている。 〔発明が解決しようとする問題点〕 上述した従来の不純物添加ポリシリコンの形成方法で
は、気相拡散やイオン注入で導入した不純物の多くはポ
リシリコンの粒界に集まり、ポリシリコン粒子中に不純
物が取り込まれることは少ない。通常、このようにポリ
シリコン内に導入された不純物が電気伝導に寄与するに
は、粒子中の結晶を構成するSi原子と効率的に入れ代わ
れることが必要である。 ゲートや配線材料として不純物添加のポリシリコンを
使う場合、その抵抗率はできるだけ小さいことが要求さ
れるが、上述した従来の製造方法では効果的にポリシリ
コン粒子中に不純物が導入できないため、非常に多くの
不純物を導入しなければならず、このため必要以上の不
純物については、かえって電気伝導の妨げとなるという
問題がある。 本発明はポリシリコン粒子中に効果的に不純物を導入
して、電気伝導性の良好な良質の不純物添加ポリシリコ
ンを製造する半導体装置の製造方法を提供することを目
的としている。 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板に形成
された絶縁膜と接して不純物がドープされたアモルファ
スシリコンを不純物を含有する成長雰囲気中で化学気相
成長法により成長させる工程と、その後700℃以上の温
度で熱処理を行って前記アモルファスシリコンを不純物
添加ポリシリコンに変換する工程とを含み、前記不純物
添加ポリシリコンを導電性部材として用いることを特徴
とする。 〔実施例〕 次に、本発明を図面を参照して説明する。 第１図（ａ）及び（ｂ）は本発明の一実施例を工程順
に示す断面図である。 先ず、第１図（ａ）のようにシリコン基板１の上に、
シリコン酸化膜（SiO2）２を形成し、その上で成長時に
所望の不純物を含んだ原料ガスを用いた気相成長法によ
り、該不純物を含んだアモルファスシリコン３を形成す
る。この場合、不純物添加アモルファスシリコン３は、
減圧化学気相成長装置（LPCVD）を用いて、原料ガスにP
H/SiH4ガスを使用して、炉の温度を600℃以下で形成し
た。 次に、この不純物添加アモルファスシリコン３に対し
て、950℃の温度で30分間、N2雰囲気中での熱処理を行
う。この熱処理後の様子を第１図（ｂ）に示しており、
この結果アモルファスシリコンはポリシリコン４に変換
される。このとき、アモルファスシリコン成長時にドー
プした不純物原子５が効率的にポリシリコン粒子にとり
こまれ、不純物がポリシリコン粒界６にほとんど存在し
ていないところが図示されている。 したがって、このようにして製造される不純物を含む
ポリシリコン４は、不純物がポリシリコン粒子内に効率
的にとりこまれ、均質で表面平坦性が良く、しかも電気
伝導性の良好なものが得られる。 第２図は、本発明をバイポーラICにおける誘電体素子
分離構造に適用した応用例の縦断面図である。 第２図において11は誘電体素子分離のためのトレンチ
と呼ばれる部分であり、このトレンチ11間にN+埋込層1
2、N-エピタキシャル層13、ベース層14及びエミッタ層1
5を形成している。また、各層13,14,15には夫々コレク
タ電極16,ベース電極17及びエミッタ電極18を接続して
いる。 前記トレンチ11はトレンチ底部のP+チャネルストッパ
21,トレンチ側面のSiO2膜22,その内側のSi3N4膜23,トレ
ンチ中央部のポリシリコン24及びトレンチ頂上部のキャ
ップSiO2膜25から構成されている。 この構成は、最初にトレンチ溝を形成した後SiO2膜2
2,Si3N4膜23の各膜を形成し、その後トレンチ底部のみ
をRIE（Reactive Ion Etching）でＰ型シリコン半導体
基板まで穴をあける。 次にアモルファスシリコン成長時に原料ガスとしてB2
H6/SiH4を用いてポロンをドープしたアモルファスシリ
コンを減圧化学的気相成長装置内で成長させる。 その後、N2雰囲気,700℃以上の温度で熱処理を行い、
アモルファスシリコンをポロン添加ポリシリコンに変換
し、同時にP+チャネルストッパ21を形成する。 この応用例では従来行われていた気相拡散やイオン注
入等の工程をもたずに熱処理のみで不純物添加ポリシリ
コンとP+チャネルストッパを同時に形成できる利点があ
る。また、アモルファスシリコンを熱処理して得られた
ポリシリコンは均質がグレインをもつポリシリコンが得
られるため、従来のポリシリコンに比べ、トレンチ周辺
部の応力歪を小さくできる利点もある。 〔発明の効果〕 以上説明したように本発明による不純物添加ポリシリ
コンは、原料ガスとともに不純物を導入してアモルファ
スシリコンを気相成長し、かつその後に700℃以上で熱
処理を行って不純物添加ポリシリコンに変換しているの
で、不純物がポリシリコン粒子に効率的に取り込まれ易
く、ポリシリコン粒界に集まりにくくなる。このためポ
リシリコンは従来のポリシリコンよりも粒子も大きく均
質で表面平坦性が良く、効率的な不純物の導入により、
従来よりも少ない不純物量で低抵抗が得られる等の効果
がある。 ここで、700℃より低い温度でもアモルファスシリコ
ンがポリシリコン化され、かつ特定温度領域では幾分不
純物の活性化も行われるが、いずれも効率的ではない。
例えば、LPCVD600℃で堆積したアモルファスシリコン膜
は、膜厚や堆積温度にも左右されるが、結晶化や不純物
の活性化には10時間以上の熱処理時間が必要となってく
るため、全く実用的ではない。ところが、熱処理温度が
700℃以上では、アモルファスシリコンの結晶化および
不純物の活性化が急激に進み始めるため、通常のポリシ
リコン中に不純物をドープして成長させた場合に比べて
前記したような効果をいかしつつ、熱処理時間を非常に
短くでき、かつ実用的なものとなる。 更に、この不純物を含むポリシリコンを誘電体素子分
離に用いることにより、従来の不純物導入方法である気
相拡散法やイオン注入法等の工程を省略することがで
き、かつトレンチ周辺部での応力歪も小さくすることが
できる。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明方法を工程順に示す断
面図、第２図は本発明の応用例の断面図である。 １……シリコン基板、２……シリコン酸化膜、３……ア
モルファスシリコン、４……不純物添加ポリシリコン、
５……不純物原子、６……ポリシリコン粒界、11……ト
レンチ、12……N+埋込層、13……N-エピタキシャル層、
14……ベース層、15……エミッタ層、16……コレクタ電
極、17……ベース電極、18……エミッタ電極、21……P+
チャネルストッパ、22……シリコン酸化膜、23……シリ
コン窒化膜、24……ポリシリコン、25……キャップシリ
コン酸化膜。
面図、第２図は本発明の応用例の断面図である。 １……シリコン基板、２……シリコン酸化膜、３……ア
モルファスシリコン、４……不純物添加ポリシリコン、
５……不純物原子、６……ポリシリコン粒界、11……ト
レンチ、12……N+埋込層、13……N-エピタキシャル層、
14……ベース層、15……エミッタ層、16……コレクタ電
極、17……ベース電極、18……エミッタ電極、21……P+
チャネルストッパ、22……シリコン酸化膜、23……シリ
コン窒化膜、24……ポリシリコン、25……キャップシリ
コン酸化膜。
フロントページの続き
(51)Int.Cl.6 識別記号 ＦＩ
Ｈ０１Ｌ 29/73 Ｈ０１Ｌ 21/88 Ｐ
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板に形成された絶縁膜と接して不純物がド
ープされたアモルファスシリコンを不純物を含有する成
長雰囲気中で化学気相成長法により成長させる工程と、
その後700℃以上の温度で熱処理を行って前記アモルフ
ァスシリコンを不純物添加ポリシリコンに変換する工程
とを含み、前記不純物添加ポリシリコンを導電性部材と
して用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283160A JP2821117B2 (ja) | 1986-11-29 | 1986-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283160A JP2821117B2 (ja) | 1986-11-29 | 1986-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63137411A JPS63137411A (ja) | 1988-06-09 |
| JP2821117B2 true JP2821117B2 (ja) | 1998-11-05 |
Family
ID=17661970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283160A Expired - Fee Related JP2821117B2 (ja) | 1986-11-29 | 1986-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821117B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294625A (ja) * | 1988-09-30 | 1990-04-05 | Sanyo Electric Co Ltd | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 |
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| JP2689935B2 (ja) * | 1995-02-01 | 1997-12-10 | 日本電気株式会社 | 半導体薄膜形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2204882B1 (ja) * | 1972-10-30 | 1976-10-29 | Onera (Off Nat Aerospatiale) | |
| US4229502A (en) * | 1979-08-10 | 1980-10-21 | Rca Corporation | Low-resistivity polycrystalline silicon film |
| JPS58145951A (ja) * | 1982-02-24 | 1983-08-31 | Stanley Electric Co Ltd | アモルフアスシリコン感光体 |
| GB8504726D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
-
1986
- 1986-11-29 JP JP61283160A patent/JP2821117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63137411A (ja) | 1988-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815310B2 (en) | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel | |
| US6057200A (en) | Method of making a field effect transistor having an elevated source and an elevated drain | |
| CN101233606B (zh) | 用于制造受应力的mos器件的方法 | |
| US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| JP2794702B2 (ja) | 半導体装置の製造方法 | |
| JP2002524853A (ja) | バイポーラトランジスタを備える半導体デバイスの製造方法 | |
| JP2821117B2 (ja) | 半導体装置の製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JP3003598B2 (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS6155250B2 (ja) | ||
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2002026027A (ja) | 半導体装置及びその製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JP2794572B2 (ja) | 半導体装置の製造方法 | |
| JPH0752714B2 (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH01112770A (ja) | 半導体装置の製造方法 | |
| EP0710399A1 (en) | Process for fabricating semiconductor devices having arsenic emitters | |
| JPH05175209A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |