JPH0752714B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0752714B2 JPH0752714B2 JP61135292A JP13529286A JPH0752714B2 JP H0752714 B2 JPH0752714 B2 JP H0752714B2 JP 61135292 A JP61135292 A JP 61135292A JP 13529286 A JP13529286 A JP 13529286A JP H0752714 B2 JPH0752714 B2 JP H0752714B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- amorphous silicon
- impurities
- impurity
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に不純物添
加ポリシリコンの形成方法に関する。
加ポリシリコンの形成方法に関する。
従来この種の不純物添加ポリシリコンの形成方法として
は、化学的気相成長法によりポリシリコンを成長し、気
相拡散や、イオ注入法によりボロン，リン，ヒ素などの
所望する不純物を導入していた。
は、化学的気相成長法によりポリシリコンを成長し、気
相拡散や、イオ注入法によりボロン，リン，ヒ素などの
所望する不純物を導入していた。
上述した従来の不純物添加ポリシリコンの形成方法では
拡散やイオン注入で導入した不純物の多くは、ポリシリ
コンのグレインバウンダリー（ポリシリコン粒子の境
界）に集まってグレインの中には、少しの不純物しか入
らない。不純物が電気伝導に寄与するには、グレインの
中の結晶を構成するSi原子と入れ代わらなければならな
い。MOS型集積回路のゲートや配線の材料として不純物
添加ポリシリコンを使う場合、その抵抗率はできるだけ
小さいことが要求されるが、従来の不純物添加ポリシリ
コンの形成方法では、効果的にポリシリコン粒子の中に
不純物が導入できないので、抵抗率を下げるためには、
非常に多くの不純物を導入しなければならないという欠
点がある。
拡散やイオン注入で導入した不純物の多くは、ポリシリ
コンのグレインバウンダリー（ポリシリコン粒子の境
界）に集まってグレインの中には、少しの不純物しか入
らない。不純物が電気伝導に寄与するには、グレインの
中の結晶を構成するSi原子と入れ代わらなければならな
い。MOS型集積回路のゲートや配線の材料として不純物
添加ポリシリコンを使う場合、その抵抗率はできるだけ
小さいことが要求されるが、従来の不純物添加ポリシリ
コンの形成方法では、効果的にポリシリコン粒子の中に
不純物が導入できないので、抵抗率を下げるためには、
非常に多くの不純物を導入しなければならないという欠
点がある。
上述した従来の不純物添加ポリシリコンの製造方法に対
して本発明はアモルファスシリコンにイオン注入法で不
純物を導入するという独創的内容を有する。
して本発明はアモルファスシリコンにイオン注入法で不
純物を導入するという独創的内容を有する。
本発明の不純物添加ポリシリコンの形成方法は、半導体
基板表面に、化学的気相成長法によりアモルファスシリ
コンを成長し、イオン注入法によりボロン，リン，ヒ素
などの不純物を導入した後、700℃以上の温度で熱処理
を行ない、不純物を添加したアモルファスシリコンを不
純物添加ポリシリコンに変換する工程を有している。
基板表面に、化学的気相成長法によりアモルファスシリ
コンを成長し、イオン注入法によりボロン，リン，ヒ素
などの不純物を導入した後、700℃以上の温度で熱処理
を行ない、不純物を添加したアモルファスシリコンを不
純物添加ポリシリコンに変換する工程を有している。
次に、本発明について図面を用いて説明する。第１図は
本発明の一実施例の工程図である。まず第１図（ａ）は
アモルファスシリコン３を、表面をシリコン酸化膜（Si
O2）２でおおった半導体基板１に5,000Å形成したとこ
ろを示す。アモルファスシリコンはSiH4を原料ガスとし
て560℃の温度で減圧化学気相成長（LPCVD）装置を用い
て形成した。次に第１図（ｂ）のようにイオン注入法に
よりヒ素（AS）４をエネルギー70keVトーズ量１×1016c
m-2で注入する。常圧CVD法で1000Åのシリコン酸化膜を
アモルファスシリコン表面に成長した後、950℃の温度
で30分間アニールする。アニール後常圧CVDシリコン酸
化膜をHF系の液で除去する。その様子を第１図ｃに示
す。ここでは熱処理によってアモルファスシリコンがポ
リシリコンに変化した様子と、イオン注入したヒ素のう
ち大部分がポリシリコン粒子５内に存在し、グレインバ
ウンダリーにはほとんど存在しないので、従来の方法で
形成した不純物添加ポリシリコンに比べてより低い抵抗
が得られる。また同図において、６はポリシリ粒子内の
ヒ素原子、７はグレインバウンダリーのヒ素原子で、ヒ
素原子がポリシリ粒子内に効率良く存在していることを
モデル的に示している。
本発明の一実施例の工程図である。まず第１図（ａ）は
アモルファスシリコン３を、表面をシリコン酸化膜（Si
O2）２でおおった半導体基板１に5,000Å形成したとこ
ろを示す。アモルファスシリコンはSiH4を原料ガスとし
て560℃の温度で減圧化学気相成長（LPCVD）装置を用い
て形成した。次に第１図（ｂ）のようにイオン注入法に
よりヒ素（AS）４をエネルギー70keVトーズ量１×1016c
m-2で注入する。常圧CVD法で1000Åのシリコン酸化膜を
アモルファスシリコン表面に成長した後、950℃の温度
で30分間アニールする。アニール後常圧CVDシリコン酸
化膜をHF系の液で除去する。その様子を第１図ｃに示
す。ここでは熱処理によってアモルファスシリコンがポ
リシリコンに変化した様子と、イオン注入したヒ素のう
ち大部分がポリシリコン粒子５内に存在し、グレインバ
ウンダリーにはほとんど存在しないので、従来の方法で
形成した不純物添加ポリシリコンに比べてより低い抵抗
が得られる。また同図において、６はポリシリ粒子内の
ヒ素原子、７はグレインバウンダリーのヒ素原子で、ヒ
素原子がポリシリ粒子内に効率良く存在していることを
モデル的に示している。
本実施例のイオン注入条件では、本発明の不純物添加ポ
リシリコンの層抵抗は10Ω／□で、従来の不純物添加ポ
リシリコンの約1/2になる。
リシリコンの層抵抗は10Ω／□で、従来の不純物添加ポ
リシリコンの約1/2になる。
以上説明したように本発明による不純物添加ポリミコン
は、アモルファスシリコンにイオン注入で不純物を導入
するため、ポリシリコンに変化したとき不純物がグレイ
ンバウンダリーに集まるのではなくポリシリコンの粒子
内に多く存在する。
は、アモルファスシリコンにイオン注入で不純物を導入
するため、ポリシリコンに変化したとき不純物がグレイ
ンバウンダリーに集まるのではなくポリシリコンの粒子
内に多く存在する。
従って従来の方法による不純物添加ポリシマンと同じ抵
抗率を得ようとするときは、より少ない不純物の導入で
すむという効果がある。
抗率を得ようとするときは、より少ない不純物の導入で
すむという効果がある。
第１図は本発明の不純物添加ポリシリコンの製造方法を
示す工程断面図である。第１図（ａ）はアモルファスシ
リコン成長後、第１図（ｂ）はイオン注入法によるヒ素
（As）導入後、第１図（ｃ）はアニールによりアモルフ
ァスシリコンをポリシリコンに変換した後の様子をそれ
ぞれ示す。 １……シリコン半導体基板、２……シリコン酸化膜、３
……アモルファスシリコン、４……イオン注入後のヒ素
原子、５……ポリシリコン粒子、６……粒子内のヒ素原
子、７……グレインバウンダリーのヒ素原子。
示す工程断面図である。第１図（ａ）はアモルファスシ
リコン成長後、第１図（ｂ）はイオン注入法によるヒ素
（As）導入後、第１図（ｃ）はアニールによりアモルフ
ァスシリコンをポリシリコンに変換した後の様子をそれ
ぞれ示す。 １……シリコン半導体基板、２……シリコン酸化膜、３
……アモルファスシリコン、４……イオン注入後のヒ素
原子、５……ポリシリコン粒子、６……粒子内のヒ素原
子、７……グレインバウンダリーのヒ素原子。
Claims (1)
- 【請求項１】半導体基板表面に化学的気相成長法により
アモルファスシリコンを成長し、イオン注入法によりボ
ロン，リン，ヒ素などの不純物を導入した後、700℃以
上の温度で熱処理を行ない前記のアモルファスシリコン
を不純物添加ポリシリコンに変換する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135292A JPH0752714B2 (ja) | 1986-06-10 | 1986-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135292A JPH0752714B2 (ja) | 1986-06-10 | 1986-06-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291017A JPS62291017A (ja) | 1987-12-17 |
| JPH0752714B2 true JPH0752714B2 (ja) | 1995-06-05 |
Family
ID=15148287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61135292A Expired - Lifetime JPH0752714B2 (ja) | 1986-06-10 | 1986-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752714B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137619A (ja) * | 1990-09-28 | 1992-05-12 | Canon Inc | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213019A (ja) * | 1984-04-09 | 1985-10-25 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-06-10 JP JP61135292A patent/JPH0752714B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62291017A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| JPH0851103A (ja) | 薄膜の生成方法 | |
| US3372063A (en) | Method for manufacturing at least one electrically isolated region of a semiconductive material | |
| JPH01105529A (ja) | 半導体装置の製造方法 | |
| JP2988414B2 (ja) | 半導体装置の製造方法 | |
| JPH0752714B2 (ja) | 半導体装置の製造方法 | |
| JP2821117B2 (ja) | 半導体装置の製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPH0491425A (ja) | 半導体装置の製造方法 | |
| JP2698585B2 (ja) | ポリサイド電極の形成方法 | |
| JP3287839B2 (ja) | ポリサイド膜の形成方法 | |
| JPS6155250B2 (ja) | ||
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JP2692683B2 (ja) | 半導体装置とその製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS63151018A (ja) | 半導体装置の製造方法 | |
| JP3239533B2 (ja) | 低抵抗多結晶膜の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPH05343350A (ja) | 半導体装置およびその製造方法 | |
| GB2056765A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPS5996723A (ja) | 半導体装置の製造方法 |