JPH05343350A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05343350A JPH05343350A JP4147646A JP14764692A JPH05343350A JP H05343350 A JPH05343350 A JP H05343350A JP 4147646 A JP4147646 A JP 4147646A JP 14764692 A JP14764692 A JP 14764692A JP H05343350 A JPH05343350 A JP H05343350A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- arsenic
- silicon thin
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 28
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 229910000077 silane Inorganic materials 0.000 abstract description 9
- XAZAQTBGMXGTBD-UHFFFAOYSA-N tributylarsane Chemical compound CCCC[As](CCCC)CCCC XAZAQTBGMXGTBD-UHFFFAOYSA-N 0.000 abstract description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 4
- 125000004432 carbon atom Chemical group C* 0.000 abstract description 3
- 230000001988 toxicity Effects 0.000 abstract 1
- 231100000419 toxicity Toxicity 0.000 abstract 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- HTDIUWINAKAPER-UHFFFAOYSA-N trimethylarsine Chemical compound C[As](C)C HTDIUWINAKAPER-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 231100001231 less toxic Toxicity 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- WWVNWQJKWKSDQM-UHFFFAOYSA-N triethylarsane Chemical compound CC[As](CC)CC WWVNWQJKWKSDQM-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl arsine Chemical compound 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QLNWXBAGRTUKKI-UHFFFAOYSA-N metacetamol Chemical compound CC(=O)NC1=CC=CC(O)=C1 QLNWXBAGRTUKKI-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、配線または電極として使用するシ
リコン薄膜を有する半導体装置を得ることを最も主要な
特徴とする。 【構成】 半導体基板１と、上記半導体基板１の上に設
けられたシリコン薄膜１１と、を備える。シリコン薄膜
１１中には、ヒ素と炭素が添加されている。上記ヒ素
は、上記シリコン薄膜１１中に、深さ方向において、均
一な濃度で、分布している。
リコン薄膜を有する半導体装置を得ることを最も主要な
特徴とする。 【構成】 半導体基板１と、上記半導体基板１の上に設
けられたシリコン薄膜１１と、を備える。シリコン薄膜
１１中には、ヒ素と炭素が添加されている。上記ヒ素
は、上記シリコン薄膜１１中に、深さ方向において、均
一な濃度で、分布している。
Description
【０００１】
【産業上の利用分野】この発明は、一般に半導体装置に
関するものであり、より特定的には、配線または電極と
して使用されるシリコン薄膜を含む半導体装置に関する
ものである。この発明は、さらに、そのような半導体装
置の製造方法に関する。
関するものであり、より特定的には、配線または電極と
して使用されるシリコン薄膜を含む半導体装置に関する
ものである。この発明は、さらに、そのような半導体装
置の製造方法に関する。
【０００２】
【従来の技術】配線または電極として使用されるシリコ
ン薄膜に導電性を付与するために、該シリコン薄膜中に
ヒ素またはリンを注入する必要がある。
ン薄膜に導電性を付与するために、該シリコン薄膜中に
ヒ素またはリンを注入する必要がある。
【０００３】図５は、シリコン薄膜中に、ヒ素またはリ
ンを注入して、配線または電極を形成する方法を示した
図である。
ンを注入して、配線または電極を形成する方法を示した
図である。
【０００４】図５（ａ）を参照して、シリコン基板１の
表面にフィールド酸化膜２を形成する。
表面にフィールド酸化膜２を形成する。
【０００５】図５（ｂ）を参照して、シリコン基板１の
上に、ゲート酸化膜３を介在させてゲート電極４を形成
する。
上に、ゲート酸化膜３を介在させてゲート電極４を形成
する。
【０００６】図５（ｃ）を参照して、ゲート電極４を覆
うように、シリコン基板１の上に層間絶縁膜５を形成す
る。層間絶縁膜５中に、ソース領域６とドレイン領域７
を形成するための、開口部５ａ，５ｂを形成する。その
後、不純物イオンをシリコン基板１の表面に注入するこ
とによって、ソース領域６とドレイン領域７を形成す
る。図５（ｄ）を参照して、開口部５ａ、５ｂを埋める
ように、シリコン薄膜８を形成する。シリコン薄膜８
は、不純物を含まないと、導電性を示さない。それゆえ
に、ヒ素またはリンを注入する必要がある。不純物イオ
ン１０として、リンを用いると、リンは拡散係数が大き
いので、リンがシリコン薄膜８を突抜けて、シリコン基
板１中に到達するという問題がある。不純物イオン１０
がヒ素の場合には、ヒ素は拡散係数が小さいので、上述
の問題は生じないが、不純物イオンはシリコン薄膜８の
表面に留まる傾向にある。そのため、シリコン薄膜８中
に、深さ方向において、均一な濃度で、ヒ素が注入され
ないという問題点があった。
うように、シリコン基板１の上に層間絶縁膜５を形成す
る。層間絶縁膜５中に、ソース領域６とドレイン領域７
を形成するための、開口部５ａ，５ｂを形成する。その
後、不純物イオンをシリコン基板１の表面に注入するこ
とによって、ソース領域６とドレイン領域７を形成す
る。図５（ｄ）を参照して、開口部５ａ、５ｂを埋める
ように、シリコン薄膜８を形成する。シリコン薄膜８
は、不純物を含まないと、導電性を示さない。それゆえ
に、ヒ素またはリンを注入する必要がある。不純物イオ
ン１０として、リンを用いると、リンは拡散係数が大き
いので、リンがシリコン薄膜８を突抜けて、シリコン基
板１中に到達するという問題がある。不純物イオン１０
がヒ素の場合には、ヒ素は拡散係数が小さいので、上述
の問題は生じないが、不純物イオンはシリコン薄膜８の
表面に留まる傾向にある。そのため、シリコン薄膜８中
に、深さ方向において、均一な濃度で、ヒ素が注入され
ないという問題点があった。
【０００７】図５（ｅ）を参照して、不純物イオンが注
入されたシリコン薄膜を、パターニングし、配線１１
（または電極）を形成する。
入されたシリコン薄膜を、パターニングし、配線１１
（または電極）を形成する。
【０００８】不純物イオン注入法によって、配線を形成
する場合には、上述のような問題点があった。
する場合には、上述のような問題点があった。
【０００９】そこで、シリコン薄膜中に、深さ方向にお
いて均一な濃度で、ヒ素を注入する方法として、次に述
べるＣＶＤ法が開発されている（Journal of Electroni
c Materials, Vol. 19, No.12, 1990, p.1395 〜140
2）。
いて均一な濃度で、ヒ素を注入する方法として、次に述
べるＣＶＤ法が開発されている（Journal of Electroni
c Materials, Vol. 19, No.12, 1990, p.1395 〜140
2）。
【００１０】図６は、半導体ウェハ１４の上に、ヒ素が
添加されたシリコン薄膜を形成するＣＶＤ装置の概念図
である。当該装置は、真空チャンバ１２を備えている。
真空チャンバ１２の径は、たとえば３０ｃｍであり、真
空チャンバ１２の長さは、たとえば２ｍである。真空チ
ャンバ１２内に、シリコンウェハ１４が、たとえば１０
０枚配置される。真空チャンバ１２の外側には、ヒータ
ー１３が設けられている。真空チャンバ１２には、シラ
ン（ＳｉＨ4 ）を真空チャンバ１２内に導入するための
シラン源１５が設けられており、また、アルシンガス
（ＡｓＨ3 ）を真空チャンバ１２内に導入するためのヒ
素源１６が設けられている。
添加されたシリコン薄膜を形成するＣＶＤ装置の概念図
である。当該装置は、真空チャンバ１２を備えている。
真空チャンバ１２の径は、たとえば３０ｃｍであり、真
空チャンバ１２の長さは、たとえば２ｍである。真空チ
ャンバ１２内に、シリコンウェハ１４が、たとえば１０
０枚配置される。真空チャンバ１２の外側には、ヒータ
ー１３が設けられている。真空チャンバ１２には、シラ
ン（ＳｉＨ4 ）を真空チャンバ１２内に導入するための
シラン源１５が設けられており、また、アルシンガス
（ＡｓＨ3 ）を真空チャンバ１２内に導入するためのヒ
素源１６が設けられている。
【００１１】真空チャンバ１２内にシランガスを導入
し、かつアルシンガスを導入し、ヒーター１３を用い
て、真空チャンバ１２内を６００〜８００℃に加熱す
る。この加熱によって、シランはシリコン原子と水素に
分解し、アルシンはヒ素原子と水素にそれぞれ熱分解す
る。生じたシリコン原子とヒ素原子が、半導体ウェハ１
４の上に堆積することにより、ヒ素を含有したシリコン
薄膜が形成される。
し、かつアルシンガスを導入し、ヒーター１３を用い
て、真空チャンバ１２内を６００〜８００℃に加熱す
る。この加熱によって、シランはシリコン原子と水素に
分解し、アルシンはヒ素原子と水素にそれぞれ熱分解す
る。生じたシリコン原子とヒ素原子が、半導体ウェハ１
４の上に堆積することにより、ヒ素を含有したシリコン
薄膜が形成される。
【００１２】
【発明が解決しようとする課題】従来のＣＶＤ法による
シリコン薄膜の形成においては、以上のように、アルシ
ンを用いていた。このアルシンは、よく知られているよ
うに、毒性が極めて強い。アルシンの怒限量は、０．０
５ｐｐｍと、一般に報告されている。このため、アルシ
ンを用いる、従来の、ヒ素が添加されたシリコン薄膜の
形成する工程は、半導体製造プロセスの中でも危険な作
業の１つであった。
シリコン薄膜の形成においては、以上のように、アルシ
ンを用いていた。このアルシンは、よく知られているよ
うに、毒性が極めて強い。アルシンの怒限量は、０．０
５ｐｐｍと、一般に報告されている。このため、アルシ
ンを用いる、従来の、ヒ素が添加されたシリコン薄膜の
形成する工程は、半導体製造プロセスの中でも危険な作
業の１つであった。
【００１３】それゆえに、この発明の目的は、安全な方
法で製造することのできる、ヒ素を含有するシリコン薄
膜を備える、半導体装置を提供することにある。
法で製造することのできる、ヒ素を含有するシリコン薄
膜を備える、半導体装置を提供することにある。
【００１４】この発明の他の目的は、ヒ素を含有するシ
リコン薄膜を安全に製造することのできる方法を提供す
ることにある。
リコン薄膜を安全に製造することのできる方法を提供す
ることにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明に従う半導体装置は、半導体基板と、上記
半導体基板の上に設けられたシリコン薄膜と、を備え
る。上記シリコン薄膜中には、ヒ素と炭素が添加されて
いる。
に、この発明に従う半導体装置は、半導体基板と、上記
半導体基板の上に設けられたシリコン薄膜と、を備え
る。上記シリコン薄膜中には、ヒ素と炭素が添加されて
いる。
【００１６】この発明の他の局面に従う半導体装置の製
造方法においては、まず、シリコン水素化物とアルキル
アルシンとを含む雰囲気中に半導体基板を置く。上記シ
リコン水素化物および上記アルキルアルシンを分解さ
せ、それによって、上記半導体基板の上に、ヒ素を含む
シリコン薄膜を形成する。
造方法においては、まず、シリコン水素化物とアルキル
アルシンとを含む雰囲気中に半導体基板を置く。上記シ
リコン水素化物および上記アルキルアルシンを分解さ
せ、それによって、上記半導体基板の上に、ヒ素を含む
シリコン薄膜を形成する。
【００１７】
【作用】この発明に従う半導体装置においては、シリコ
ン薄膜中にヒ素と炭素が添加されている。このシリコン
薄膜は、シランと、毒性の少ないアルキルアルシンを用
いて製造できる。
ン薄膜中にヒ素と炭素が添加されている。このシリコン
薄膜は、シランと、毒性の少ないアルキルアルシンを用
いて製造できる。
【００１８】この発明の他の局面に従う半導体装置の製
造方法においては、アルキルアルシンをヒ素源として用
いるので、アルシンをヒ素源に用いる従来の製造方法に
比べて、安全である。
造方法においては、アルキルアルシンをヒ素源として用
いるので、アルシンをヒ素源に用いる従来の製造方法に
比べて、安全である。
【００１９】
【実施例】以下、この発明の実施例を図について説明す
る。図１は、この発明の一実施例に係る半導体装置の断
面図である。
る。図１は、この発明の一実施例に係る半導体装置の断
面図である。
【００２０】図１を参照して、半導体基板１の主表面に
フィールド酸化膜２が形成されている。半導体基板１の
上にゲート酸化膜３を介在させてゲート電極４が設けら
れている。ゲート電極４の両側であって、かつ半導体基
板１の主表面には、ソース６とドレイン７が設けられて
いる。ゲート電極４を覆うように、半導体基板１の上に
層間絶縁膜５が形成されている。層間絶縁膜５中には、
ソース６の表面を露出させるための開口部５ａが設けら
れており、かつドレイン７の表面を露出させるための開
口部５ｂが設けられている。開口部５ａ，５ｂを通っ
て、ソース６・ドレイン７に接続されるように、シリコ
ン薄膜で形成される配線１１が設けられている。配線１
１中には、ヒ素と炭素が添加されている。ヒ素は、配線
１１中に、深さ方向において均一な濃度で、分布してい
る。ヒ素は、配線１１中に、１×１０20〜１×１０21個
／ｃｍ3 含まれている。
フィールド酸化膜２が形成されている。半導体基板１の
上にゲート酸化膜３を介在させてゲート電極４が設けら
れている。ゲート電極４の両側であって、かつ半導体基
板１の主表面には、ソース６とドレイン７が設けられて
いる。ゲート電極４を覆うように、半導体基板１の上に
層間絶縁膜５が形成されている。層間絶縁膜５中には、
ソース６の表面を露出させるための開口部５ａが設けら
れており、かつドレイン７の表面を露出させるための開
口部５ｂが設けられている。開口部５ａ，５ｂを通っ
て、ソース６・ドレイン７に接続されるように、シリコ
ン薄膜で形成される配線１１が設けられている。配線１
１中には、ヒ素と炭素が添加されている。ヒ素は、配線
１１中に、深さ方向において均一な濃度で、分布してい
る。ヒ素は、配線１１中に、１×１０20〜１×１０21個
／ｃｍ3 含まれている。
【００２１】図２は、配線１１中のヒ素原子の分布状態
を示した図である。曲線（１）は、実施例に係る半導体
装置の配線の場合である。曲線（２）は、従来の、ヒ素
を注入する方法によって得た配線の場合である。図２に
おいて、縦軸はヒ素の濃度を表わしており、横軸は、配
線の表面からの深さを表わしている。
を示した図である。曲線（１）は、実施例に係る半導体
装置の配線の場合である。曲線（２）は、従来の、ヒ素
を注入する方法によって得た配線の場合である。図２に
おいて、縦軸はヒ素の濃度を表わしており、横軸は、配
線の表面からの深さを表わしている。
【００２２】図２から明らかなように、従来の、ヒ素を
注入する方法においては、曲線（２）を参照して、配線
の表面にヒ素が多量に分布しており、表面から深くなる
につれてヒ素濃度は減少している。このようなヒ素分布
を有する配線は、導電性がよくない。
注入する方法においては、曲線（２）を参照して、配線
の表面にヒ素が多量に分布しており、表面から深くなる
につれてヒ素濃度は減少している。このようなヒ素分布
を有する配線は、導電性がよくない。
【００２３】これに対して、実施例に係る半導体装置の
シリコン薄膜においては、曲線（１）を参照して、ヒ素
は深さ方向において、均一な濃度で、配線中に分布して
いる。このようなヒ素分布を有する配線は、導電性が良
好である。
シリコン薄膜においては、曲線（１）を参照して、ヒ素
は深さ方向において、均一な濃度で、配線中に分布して
いる。このようなヒ素分布を有する配線は、導電性が良
好である。
【００２４】配線１１の電気特性を測定したところ、シ
リコン基板１と配線１１とは良好な接続を示しているこ
とが分かった。また、配線１１自身の抵抗値は小さかっ
た。すなわち、添加されたヒ素は、シリコンに対し、キ
ャリアとして有効に働いていることがわかった。
リコン基板１と配線１１とは良好な接続を示しているこ
とが分かった。また、配線１１自身の抵抗値は小さかっ
た。すなわち、添加されたヒ素は、シリコンに対し、キ
ャリアとして有効に働いていることがわかった。
【００２５】配線１１の構造を調べてみると、図３に示
す化学構造を有することがわかった。すなわち、配線１
１中には、ヒ素原子と炭素原子が含まれていた。
す化学構造を有することがわかった。すなわち、配線１
１中には、ヒ素原子と炭素原子が含まれていた。
【００２６】以下、実施例に係る半導体装置の製造方法
を説明する。
を説明する。
【００２７】図４は、この発明の一実施例に係る半導体
装置の製造方法の順序の各工程における半導体装置の部
分断面図である。
装置の製造方法の順序の各工程における半導体装置の部
分断面図である。
【００２８】図４（ａ）を参照して、半導体基板１の主
表面にフィールド酸化膜２を形成する。
表面にフィールド酸化膜２を形成する。
【００２９】図４（ｂ）を参照して、半導体基板１の上
にゲート酸化膜３を介在させてゲート電極４を形成す
る。
にゲート酸化膜３を介在させてゲート電極４を形成す
る。
【００３０】図４（ｃ）を参照して、ゲート電極４を覆
うように、半導体基板１の上に層間絶縁膜５を形成す
る。層間絶縁膜５中に、ソース領域とドレイン領域を露
出させるための開口部５ａ，５ｂを形成する。開口部５
ａ，５ｂを通って不純物イオンを半導体基板１の主表面
に注入することによって、ソース領域６とドレイン領域
７を形成する。
うように、半導体基板１の上に層間絶縁膜５を形成す
る。層間絶縁膜５中に、ソース領域とドレイン領域を露
出させるための開口部５ａ，５ｂを形成する。開口部５
ａ，５ｂを通って不純物イオンを半導体基板１の主表面
に注入することによって、ソース領域６とドレイン領域
７を形成する。
【００３１】次に、得られた半導体基板を、図６を参照
して、真空チャンバ１２内に配置する。真空チャンバ１
２内に配置された半導体基板を、以下、半導体ウェハ１
４という。半導体ウェハ１４を真空チャンバ１２内に配
置した後、真空チャンバ１２の内部の雰囲気を窒素で置
換した。次に、シラン（ＳｉＨ4 ）をシラン源１５から
真空チャンバ１２内に導入した。ヒ素源１６として、ト
リブチルアルシンを用い、真空チャンバ１２内にトリブ
チルアルシンを導入した。真空チャンバ１２内を、ヒー
ター１３により、３００〜８００℃に加熱した。このと
き、反応を促進させることを目的として、高周波を印加
して、真空チャンバ１２内を、プラズマ状態にしてもよ
い。プラズマ状態にすると、反応を低温で行なうことが
できる。
して、真空チャンバ１２内に配置する。真空チャンバ１
２内に配置された半導体基板を、以下、半導体ウェハ１
４という。半導体ウェハ１４を真空チャンバ１２内に配
置した後、真空チャンバ１２の内部の雰囲気を窒素で置
換した。次に、シラン（ＳｉＨ4 ）をシラン源１５から
真空チャンバ１２内に導入した。ヒ素源１６として、ト
リブチルアルシンを用い、真空チャンバ１２内にトリブ
チルアルシンを導入した。真空チャンバ１２内を、ヒー
ター１３により、３００〜８００℃に加熱した。このと
き、反応を促進させることを目的として、高周波を印加
して、真空チャンバ１２内を、プラズマ状態にしてもよ
い。プラズマ状態にすると、反応を低温で行なうことが
できる。
【００３２】トリブチルアルシンは、シリコン薄膜中に
ヒ素が１×１０20〜１×１０21個／ｃｍ3 含まれるよう
に、真空チャンバ１２内に導入された。真空チャンバ１
２内の雰囲気を、３００〜８００℃に加熱することによ
り、シランはシリコン原子と水素原子に分解し、トリブ
チルアルシンはヒ素原子と炭素原子と水素原子に分解す
る。このシリコン原子とヒ素原子と炭素原子を半導体ウ
ェハ１４上に堆積することにより、図４（ｄ）を参照し
て、ヒ素を含有したシリコン薄膜８が半導体基板１の上
に形成される。シリコン薄膜８の膜厚は、２００〜４０
０ｎｍにする。この方法によって得られるシリコン薄膜
中の、ヒ素の分布状態は、図２に示す曲線（１）で示さ
れる。
ヒ素が１×１０20〜１×１０21個／ｃｍ3 含まれるよう
に、真空チャンバ１２内に導入された。真空チャンバ１
２内の雰囲気を、３００〜８００℃に加熱することによ
り、シランはシリコン原子と水素原子に分解し、トリブ
チルアルシンはヒ素原子と炭素原子と水素原子に分解す
る。このシリコン原子とヒ素原子と炭素原子を半導体ウ
ェハ１４上に堆積することにより、図４（ｄ）を参照し
て、ヒ素を含有したシリコン薄膜８が半導体基板１の上
に形成される。シリコン薄膜８の膜厚は、２００〜４０
０ｎｍにする。この方法によって得られるシリコン薄膜
中の、ヒ素の分布状態は、図２に示す曲線（１）で示さ
れる。
【００３３】図４（ｅ）を参照して、シリコン薄膜８を
パターニングすると、ソース領域６とドレイン領域７に
それぞれ接続されるヒ素を含有した、シリコン薄膜で形
成された、配線１１が得られる。
パターニングすると、ソース領域６とドレイン領域７に
それぞれ接続されるヒ素を含有した、シリコン薄膜で形
成された、配線１１が得られる。
【００３４】なお、上記実施例では、アルキルアルシン
として、トリブチルアルシンを使用する場合を例示した
が、トリメチルアルシン、トリエチルアルシン、を使用
しても、実施例と同様の効果を奏する。
として、トリブチルアルシンを使用する場合を例示した
が、トリメチルアルシン、トリエチルアルシン、を使用
しても、実施例と同様の効果を奏する。
【００３５】なお、トリブチルアルシンの怒限量は７０
ｐｐｍ（ＬＤ５０）である（Jaurnal of Crystal Growt
h Vol. 93, 1988, p.15 〜19）。また、トリメチルアル
シンとトリエチルアルシンは無毒である（Jaurnal of C
rystal Growth Vol. 105, 1990, p.260 〜270 ）。した
がって、この発明に係る方法は、従来のアルシンを用い
る製造方法に比較して、安全である。
ｐｐｍ（ＬＤ５０）である（Jaurnal of Crystal Growt
h Vol. 93, 1988, p.15 〜19）。また、トリメチルアル
シンとトリエチルアルシンは無毒である（Jaurnal of C
rystal Growth Vol. 105, 1990, p.260 〜270 ）。した
がって、この発明に係る方法は、従来のアルシンを用い
る製造方法に比較して、安全である。
【００３６】得られた半導体装置の電気特性を想定した
ところ、半導体基板１と配線１１とは良好な接続を示し
ていた。また、配線１１自身も、実用上使用に問題のな
い、小さい抵抗値を示した。このことは、添加されたヒ
素が、シリコンに対し、キャリアとして有効に働いてい
ることを示している。また、この発明によれば、従来方
法に比べて、安全に作業が行なえるので、製品の価格の
低減化に大きく寄与できる。
ところ、半導体基板１と配線１１とは良好な接続を示し
ていた。また、配線１１自身も、実用上使用に問題のな
い、小さい抵抗値を示した。このことは、添加されたヒ
素が、シリコンに対し、キャリアとして有効に働いてい
ることを示している。また、この発明によれば、従来方
法に比べて、安全に作業が行なえるので、製品の価格の
低減化に大きく寄与できる。
【００３７】なお、上記実施例ではシリコン薄膜を配線
として使用する場合を例示したが、この発明はこれに限
られるものでなく、電極としても使用できる。
として使用する場合を例示したが、この発明はこれに限
られるものでなく、電極としても使用できる。
【００３８】
【発明の効果】以上説明したとおり、この発明に係る半
導体装置によれば、毒性の少ないアルキルアルシンを用
いて製造できる。したがって、従来より安全な方法によ
って製造することができる。ひいては、安全で、安価に
供給することができる。
導体装置によれば、毒性の少ないアルキルアルシンを用
いて製造できる。したがって、従来より安全な方法によ
って製造することができる。ひいては、安全で、安価に
供給することができる。
【００３９】また、この発明に係る半導体装置の製造方
法によれば、毒性の少ないアルキルアルシンを用いるの
で、従来の製造方法に比べて安全である。
法によれば、毒性の少ないアルキルアルシンを用いるの
で、従来の製造方法に比べて安全である。
【図１】この発明の一実施例に係る半導体装置の断面図
である。
である。
【図２】実施例に係る半導体装置に形成されているシリ
コン薄膜（配線）中の、ヒ素原子の分布を示す図であ
る。
コン薄膜（配線）中の、ヒ素原子の分布を示す図であ
る。
【図３】実施例に係る半導体装置の中に設けられるシリ
コン薄膜の原子の配置図である。
コン薄膜の原子の配置図である。
【図４】本発明の一実施例に係る半導体装置の製造方法
の順序の各工程における半導体装置の部分断面図であ
る。
の順序の各工程における半導体装置の部分断面図であ
る。
【図５】ヒ素原子を含む配線を備える半導体装置の、従
来の製造方法の順序の各工程における半導体装置の部分
断面図である。
来の製造方法の順序の各工程における半導体装置の部分
断面図である。
【図６】ヒ素原子を含むシリコン薄膜を形成するＣＶＤ
装置の概念図である。
装置の概念図である。
１ 半導体基板 １１ 配線
Claims (2)
- 【請求項１】 半導体基板と、 前記半導体基板の上に設けられたシリコン薄膜と、を備
え、 前記シリコン薄膜中にはヒ素と炭素が添加されている、
半導体装置。 - 【請求項２】 シリコン水素化物とアルキルアルシンと
を含む雰囲気中に半導体基板を置く工程と、 前記シリコン水素化物および前記アルキルアルシンを分
解させ、それによって、前記半導体基板の上に、ヒ素を
含むシリコン薄膜を形成する工程と、 を備えた、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147646A JPH05343350A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置およびその製造方法 |
| US08/296,267 US5426329A (en) | 1992-06-08 | 1994-08-25 | Semiconductor device with arsenic doped silicon thin film interconnections or electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147646A JPH05343350A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343350A true JPH05343350A (ja) | 1993-12-24 |
Family
ID=15435052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4147646A Withdrawn JPH05343350A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5426329A (ja) |
| JP (1) | JPH05343350A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535147A (ja) * | 2004-04-23 | 2007-11-29 | エーエスエム アメリカ インコーポレイテッド | インサイチュドープトエピタキシャルフィルム |
| WO2007078802A2 (en) * | 2005-12-22 | 2007-07-12 | Asm America, Inc. | Epitaxial deposition of doped semiconductor materials |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4722913A (en) * | 1986-10-17 | 1988-02-02 | Thomson Components-Mostek Corporation | Doped semiconductor vias to contacts |
-
1992
- 1992-06-08 JP JP4147646A patent/JPH05343350A/ja not_active Withdrawn
-
1994
- 1994-08-25 US US08/296,267 patent/US5426329A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5426329A (en) | 1995-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0363944B1 (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
| EP0301463B1 (en) | Thin film silicon semiconductor device and process for producing it | |
| US6090690A (en) | Direct gas-phase doping of semiconductor wafers using an organic dopant source | |
| JP3356531B2 (ja) | ボロン含有ポリシリコン膜の形成方法 | |
| US4343829A (en) | Method of fabricating single-crystalline silicon films | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR100344845B1 (ko) | 반도체장치와 그 제조방법 | |
| JPH01105529A (ja) | 半導体装置の製造方法 | |
| JP2681283B2 (ja) | イオン注入ポリシリコン面に酸化物を成長させる方法 | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JPH05343350A (ja) | 半導体装置およびその製造方法 | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| KR0175430B1 (ko) | 반도체 장치의 제조 방법 | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| EP0429885B1 (en) | Method of in-situ doping of deposited silicon | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JPS62261128A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS6058616A (ja) | 薄膜の成長方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| KR100379333B1 (ko) | 티타늄 실리사이드막 제조방법 | |
| JPH0653491A (ja) | 半導体装置の製造方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |