JP3237800B2 - 半導体抵抗製造方法 - Google Patents
半導体抵抗製造方法Info
- Publication number
- JP3237800B2 JP3237800B2 JP15272293A JP15272293A JP3237800B2 JP 3237800 B2 JP3237800 B2 JP 3237800B2 JP 15272293 A JP15272293 A JP 15272293A JP 15272293 A JP15272293 A JP 15272293A JP 3237800 B2 JP3237800 B2 JP 3237800B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polysilicon
- resistor
- film layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１、図６及び図７） 作用 実施例（図１〜図７） （１）イオン注入工程（図１） （２）ポリシリコン薄膜抵抗の製造工程（図２〜図５） （３）他の実施例（図６及び図７） 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体抵抗製造方法に関
し、特に薄膜抵抗の製造方法に適用して好適なものであ
る。
し、特に薄膜抵抗の製造方法に適用して好適なものであ
る。
【０００３】
【従来の技術】従来、バイポーラ集積回路においては拡
散抵抗が抵抗体として広く用いられている（図８）。こ
の拡散抵抗１はｎ型のシリコン基板２に形成されたｐ型
不純物領域３を絶縁膜（例えばＳｉＯ2 ）４によつて覆
い、絶縁膜４のうちｐ型不純物領域３の両端に相当する
位置に電極窓５を形成し、アルミニウム電極６を取り付
けた構造によつて構成されている。
散抵抗が抵抗体として広く用いられている（図８）。こ
の拡散抵抗１はｎ型のシリコン基板２に形成されたｐ型
不純物領域３を絶縁膜（例えばＳｉＯ2 ）４によつて覆
い、絶縁膜４のうちｐ型不純物領域３の両端に相当する
位置に電極窓５を形成し、アルミニウム電極６を取り付
けた構造によつて構成されている。
【０００４】
【発明が解決しようとする課題】これに対してポリシリ
コン薄膜抵抗が拡散抵抗に比して温度特性、セルフバイ
アス及びバツクバイアスの点で優れるため最近注目を集
めてきており、積極的に集積回路に搭載され始めてい
る。このポリシリコン薄膜抵抗１０は抵抗材料となるポ
リシリコン１１の上面側及び底面側を絶縁膜（例えばＳ
ｉＯ2 ）１２及び１３によつて覆うものである（図
９）。
コン薄膜抵抗が拡散抵抗に比して温度特性、セルフバイ
アス及びバツクバイアスの点で優れるため最近注目を集
めてきており、積極的に集積回路に搭載され始めてい
る。このポリシリコン薄膜抵抗１０は抵抗材料となるポ
リシリコン１１の上面側及び底面側を絶縁膜（例えばＳ
ｉＯ2 ）１２及び１３によつて覆うものである（図
９）。
【０００５】一般に薄膜抵抗の抵抗値はその抵抗材料の
膜厚を一定とすると、不純物の種類（ホウ素、隣、砒素
等）及びドーズ量（すなわちイオンの打ち込み量）等に
よつて調整することができる。ところが薄膜抵抗には不
純物の濃度を高くしても偏析などの影響によつて抵抗値
が下がらず、逆に抵抗値が増大する問題がある。特にポ
リシリコン薄膜抵抗の場合には、通常は高抵抗を得るの
に用いる抵抗素子であるため低抵抗を得るのはなおさら
困難である。
膜厚を一定とすると、不純物の種類（ホウ素、隣、砒素
等）及びドーズ量（すなわちイオンの打ち込み量）等に
よつて調整することができる。ところが薄膜抵抗には不
純物の濃度を高くしても偏析などの影響によつて抵抗値
が下がらず、逆に抵抗値が増大する問題がある。特にポ
リシリコン薄膜抵抗の場合には、通常は高抵抗を得るの
に用いる抵抗素子であるため低抵抗を得るのはなおさら
困難である。
【０００６】本発明は以上の点を考慮してなされたもの
で、従来に比して抵抗値の低い薄膜抵抗及びその製造方
法を提案しようとするものである。
で、従来に比して抵抗値の低い薄膜抵抗及びその製造方
法を提案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、酸化膜１２上に形成された導電性
薄膜層を抵抗体とする半導体抵抗の製造方法において、
導電性薄膜層の基体となる薄膜層１１の底面側下半分に
不純物ピークＲPがくるように、かつ該底面側下半分に
導入不純物のうち過半数が到達するように不純物（Ｂ
+）を導入する工程を含めるようにした（図１）。
め本発明においては、酸化膜１２上に形成された導電性
薄膜層を抵抗体とする半導体抵抗の製造方法において、
導電性薄膜層の基体となる薄膜層１１の底面側下半分に
不純物ピークＲPがくるように、かつ該底面側下半分に
導入不純物のうち過半数が到達するように不純物（Ｂ
+）を導入する工程を含めるようにした（図１）。
【０００８】また本発明においては、酸化膜１２上に形
成された導電性薄膜層を抵抗体とする半導体抵抗の製造
方法において、導電性薄膜層の基体となる薄膜層１１は
ポリシリコンでなり、薄膜層１１の厚み方向にほぼ一様
となるように、当該薄膜層１１に不純物（Ｂ+）を加速
度エネルギを変えながらイオン注入する工程を含めるよ
うにした（図６、図７）。
成された導電性薄膜層を抵抗体とする半導体抵抗の製造
方法において、導電性薄膜層の基体となる薄膜層１１は
ポリシリコンでなり、薄膜層１１の厚み方向にほぼ一様
となるように、当該薄膜層１１に不純物（Ｂ+）を加速
度エネルギを変えながらイオン注入する工程を含めるよ
うにした（図６、図７）。
【０００９】
【作用】導電性薄膜層の基体となる薄膜層１１の底面側
下半分に不純物ピークＲPがくるように、かつ該底面側
下半分に導入不純物のうち過半数が到達するように不純
物（Ｂ+）を導入し、又は薄膜層１１の厚み方向にほぼ
一様となるように、当該薄膜層１１に不純物（Ｂ+）を
加速度エネルギを変えながらイオン注入して薄膜層１１
の結晶を表面側から底面側まで均一に破壊する。これに
よりその後の熱処理によつて薄膜層１１の表面側と底面
側の両面から結晶を均等に成長させることができる。こ
の結果、結晶欠陥が少なく、シート抵抗の低い半導体抵
抗を容易に実現することができる。
下半分に不純物ピークＲPがくるように、かつ該底面側
下半分に導入不純物のうち過半数が到達するように不純
物（Ｂ+）を導入し、又は薄膜層１１の厚み方向にほぼ
一様となるように、当該薄膜層１１に不純物（Ｂ+）を
加速度エネルギを変えながらイオン注入して薄膜層１１
の結晶を表面側から底面側まで均一に破壊する。これに
よりその後の熱処理によつて薄膜層１１の表面側と底面
側の両面から結晶を均等に成長させることができる。こ
の結果、結晶欠陥が少なく、シート抵抗の低い半導体抵
抗を容易に実現することができる。
【００１０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１１】（１）イオン注入工程 図９との対応部分に同一符号を付して示す図１におい
て、２０は薄膜ポリシリコン抵抗体１１に打ち込まれる
ホウ素イオンの原子濃度深さプロフアイルを示してい
る。この原子濃度深さプロフアイル２０は横方向に各深
さにおけるイオン濃度の分布を示している。
て、２０は薄膜ポリシリコン抵抗体１１に打ち込まれる
ホウ素イオンの原子濃度深さプロフアイルを示してい
る。この原子濃度深さプロフアイル２０は横方向に各深
さにおけるイオン濃度の分布を示している。
【００１２】この実施例の場合、薄膜ポリシリコン抵抗
体１１の膜厚は 200〔ｎｍ〕であり、打ち込まれるホウ
素イオンの原子濃度深さプロフアイルは、表面から約 1
60〔ｎｍ〕の深さが不純物ピークＲP となるように設計
されている。
体１１の膜厚は 200〔ｎｍ〕であり、打ち込まれるホウ
素イオンの原子濃度深さプロフアイルは、表面から約 1
60〔ｎｍ〕の深さが不純物ピークＲP となるように設計
されている。
【００１３】すなわち不純物ピークＲP が薄膜ポリシリ
コン抵抗体１１の膜厚ｄ0 の２分の１より深くなるよう
に設計されている。このとき原子濃度深さプロフアイル
２０は不純物ピークＲP を境に表面側１１Ａの濃度と底
面側１１Ｂの濃度がほぼ対称になる。このように注入さ
れる不純物量の半分以上を薄膜ポリシリコン抵抗体１１
の下半分に集めることができるためポリシリコン結晶を
均一に破壊することができるようになされている。
コン抵抗体１１の膜厚ｄ0 の２分の１より深くなるよう
に設計されている。このとき原子濃度深さプロフアイル
２０は不純物ピークＲP を境に表面側１１Ａの濃度と底
面側１１Ｂの濃度がほぼ対称になる。このように注入さ
れる不純物量の半分以上を薄膜ポリシリコン抵抗体１１
の下半分に集めることができるためポリシリコン結晶を
均一に破壊することができるようになされている。
【００１４】また結晶が均一に破壊されているため、再
結晶時において再結晶化が薄膜ポリシリコン抵抗体１１
の表面側と底面側の両面から均一に進めることができ、
グレインサイズが大きく、かつ電気伝導性が厚さ方向に
均一な抵抗体を得ることができるようになされている。
このときホウ素イオン（ＢＦ2 + ) のドーズ量は 2.5×
1015〔cm2 〕であり、150〔ｋｅＶ〕の加速エネルギー
によつて打ち込まれる。
結晶時において再結晶化が薄膜ポリシリコン抵抗体１１
の表面側と底面側の両面から均一に進めることができ、
グレインサイズが大きく、かつ電気伝導性が厚さ方向に
均一な抵抗体を得ることができるようになされている。
このときホウ素イオン（ＢＦ2 + ) のドーズ量は 2.5×
1015〔cm2 〕であり、150〔ｋｅＶ〕の加速エネルギー
によつて打ち込まれる。
【００１５】（２）ポリシリコン薄膜抵抗の製造工程 このようなホウ素イオンの注入工程を製造工程の一工程
とするポリシリコン薄膜抵抗の製法を以下順に説明す
る。まず第１の工程として、シリコン基板２上に二酸化
シリコン（ＳｉＯ2 ）でなる酸化膜１２を化学気相成長
（ＣＶＤ：Chemical Vaper Deposition ）によつて形成
し（図２（Ａ））、この酸化膜１２の上に薄膜ポリシリ
コン層１１を 200〔ｎｍ〕の膜厚に形成する（図２
（Ｂ））。
とするポリシリコン薄膜抵抗の製法を以下順に説明す
る。まず第１の工程として、シリコン基板２上に二酸化
シリコン（ＳｉＯ2 ）でなる酸化膜１２を化学気相成長
（ＣＶＤ：Chemical Vaper Deposition ）によつて形成
し（図２（Ａ））、この酸化膜１２の上に薄膜ポリシリ
コン層１１を 200〔ｎｍ〕の膜厚に形成する（図２
（Ｂ））。
【００１６】続く第２の工程として、薄膜ポリシリコン
層１１の抵抗値が１〜５〔ｋΩ／□〕となるようにホウ
素の分子イオン（Ｂ+ ）を一度注入する（図２
（Ｃ））。その後、第３の工程として、シート抵抗を下
げるため薄膜ポリシリコン層１１の一部領域に再度ホウ
素イオンを前回の場合とは条件を代えてイオン注入す
る。このイオン注入の際に前述した条件（ 150〔ｋｅ
Ｖ〕、 2.5×1015／cm2 ）が用いられる（図２
（Ｄ））。この第３の工程によつてポリシリコンの結晶
はほぼ均一に破壊され、非結晶層が形成される。
層１１の抵抗値が１〜５〔ｋΩ／□〕となるようにホウ
素の分子イオン（Ｂ+ ）を一度注入する（図２
（Ｃ））。その後、第３の工程として、シート抵抗を下
げるため薄膜ポリシリコン層１１の一部領域に再度ホウ
素イオンを前回の場合とは条件を代えてイオン注入す
る。このイオン注入の際に前述した条件（ 150〔ｋｅ
Ｖ〕、 2.5×1015／cm2 ）が用いられる（図２
（Ｄ））。この第３の工程によつてポリシリコンの結晶
はほぼ均一に破壊され、非結晶層が形成される。
【００１７】第４の工程では、前工程に用いたレジスト
１３を一旦取り除いた後、再度レジスト１４を塗布して
これを抵抗の形状にパターニングする（図３（Ｅ））。
その後、第５の工程において、前工程で使用したレジス
ト１４を取り除き、パターニングされた薄膜ポリシリコ
ン層１１の表面を酸化膜１５によつて覆う。この酸化膜
１５は二酸化シリコンでなり、ＣＶＤによつて形成され
る（図３（Ｆ））。
１３を一旦取り除いた後、再度レジスト１４を塗布して
これを抵抗の形状にパターニングする（図３（Ｅ））。
その後、第５の工程において、前工程で使用したレジス
ト１４を取り除き、パターニングされた薄膜ポリシリコ
ン層１１の表面を酸化膜１５によつて覆う。この酸化膜
１５は二酸化シリコンでなり、ＣＶＤによつて形成され
る（図３（Ｆ））。
【００１８】第５の工程では、薄膜ポリシリコンを熱処
理することにより前工程（ホウ素イオンの打ち込み）に
よつて生じた欠陥層、すなわち非結晶層を回復させる。
このとき薄膜ポリシリコンの加熱処理は1000〔℃〕に熱
した窒素ガス中でなされる。このとき固相エピタキシヤ
ル成長がポリシリコンの表面及び底面からの双方から生
じ、多くのホウ素原子が格子点に入り込む再結晶化が均
等に進む（図３（Ｇ））。
理することにより前工程（ホウ素イオンの打ち込み）に
よつて生じた欠陥層、すなわち非結晶層を回復させる。
このとき薄膜ポリシリコンの加熱処理は1000〔℃〕に熱
した窒素ガス中でなされる。このとき固相エピタキシヤ
ル成長がポリシリコンの表面及び底面からの双方から生
じ、多くのホウ素原子が格子点に入り込む再結晶化が均
等に進む（図３（Ｇ））。
【００１９】第６の工程では、薄膜ポリシリコンの両端
部分となる位置の酸化膜に電極取り出し孔１６を形成
し、形成された孔にアルミニウムをスパツタ法によつて
蒸着する（図３（Ｈ））。その後、アルミニウム上にレ
ジストを塗布してパターニングし、アルミニウム電極を
ドライエツチング法によつてカツトする。続いて熱処理
することにより電極を形成して全ての処理を終了する。
部分となる位置の酸化膜に電極取り出し孔１６を形成
し、形成された孔にアルミニウムをスパツタ法によつて
蒸着する（図３（Ｈ））。その後、アルミニウム上にレ
ジストを塗布してパターニングし、アルミニウム電極を
ドライエツチング法によつてカツトする。続いて熱処理
することにより電極を形成して全ての処理を終了する。
【００２０】この工程によつて形成されるポリシリコン
薄膜抵抗のシート抵抗とホウ素イオンドーズ量との関係
は図４の実線で示すようになる。ここで横軸はホウ素イ
オンのドーズ量を示し、縦軸は作製した抵抗体の抵抗値
を示している。この実施例によるポリシリコン薄膜抵抗
によれば 360〔Ω〕のシート抵抗を実現することができ
る。
薄膜抵抗のシート抵抗とホウ素イオンドーズ量との関係
は図４の実線で示すようになる。ここで横軸はホウ素イ
オンのドーズ量を示し、縦軸は作製した抵抗体の抵抗値
を示している。この実施例によるポリシリコン薄膜抵抗
によれば 360〔Ω〕のシート抵抗を実現することができ
る。
【００２１】これに対して従来の場合には、ポリシリコ
ン中における不純物の拡散速度が極めて速い（シリコン
に比して拡散係数は10倍から 100倍である）等の理由に
より第３の工程においてホウ素を打ち込む際にはポリシ
リコンの表面部分にのみ浅くいれるのが一般的である。
ン中における不純物の拡散速度が極めて速い（シリコン
に比して拡散係数は10倍から 100倍である）等の理由に
より第３の工程においてホウ素を打ち込む際にはポリシ
リコンの表面部分にのみ浅くいれるのが一般的である。
【００２２】具体的には50〔ｋｅＶ〕の加速エネルギー
によつてホウ素（Ｂ）を打ち込むことにより、ポリシリ
コンの表面から約４〔ｎｍ〕の深さに不純物濃度のピー
クがくるように設計されている（図５）。このような条
件で形成されるポリシリコン薄膜抵抗のシート抵抗（図
４において破線で示す）はドーズ量によらず実施例の場
合に比して高い値となる。またシート抵抗が最も小さく
なる場合でも、 400〔Ω／□〕のシート抵抗が限界であ
つた。
によつてホウ素（Ｂ）を打ち込むことにより、ポリシリ
コンの表面から約４〔ｎｍ〕の深さに不純物濃度のピー
クがくるように設計されている（図５）。このような条
件で形成されるポリシリコン薄膜抵抗のシート抵抗（図
４において破線で示す）はドーズ量によらず実施例の場
合に比して高い値となる。またシート抵抗が最も小さく
なる場合でも、 400〔Ω／□〕のシート抵抗が限界であ
つた。
【００２３】以上の工程によれば、第３の工程で打ち込
まれるホウ素イオンの濃度をポリシリコン薄膜層の厚み
方向の下半分で最も高くなるようにしたことにより、ポ
リシリコン薄膜層の底部まで均等にポリシリコン結晶を
非結晶化することができる。これにより第５の工程のよ
うに不純物を均一に拡散させるため熱処理する場合には
薄膜の表面と底面の両方向から再び結晶を形成すること
ができる。この結果、全ての工程終了後に形成されるポ
リシリコン抵抗は結晶欠陥の少ないシート抵抗となる。
まれるホウ素イオンの濃度をポリシリコン薄膜層の厚み
方向の下半分で最も高くなるようにしたことにより、ポ
リシリコン薄膜層の底部まで均等にポリシリコン結晶を
非結晶化することができる。これにより第５の工程のよ
うに不純物を均一に拡散させるため熱処理する場合には
薄膜の表面と底面の両方向から再び結晶を形成すること
ができる。この結果、全ての工程終了後に形成されるポ
リシリコン抵抗は結晶欠陥の少ないシート抵抗となる。
【００２４】従つてシート抵抗の値を従来の値から一段
と低くすることができ、 360〔Ω〕程度まで低減するこ
とができる。またポリシリコン抵抗の厚み方向に対して
均一なシート抵抗が得られることにより、厚さを変化さ
せたとき抵抗値が直線的に変化する優れた電気特性を得
ることができる。さらに単位面積当たりの抵抗値を下げ
ることができることによりポリシリコン抵抗の幅を 4.8
〔μｍ〕から 4.0〔μｍ〕程度まで縮小することがで
き、その分、集積回路の集積度を一段と高めることがで
きる。
と低くすることができ、 360〔Ω〕程度まで低減するこ
とができる。またポリシリコン抵抗の厚み方向に対して
均一なシート抵抗が得られることにより、厚さを変化さ
せたとき抵抗値が直線的に変化する優れた電気特性を得
ることができる。さらに単位面積当たりの抵抗値を下げ
ることができることによりポリシリコン抵抗の幅を 4.8
〔μｍ〕から 4.0〔μｍ〕程度まで縮小することがで
き、その分、集積回路の集積度を一段と高めることがで
きる。
【００２５】（３）他の実施例 なお上述の実施例においては、第３工程のイオン注入の
際、１回のイオン注入によつてホウ素イオン濃度が膜厚
の２分の１より下部の深さで最も高くなるようにする場
合について述べたが、本発明はこれに限らず、２回以上
に分けてイオン注入しても良い。
際、１回のイオン注入によつてホウ素イオン濃度が膜厚
の２分の１より下部の深さで最も高くなるようにする場
合について述べたが、本発明はこれに限らず、２回以上
に分けてイオン注入しても良い。
【００２６】例えば２回に分けてホウ素イオンを注入す
る場合には、まず１回目のイオン注入時にホウ素イオン
を低い加速エネルギーによつて薄膜ポリシリコン層の表
面近傍に打ち込み、２回目のイオン注入時にホウ素イオ
ンを高い加速エネルギーによつて薄膜ポリシリコン層の
底面付近に不純物のピーク点がくるように打ち込むよう
にすれば良い（図６）。
る場合には、まず１回目のイオン注入時にホウ素イオン
を低い加速エネルギーによつて薄膜ポリシリコン層の表
面近傍に打ち込み、２回目のイオン注入時にホウ素イオ
ンを高い加速エネルギーによつて薄膜ポリシリコン層の
底面付近に不純物のピーク点がくるように打ち込むよう
にすれば良い（図６）。
【００２７】このようにホウ素イオンを注入すれば、ポ
リシリコン薄膜の深さ方向に対して不純物濃度のピーク
が対称となるような不純物プロフアイル３０Ａ及び３０
Ｂを形成することができる。この結果、２回目のイオン
注入終了後の合成不純物プロフアイル３１はポリシリコ
ン薄膜の深さ方向に対して対称な形状となり、深部まで
均一に不純物を到達させることができる。
リシリコン薄膜の深さ方向に対して不純物濃度のピーク
が対称となるような不純物プロフアイル３０Ａ及び３０
Ｂを形成することができる。この結果、２回目のイオン
注入終了後の合成不純物プロフアイル３１はポリシリコ
ン薄膜の深さ方向に対して対称な形状となり、深部まで
均一に不純物を到達させることができる。
【００２８】また上述の実施例においては、イオンの注
入工程における加速エネルギーは各注入工程について固
定とする場合について述べたが、本発明はこれに限ら
ず、各工程の間に連続的に強度を可変しても良い。この
ようにすれば不純物プロフアイル４０はポリシリコン薄
膜の底面から表面までほぼ一定とすることができる（図
７）。この結果、再結晶後の電気的特性は一段と向上す
る。
入工程における加速エネルギーは各注入工程について固
定とする場合について述べたが、本発明はこれに限ら
ず、各工程の間に連続的に強度を可変しても良い。この
ようにすれば不純物プロフアイル４０はポリシリコン薄
膜の底面から表面までほぼ一定とすることができる（図
７）。この結果、再結晶後の電気的特性は一段と向上す
る。
【００２９】さらに上述の実施例においては、ポリシリ
コン薄膜の膜厚が 200〔ｎｍ〕のとき、ホウ素イオン濃
度のピークＲp が薄膜表面から 160〔ｎｍ〕の位置にな
るように打ち込む場合について述べたが、本発明はこれ
に限らず、ホウ素イオン濃度のピーク点Ｒp がポリシリ
コン薄膜の膜厚に対して２分の１より深部になるように
打ち込めば良く、要は、不純物総量の過半数が薄膜の底
面側に到達するように打ち込めば良い。
コン薄膜の膜厚が 200〔ｎｍ〕のとき、ホウ素イオン濃
度のピークＲp が薄膜表面から 160〔ｎｍ〕の位置にな
るように打ち込む場合について述べたが、本発明はこれ
に限らず、ホウ素イオン濃度のピーク点Ｒp がポリシリ
コン薄膜の膜厚に対して２分の１より深部になるように
打ち込めば良く、要は、不純物総量の過半数が薄膜の底
面側に到達するように打ち込めば良い。
【００３０】さらに上述の実施例においては、ポリシリ
コン薄膜の膜厚を 200〔ｎｍ〕とする場合について述べ
たが、本発明はこれに限らず、これに比して厚い膜厚の
場合にもまた薄い膜厚の場合にも適用し得る。
コン薄膜の膜厚を 200〔ｎｍ〕とする場合について述べ
たが、本発明はこれに限らず、これに比して厚い膜厚の
場合にもまた薄い膜厚の場合にも適用し得る。
【００３１】さらに上述の実施例においては、ホウ素イ
オンをポリシリコン薄膜に打ち込むことにより 360〔Ω
／□〕のポリシリコン薄膜抵抗を形成する場合について
述べたが、本発明はこれに限らず、さらに低いシート抵
抗も実現することもできる。
オンをポリシリコン薄膜に打ち込むことにより 360〔Ω
／□〕のポリシリコン薄膜抵抗を形成する場合について
述べたが、本発明はこれに限らず、さらに低いシート抵
抗も実現することもできる。
【００３２】さらに上述の実施例においては、ポリシリ
コン薄膜にホウ素イオンを注入する場合について述べた
が、本発明はこれに限らず、ホウ素以外の不純物を導入
する場合にも広く適用し得る。
コン薄膜にホウ素イオンを注入する場合について述べた
が、本発明はこれに限らず、ホウ素以外の不純物を導入
する場合にも広く適用し得る。
【００３３】さらに上述の実施例においては、ポリシリ
コン薄膜抵抗の場合について述べたが、本発明はこれに
限らず、他の部材でなる薄膜抵抗にも適用し得る。
コン薄膜抵抗の場合について述べたが、本発明はこれに
限らず、他の部材でなる薄膜抵抗にも適用し得る。
【００３４】
【発明の効果】上述のように本発明によれば、導電性薄
膜層の基体となる薄膜層の底面側下半分に不純物ピーク
がくるように、かつ該底面側下半分に導入不純物のうち
過半数が到達するように不純物を導入し、又は薄膜層の
厚み方向にほぼ一様となるように、当該薄膜層に不純物
を加速度エネルギを変えながらイオン注入するようにし
たことにより、薄膜層の結晶を表面側から底面側まで均
一に破壊することができる。従つてその後の熱処理によ
つて回復される結晶は薄膜層の表面側と底面側の両面か
ら均等に成長し、シート抵抗の低い半導体抵抗を容易に
得ることができる半導体抵抗製造方法を実現し得る。
膜層の基体となる薄膜層の底面側下半分に不純物ピーク
がくるように、かつ該底面側下半分に導入不純物のうち
過半数が到達するように不純物を導入し、又は薄膜層の
厚み方向にほぼ一様となるように、当該薄膜層に不純物
を加速度エネルギを変えながらイオン注入するようにし
たことにより、薄膜層の結晶を表面側から底面側まで均
一に破壊することができる。従つてその後の熱処理によ
つて回復される結晶は薄膜層の表面側と底面側の両面か
ら均等に成長し、シート抵抗の低い半導体抵抗を容易に
得ることができる半導体抵抗製造方法を実現し得る。
【図１】本発明による半導体装置製造方法によつて注入
された不純物イオンの深さ方向濃度プロフアイルの一例
を示す略線的断面図である。
された不純物イオンの深さ方向濃度プロフアイルの一例
を示す略線的断面図である。
【図２】製造工程を示す略線図である。
【図３】製造工程を示す略線図である。
【図４】不純物量とシート抵抗との関係を示す特性曲線
図である。
図である。
【図５】従来工程によつて注入された不純物イオンの深
さ方向濃度プロフアイルを示す略線的断面図である。
さ方向濃度プロフアイルを示す略線的断面図である。
【図６】他の実施例における導入方法によつて注入され
た不純物イオンの深さ方向濃度プロフアイルを示す略線
的断面図である。
た不純物イオンの深さ方向濃度プロフアイルを示す略線
的断面図である。
【図７】他の実施例における導入方法によつて注入され
た不純物イオンの深さ方向濃度プロフアイルを示す略線
的断面図である。
た不純物イオンの深さ方向濃度プロフアイルを示す略線
的断面図である。
【図８】拡散抵抗の説明に供する部分断面図及び平面図
である。
である。
【図９】ポリシリコン抵抗の説明に供する部分断面図及
び平面図である。
び平面図である。
１……拡散抵抗、２……シリコン基板、３……不純物領
域、４……絶縁膜、５……電極窓、６……アルミニウム
電極、１０……ポリシリコン薄膜抵抗、１１……ポリシ
リコン、１２、１３……絶縁膜、２０……原子濃度深さ
プロフアイル、３０Ａ、３０Ｂ、４０……不純物プロフ
アイル、３１……合成不純物プロフアイル。
域、４……絶縁膜、５……電極窓、６……アルミニウム
電極、１０……ポリシリコン薄膜抵抗、１１……ポリシ
リコン、１２、１３……絶縁膜、２０……原子濃度深さ
プロフアイル、３０Ａ、３０Ｂ、４０……不純物プロフ
アイル、３１……合成不純物プロフアイル。
Claims (2)
- 【請求項１】酸化膜上に形成された導電性薄膜層を抵抗
体とする半導体抵抗の製造方法において、 上記導電性薄膜層の基体となる薄膜層の底面側下半分に
不純物ピークがくるように、かつ該底面側下半分に上記
導入不純物のうち過半数が到達するように不純物を導入
する工程を含むことを特徴とする半導体抵抗製造方法。 - 【請求項２】酸化膜上に形成された導電性薄膜層を抵抗
体とする半導体抵抗の製造方法において、 上記導電性薄膜層の基体となる薄膜層はポリシリコンで
なり、上記薄膜層の厚み方向にほぼ一様となるように、当該薄
膜層に上記不純物を加速度エネルギを変えながらイオン
注入する 工程を含むことを特徴とする半導体抵抗製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15272293A JP3237800B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体抵抗製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15272293A JP3237800B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体抵抗製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342877A JPH06342877A (ja) | 1994-12-13 |
| JP3237800B2 true JP3237800B2 (ja) | 2001-12-10 |
Family
ID=15546727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15272293A Expired - Fee Related JP3237800B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体抵抗製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237800B2 (ja) |
-
1993
- 1993-05-31 JP JP15272293A patent/JP3237800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342877A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296211B1 (ko) | 좁은밴드갭특성을갖는탄소도프접합실리콘반도체디바이스및그형성방법 | |
| US4467519A (en) | Process for fabricating polycrystalline silicon film resistors | |
| US5057439A (en) | Method of fabricating polysilicon emitters for solar cells | |
| US4977098A (en) | Method of forming a self-aligned bipolar transistor using amorphous silicon | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP3237800B2 (ja) | 半導体抵抗製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| EP0073603B1 (en) | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP3727482B2 (ja) | 半導体装置の製造方法 | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JPH0547987B2 (ja) | ||
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| KR950007576B1 (ko) | 초고집적 바이씨모스 반도체장치 및 그 제조방법 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| EP0383712A2 (en) | Method for fabricating high performance transistors with polycrystalline silicon contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |