JPS58182259A - ポリシリコン抵抗体の形成方法 - Google Patents

ポリシリコン抵抗体の形成方法

Info

Publication number
JPS58182259A
JPS58182259A JP58051713A JP5171383A JPS58182259A JP S58182259 A JPS58182259 A JP S58182259A JP 58051713 A JP58051713 A JP 58051713A JP 5171383 A JP5171383 A JP 5171383A JP S58182259 A JPS58182259 A JP S58182259A
Authority
JP
Japan
Prior art keywords
polysilicon
layer
boron
annealing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58051713A
Other languages
English (en)
Other versions
JPH0550144B2 (ja
Inventor
ラインハ−ド・グラング
サン−メイ・ク
アルフレツド・シユミツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58182259A publication Critical patent/JPS58182259A/ja
Publication of JPH0550144B2 publication Critical patent/JPH0550144B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、シート抵抗が非常に艮（制御され且つ抵抗の
温度係数が非常に低い多結晶薄−抵抗体を製造する方法
に関する。
〔背景技術〕
長年にわたって集積回路には、ポリシリコン膜が用いら
れてきている。？ｌＩえは、米国符Ｗｆ第３５５８３７
４号は、ＰＮ接合が薄膜中に形成されるように、多結晶
薄膜の結晶粒度又は１粒′子フ号イ、ズ（以下、粒子サ
イズとする。、）ヲ制御する方法を示している。
好ましいポリシリコンの付着プロセスは、減圧及び６０
０　’Ｃ乃至７００　’Ｃの温度、又は大気圧及び１０
００°Ｃ乃至１２００　’Ｃの温度でのシランの熱分解
である。大抵の場合、ドーピング元素は、付着プロセス
の間に導入されている。もし、４′！ｌＩ性を与える不
純物が、イオン注入により、薄膜の付着後に薄膜に入れ
られるなら、不純物の全体量のより良い制御が得られる
。その場合には、薄膜全体にわたる一様な不純物の分布
を保証するために、イオン注入後の１１　［］’［Ｊ″
Ｃに及ぷアニーリングが必璧である。
ポリシリコンｍ膜は、゛眠界効果トランジスタ装宵のゲ
ート、バイポーラ・トランジスタにおける装置接点鎖酸
を提供するために、又は抵抗体として、大規模乗積（Ｌ
ＳＩ３回路装置では、広く用いられてきた。ＬＳＩ回路
においてポリシリコン薄膜を抵抗体として用いることに
より、プロセスの節約火得ることができる。以下の特許
及び文献は、種々の使用のために、イオン注入してポリ
シリコン抵抗体な形成する方法及びその結果得られる製
品の例である。米国特許第３４３２７’７２号は、囲り
の溝（ｍｏａｔ）を充填した多結晶の拡散抵抗体を示し
ている。米国特許第４０６５２１０号は、非常に小さな
粒子サイズを有し、またＨ膜中の過剛相された固溶体中
にニッケル及びコバルトから成るグループからのドーパ
ントが分散された、多結晶抵抗体を示している。米国特
許第３５７６４７８号は、ポリシリコン抵抗体が結合さ
れた′１界効果トランジスタを示している。米国特許第
４１９９７７８号は、ポＩＪ″シリコン抵抗体を形成す
るために、ポリシリコン層に約１×１０１９原子／−の
量でホウ素、リン又はヒ素をイオン注入することを示し
ている。米国丑許第４２０９７１６号及び第４２４００
９７号は、負荷及びスタティックＲＡＭのメモリ・セル
として有用なイオン注入で軽くドーグされたポリシリコ
ン抵抗層を製造する方法を示している。米国特許第４２
１０４６５号及び第４２１２６８４号は、ポリシリコン
抵抗体がフィールドの二酸化シリコン層の上に形成され
るような、ポリシリコン構造体の形成方法及びその結果
得られる構造体を示している。米国特許第４２１４９１
７号は、１ｏ１３乃至１ｏ１４イオン７Ｊの一般的な範
囲の注入量レベルでリンをイオン注入することにより、
比較的低い抵°杭率のポリシリコン抵抗体を形成するこ
とを教示している。米国特許第４２５７５５１５号は、
フィールドの二酸化シリコン層の上に形成される高抵抗
率のポリシリコン抵抗体の形成を示している。抵抗体の
抵抗率は、ホウ素のような不純物のイオン注入により確
立される。ＩＢＭ　　ＴｅｃｈｎｉｃａｌＤｉｓｃｌｏ
ｓｕｒｅ　　Ｂｕｌｌｅｔｉｎ、Ｖｏｌ、２３．Ｎｏ、
７Ａ。
Ｄｅｃｅｍｂｅｒ　　１９８０．ｐｐ−２８１１−２８
１２は、多結晶薄膜を所望の抵抗率までドーグするため
に低エネルギーのイオン注入を使用する、ポリシリコン
抵抗体の製造を示している。ｆＪ５［１ｉ０ｒ＋ｍの厚
さの薄膜について以外は、約１０乃至！５０ＤＫｅＶの
′亀カレベル及び約１０１２乃至約１０１フイオン／Ｃ
Ｊの注入量を示している。イオン注入後、注入された不
純物火電気的に活性にするために、ポリシリコン層、フ
ラッシュ・レーザ・アニール（ｆｌａｓｈｌａｓｅｒ　
ａｎｎｅａｌ）が行なわれる。
〔本発明の概要〕
本発明の実施態様により、集積１０１路を作るだめのバ
イポーラＬＳＩプロセスとともに用いられることが好ま
しい、ポリシリコン薄膜抵抗体を製造する方法が提供さ
れる。バイポーラ集積回路フ”ロセスは、しばしば、ト
ランジスタの付随的な（ｇｘｔｒｉｎｓｉｅ）ベースを
提供するために、ホウ素で非常にトーメサれたポリシリ
コン領域を使用する。
ポリシリコン薄膜抵抗体は、その固溶解度限界乃至はそ
の限界よりもわずかに上までホウ素でドープされる。プ
ロセス変数により影響されるような、多結晶薄膜の抵抗
率及びその温度依存についての制御可能性が、実際には
頁要である。本発明のフーロセスを成功させる上でＮ要
な他のパラメータは、ポリシリコンの細かい粒子サイズ
を維持することである。
ポリシリコン抵抗体を製造する方法は、絶縁体の表面に
非常に細かい粒子サイズのポリシリコン層を付着し、続
いて、ポリシリコンの固溶解度限界乃至はその限界をわ
ずかに超えてホウ業火イオン注入することを含む。この
イオン注入は、通常、二酸化シリコンのスクリーン表面
層を用いて行なわれる。ポリシリコン層の粒子サイズを
制御し、薄膜の厚さ全体にわたってホウ素イオンの分布
を均一にし、セして固溶解度限界までシリコン中のホウ
素の良度な上げるために、構造体は約８００゛Ｃ乃至約
１１００Ｃの温度で１５分乃至１８０分の間アニールさ
れ得る。さて、抵抗体を形成するために、ポリシリコン
層に逸切な電気接点が設けられる。
また、ＮＰＮバイボー？・トランジスタ及び抵抗体を含
む集積（ロ）路を形成する方法についても、ボされる。
誘電体（絶縁）領域により単結陥シリコン領域が互いに
絶縁分離されたシリコン半導体基体が、準備される。付
随的なベース領域となるべき領域以外の全ての領域を覆
うマスクが、絶縁領域を有するシリコン基体の表面の上
に形成される。非常に細かい粒子サイズのポリシリコン
層がマスク及び付随的なベース領域となるべき領域の上
に付着される。ホウ素が、ポリシリコンの固溶解度限界
乃至はその限界をわずかに超える量で、ポリシリコン層
中にイオン注入される。それから、ポリシリコン層中の
粒子サイズを制御するとともに、この層から付随的なベ
ース領域となるべき領域へホウ素をドライブ・インする
ために、構造体はアニールされる。ポリシリコン層から
付随的なベース鎖酸の接点と抵抗体と７得るために、通
常のリソグラフィ及び食刻の技術により、ポリシリコン
ｆＷＩの一部分が除去される。それから、付随的なベー
ス領域の接点領域及び抵抗体層への各接点電極が形成さ
れる。
〔本発明の実施例〕
さて、籍に第１図を参照するに、この図には、ウェハ１
０の上に形成された半導体構造体の非常に拡大された断
面図が示されている。典型的にはウェハ１０は、シリコ
ンであるが、しかしながら、サファイア、スピネル等の
結晶ウェハであっても良い。薄い絶縁層１２が、ウェハ
１ｏ上に形成されている。この絶縁層は、シリコン・ウ
ェハが使用される場合に熱的に成長される二酸化シリコ
ン、蒸着される二酸化シリコン、窒化シリコン、アルミ
ナ等のような通常の絶縁物質である、即ち通常の技術に
より付着される絶縁層である。この絶縁層の厚さは、典
型的には５ｏ乃至１０００１＋ｍである。
次に、細かい粒子の□構造をしたポリシリコン薄膜１４
を形成するために、ポリシリコンの付着プロセスが用い
られる。約６０１０℃乃至ｌ＃７５０　’Ｃのような低
温でのシランの熱分解により、そのようなポリシリコン
薄膜を形成するのが好ましい。プラズマ−エフ　ハンス
ト（ｐｉ＠ｓｍａ　ｅｎｈａｎｃｅｄ）蒸着プロセス、
又は他のイヒ学気相反応プロセス、高真空蒸着プロセス
若しくはスパッタリング・プロセスのような、ポリシリ
コン薄膜を形成するために用いられ得る他のいろいろな
プロセスもある。
導電性を与えるホウ素不純物の導入が、ポリシリコンの
固溶解度限界乃至はその限界をわずかに超える濃度で行
なわれる。重要な技術思想は、プロセス温度の関数であ
る不純物元素の固溶解度によって、自由キャリヤの濃度
を制御することである。過剰な不純物は、理論は別とじ
で実際上は、電気的に中性である。ホウ素については、
制限濃度は、９　［］　Ｏ’Ｃにおいて約７　Ｘ　１０
１９原子／ａＪ。
１０００’Ｃにおいて約Ｉ　Ｘ　１０２°原子／ｃＪ　
１１００゛Ｃにおいて約１．ｌＸ１０２°原子７ｃＪｔ
となるように決められた。不純物を導入する好ましい方
法は、イオン注入によるものである。ポリシリコン付着
の間のガス状ドーピングの拡散は、結果として得られる
ポリシリコン層中の不純物の全体量を制御することの正
確さにおいて劣る。ポリシリコンＮ１４中へのホウ素不
純物のイオン注入の前に、ポリシリコン層１４の表面に
１０Ｑｂ に、熱酸化又は化学気相付着により二酸化シリコン＃を
形成することが好ましい。この酸化物膜スクリーンの目
的は、続（アニーリング・ステップ”において、ポリシ
リコン層から蒸発によりホウ素が損失するのを避けるこ
とである。イオン注入プロセスにおけるホウ素イオンの
好ましい注入量はポリシリコン層の特定の厚さに１＆存
する。
さて、ポリシリコン層は、付着温度より高い温度で加熱
処理即ちアニールされる。このアニーリング・ステップ
は、幾くつかの目的を達成するように設計されている。
第１の目的は、層の厚さ全体にわたってドーピング元素
即ちホウ素の分布を一様にすることである。もしこのこ
とが達成されないなら、層は、後の温度サイクルの間に
抵抗率が変化することになる。第２の目的は、シリコン
中のドーピング元素即ちホウ素の濃度を固溶解度限界ま
で上げることである。固溶解度限界は、抵抗性半導体層
中の電気的に活性なキャリヤの濃度を決めるアニーリン
グ温度に依存する。第６の目的は、シリコン層を再結晶
化することである。これにより、平均１１１Ｌで特徴付
けられる粒子サイズの分布が得られる。この平均値りは
、アニーリング温度とともに増加し、そして例えば伝送
電子顕微項写真の定量評価により、実験的に決められ得
る。６２５℃におけるシランの熱分解により付着された
５　００　ｎｍの厚さの層については、平曵の粒子サイ
ズＬとアニーリング温度との間に、以下の関係が、見出
された。即ち、 ９００’Ｃ，１時間のアニーリングについては、Ｌは、
はぼ４０　ｎｍに等しい。
１０００’Ｃ１１時間のアニーリングについては、Ｌは
、約８４　ｎｍに等しい。
１１００℃、１時間のアニーリングについては、Ｌは、
約°１ろ５ｎｍに等しい。
Ｌを制御する重要性は、このパラメータが結果として得
られる層の抵抗率及び抵抗の温度係数、即ちＴＣＲケ決
めるという事実に基づいている。
さて、所望の抵抗体鎖酸父形成するためにポリシリコン
層が、通常のリングラフィ及び穴刻の技術により、画成
される。二酸化シリコン又は二酸化シリコン及び窒化シ
リコンの組合せのような絶縁層１６が、ポリシリコン１
４の表面及び絶縁層１２の表面に、化学気相付層される
。通常のリングラフィ及び食刻の技術により、化学気相
付層された絶ｉ＃、層１６に開口が作られ、ポリシリコ
ン抵抗体１４への所望の接点領域か形成される。絶縁層
１６０表面に、全面付着の配線層１８が形成される。こ
の層１８は、絶縁層１６中の開口を通って、ポリシリコ
ン抵抗体１４への接点をなす。配線層に接点領域を画成
するために、通常のりソグラフイ及び食刻の技術が使用
され、その結果、第１図のような抵抗体構造を生じる。
さて、第２図を参照するに、この図は、本発明の他の実
施例を示す。この実施例は、バイポーラ・トランジスタ
の付随的なベース及びポリシリコ　　゛ン抵抗体を形成
するために、ホウ累で非常にドープされたポリシリコン
層を使用する。Ｐ−単結晶ンリコン＠質のウェハ即ち基
板２０ｆｊｒ：準偏することから製造は始まる。プロセ
スは、ＮＰＮバイポーラ装置の集積回路を形成するよう
に示される。
第２図は、面密度バイポーラ・トランジスタ構造体を形
成するために用いられるシリコン基体のある小さな部分
を非常に拡大して示しである。Ｐ−基板２０は、Ｎ＋サ
ブコレクタ拡散領域２２が形成されている。それから、
Ｎエピタキシャル層２４が、基板の上に成長される。こ
れらのプロセスは、例えばＮＰＮバイポーラ・トランジ
スタの形成における標準的なものである。基板は、典型
的には、１０乃至２０Ω・ｃｒＲ程度の抵抗率を有する
＜１００’＞結晶方向のシリコンである。サブコレクタ
拡散領域は、典型的には、ヒ素を用いて形成され、約１
０２０原子／ｃＪ＋の表面＃度を有する。層２４を形成
するためのエピタキシャル成長フーロセスは、ＦＪｌｏ
ｏｏｏＣ乃至約１２００°Ｃの温度におけるＳｉＣノ４
／Ｈ２又はＳ　Ｉ　Ｈ４／　Ｈ２の混合気体の使用のよ
うな通常の技術により、行なわれ得る。
エピタキシャル成長の間に、Ｎ＋サブコレクタ中のドー
パントは、エピタキシャル層中へ移動してサブコレクタ
２２の形成が完了する。高密度集積回路のエピタキシャ
ル層の厚さは、６μｍ以下程度である。Ｐ十領域２６も
また、形成されることになっている二酸化シリコンの埋
設分離領域２８の下の示されている領域に形成され得る
。これらの領域２６はまた、エピタキシャル層が成長す
るときに、エピタキシャル層中へ外方拡散する。
Ｐ十領域２６は、埋設二酸化シリコンの下における表面
反転及び電流漏れを防ぐ。
次の一連のステップは、単結晶シリコン領域を互いに分
離する分離手段の形成を含む。分離は、ＰＮ接合の逆バ
イアス、部分的な訪電体分離又は完全な肪゛鑞体分離の
いずれでも良い。用いられる誘電体ｗＪ買は、二酸化シ
リコン、ガラス又はそれらの組合せ等であると良い。高
密度集積回路にとって好ましい分離は、蒋電体分離であ
る。第２図は、諌電体領域２８及び６０を有する部分的
な騨電体分離を示す。領域２８は、単結晶シリコン領域
を互いに分離し、領域６０は、ペース・エミツ夕領域を
コレクタ・リーチ・スルー領域から分離する。このタイ
プの誘電体領域を形成する方法は当分野にはたくさんあ
る。この分離を達成するための１つのプロ七〜諌が、１
９７１年６月７日出願の米国特許出願通し番号第１５０
６０９号及び米国特許第３（５４８１２５号に示されて
いる。代わりに、部分的な誘電体分離は、１９８１年８
月２７日出願の米国特許出願通し番号第２９６９２９号
又は第２９５９３３号に示されている方法に従っても、
形成され得る。これらの特許出願及び特許では、領域２
８及び３０のような部分的な誘電体分離領域を形成する
ためのプロセスが、詳細に示されている。
エミッタ領域、実質的な（ｉｎｔｒｉｎｓｉｃ）ベース
領域及びコレクタ・リーチ・スルー領域となるべきそれ
らの領域を覆い且つ付随的な（ｅｘｔｒｉｎｓｉｃ）ベ
ース領域となるべきそれらの領域に対して開いているマ
スク層３２が、半導体基体の上に形成される。マスク層
は、例えば約５０乃至１０００　ｎｍの厚さの化学気相
付着された二酸化シリコン層である。このような層を付
着するための好ましいプロセスは、化学気相付着である
。代わりに、マスク層は、二酸化シリコン層と窒化シリ
コン層又は他の物質の層との組合せであっても良い。
マスク層の開口は、通常のりソグラフィ及びマスキング
の手順により形成される。最初はＰ型のドーグされてい
ないポリシリコン１１５４が、単結晶シリコン基体への
開口が存在するシリコン基体の表面上に、一様に形成さ
れる。ポリシリコン層は付随的なベース領域となるべき
これらの領域へのオーミック接点をなす。その他では、
ポリシリコン層は、マスク層６２の上に形成される。例
えば層６４は、６２５゛Ｃでのシランの熱分解を用いて
付着される。Ｐ型のホウ素ドーパントが、所望のドーピ
ング凝度まで層３４中にイオン注入される。
ポリシリコン層６４の厚さは、約６０乃至５００ｎｍ　
（好ましくは、約３０．０ｎｒｒ＋）である。好ましい
ドーピング・レベルは、約３　Ｘ　１０１９７いし５　
Ｘ　１０２０ｉ子／ｃコである。さて、本発明の初めの
実施例に関して先に述べたようなアニーリング即ち加熱
のステップにより、完了する。このステップの間に、Ｐ
＋ポリシリコン層からＮ−エピタキシャル層２４中への
Ｐ＋ホウ素不純物の移動により、Ｐ＋の付随的なベース
領域３８が形成される。
エミッタ領域、実質的なベース領域及びコレクタ・リー
チ・スルー領域の上からポリシリコン層６４を除去する
ために、リングラフィ及び食刻の技術が使用される。そ
れから、二酸化シリコン層６６が、好ましくは、層５４
の上に通常の熱成長を行なうことにより、成長される。
エミッタ・ベースとなるべき部分を覆う二酸化シリコン
が、通常の食刻技術により除去される。
さて、芙餉的なベース領域４０および乎ミッタＮ＋領域
４２が形成される。例えば、この構造はイオン注入又は
拡散を絖げて行なうことにより、形成される。しかしな
がら、１９８２年３月８日出願の米国特許出願通し番号
！３５５６５５号に示されているようなイオン注入方法
を用いることが好ましい。この米国特許出願は、そのよ
うなベース及びエミッタの領域を形成する方法を示して
おり、トランジスタのベース及びエミッタの領域が形成
されるべき単結晶シリコンの表■に、ポリシリコ７層が
形成されるものである。ホウ素イオンが、単結晶シリコ
ン層とポリシリコン層との界面付近のポリシリコン層中
に、イオン注入される。
層構造体のアニーリングにより、ホウ素が部分的に単結
晶シリコン構造体中にドライブされる。ヒ素イオンが、
ポリシリコン層４４中にイオン注入される。ホウ素を十
分にドライブ・イン（７てトランジスタのベース領域を
形成し、同時に、ヒ素をドライブ・インしてトランジス
タのエミッタ領域を形成すぎ丸めに、第２のアニーリン
グ・ステップが使用される。ホウ素のイオン注入のため
に２ステツプのアニーリング・プロセスを含むこのプロ
セスには、パンチ・スルー火遊けるために、十分な幅と
ドーピングのベースをつ（ることか必要である。ポリシ
リコン層４４は、最終の構造体において、エミッタ領域
４２へのエミッタ接点として、残る。
付随的なベースの接点領域及び抵抗体領域への接点開口
が、絶縁層５６に形成される。通常の金属蒸着技術によ
り、全面付層の配一層が形成される。遷移金属、アルミ
ニウム、アルミニウム銅等が、適切な金属として使用さ
れる。付随的なペース層への接点５０、エミッタへの接
点５１並ひにポリシリコン層６４中の抵抗体領域への接
点５２及び５４を形成するために、通常のりソグラフイ
及び食刻の技術により、配線層が画成される。
より大きいシート抵抗を得るために、イオン注入の前又
は後でポリシリコン層１４又は３４を薄（することがで
きる。薄くする方法としては、反応性イオン食刻、化学
的食刻釜ひにポリシリコンの１部分を熱酸化して希釈さ
れたＨＦで酸化されたポリシリコン層を除去する方法と
がある。典型的には、所望のシート抵抗を与えるような
、ポリシリコンの量が除去されるであろう。例えば、結
果的に得られる５　０　ｎｍ以下のポリシリコン層は大
きいシート抵抗の抵抗体を与えるととになる。
以下の例は、本発明の理解を助けるために単に示された
ものであり、何ら本発明を限定するものではない。
〔例１乃至例６〕 ＜１００＞の結晶方向を有するシリコン・ウェハが、５
０ｎｍの厚さまで、熱的に酸化された。
ドープされていないポリシリコン層が、６２５°Ｃ１５
００乃至４００ミリトールで純粋なシランな熱分解する
ことにより、各ウェハ上に形成された。
付着速度は、約１０ｎｍ／分であった。この付着の結果
、層の厚さは、はぼ３００　ｎｍであった（表■参照）
。ポリシリコン層は、８００゛Ｃにおける酸化二窒素中
のシランの蒸着により付層された５０ｎｍの二酸化シリ
コンで糧われた。ポリシリコン層は、５０　ＫｅＶ１５
Ｘ　１０１５ホウ素／’ｃＪ・のイオン注入を用い、二
酸化シリコンのスクリーンを通して、ドープされる。例
１のウェハは、窒素雰囲気中、９００’Ｃで１時間アニ
ールされた。例２のウェハ幌、窒素雰囲気中、１０００
°Ｃで１時間アニールされた。例３のウエノ・は、窒素
雰囲気中、１１００℃で１時間アニールされた。その後
、スクリーン酸化物膜は、希事フッ化水素嘔甲で除去さ
れた。ｉｆは、プロセス及びそれについてなされたテス
トの結果を示す。
これらポリシリコン層の室温での抵抗率が、正方形アレ
イの４点グローブで測定された。極性といっしょに電流
及び電圧の１０−プが、切換えられ、そしてデータは、
Ｐｈ１ｌｉｐｓ　Ｒｅ５＝　Ｒｅｐｔｓ。
＃ｓ、１−９’（１９ｓ　８）に示されているようなＶ
　ａ　ｎｄｅｒ　Ｐａｕｗの方法に従って評価される。
報告されている抵抗率の値は、ウェハ当り少な（とも１
５の測定の平均である。それらの絶対的な精度は±５％
よりも良いと見積られている。抵抗の温度依存は、同じ
ウニ・・から切断した８　Ｘ　８　ｍｍ２　の膜試料に
ついて測定された。温度サイクルの間の接点の問題を避
けるために、１．５ｍｍのアルミニウム・ドツト部が正
方形の角に蒸層され、そしてシリコン中に合金化される
。電流−電圧のグローブ及び極性が、測定誤差を減少さ
せるために、逆にされた。室温では、測定した２組から
の抵抗率は、互いに１乃至２％内になった。抵抗値は、
５°Ｃ間隔で、５°Ｃから６５°Ｃまで測定された。
粒子サイズの測定については、ポリシリコン層が伝送電
子顕微鏡により試験されるように、シリコン基板及び熱
二酸化シリコン腺が、食刻除去された。回折パターンは
、好ましい方向を示さない一様なリングを示した。（２
２０）及び（３３１）に方向付けられた結晶子において
回折されたビームから形成された像について、暗い視域
の条件で顕微鏡写真がとられた。３Ｘ３μｍ２の表面領
域内の全ての結晶子を測定することにより、４７０００
Ｘに拡大した写真が評価された。各結晶子は、その最大
及びその最小の寸法に沿って測定遅れ、そして、２つの
値の平均値！によって、特徴付けられた。全ての値をサ
イズ・カテゴＩＪＪ、に分類した後に、平均粒子サイズ
Ｌが、全ての結晶子について合計することにより導びか
れた。即ち、暗い視域条件のために、全ての結晶子が計
算されなかったが、測定された値は、観測されたランダ
ムな方向のために（表Ｉに与えられた結果を参照）、全
体の代表的なサブセットと考えられる。
ホウ素を電気的に活性化し、ポリシリコン層全体にわた
って平均した分布を得るために、注入後のアニーリング
が必要である。Ｗ、３図は、約１．６×１０２０原子／
Ｃ−のホウ素濃度について、窒素中のアニーリング時間
の関数としてポリシリコン層の抵抗率を示す。第６図に
示されているように、層の抵抗率は、１時間弱のアニー
リング後には、本質的に安定である。その後の小さな変
化は、ゆっくりした粒子成長によるものである。１×１
０２０原子／ｃｍ３より低い濃度では、ポリシリコン中
のホウ素の迅速な拡散は、一様な分布を導く。ホウ素の
溶解度限界を実１的に超える、ホウ素のより高い濃度で
は、ホウ素は、実質的により低い拡散率のために、一様
には散乱しない。明らかに、ホウ素の１部分が、沈殿し
てしまい、冷却後には、電気的に不活性になった。
ホウ素の溶解度限界近く又はそれをわずかに越えるホウ
素濃度を有するポリシリコン層の抵抗率が、第４図に示
されている。％４図は、注入されたホウ素の濃度の関数
として抵抗率を示している。
描かれた曲巌は、注入後、６０分間、種々の温度でアニ
ールされたものである。点々で示された曲騨は、先に１
１００℃で６０分間アニールされ、そして注入後、９０
０′Ｃで６０分間アニールされたものである。予期され
たように、溶解度限界に達するまでに、アクセグタ磯度
を増加させると、抵抗率は減少する。所与の濃度につい
ては、より高いアニール濃度が、より低い抵抗率を生じ
る。
この結果は、溶解度における比較的小さな差のためとい
うよりも、むしろ、はとんど増加した正孔の移動度のた
めである。
粒子サイズについてのアニーリング温度の効果が、第５
図に示されている。約１．６Ｘ１０２°原子／Ｃ♂のホ
ウ素濃度について、６つの異なる温度で窒素中、６０分
のアニーリング火した後における３　００　ｎｍの厚さ
のポリシリコン層中の粒子サイズの分布が、第５図に与
えられている。９００’Ｃ。
１時間のアニーリング後では、結晶子の約６分の１が、
まだ２５　ｎｍよりも小さい。これらは、アニーリング
温度が上昇すると、完全に消える。粒子成長の上限は、
層の厚さにより定まる。１０００°Ｃ及び１１００’Ｃ
のアニーリング後の平均粒子サイズは、９００”Ｃの加
熱処理後のものに比べて、夫々、２倍及び６倍大きくな
っている。第４図の点線は、もしアニーリング・ステツ
゛グがホウ素の注入前に実行されるなら、再結晶につい
て同じ状態が得られることを示している。
適度にホウ素がドープされたポリシリコン層については
、主要な導電機構が、粒子の境界における電位障壁を越
える、熱的に活性化されたキャリヤの転送であるので、
抵抗の温度依存は、負になる。この調査についての非常
にホウ素ドープされた層は、第６図に示されているよう
に、抵抗について小さな正の温度係数を有する。第６図
は、約１．６ｘ１０２０原子／ｃＪのホウ素濃度を有す
るポリシリコン層に関して、３つのアニール温度につい
ての温度対抵抗率の比、即ちｐｆ（Ｔ）÷Ｐ（（３００
）を示している。細かい結晶層（ＴＡ＝＝９００℃）に
ついては、ＴＣＲが１１００ｐｐ／℃よりも小さい。ア
ニール温度が上昇すると、ＴＣＲがより正になり、単結
晶シリコンの値に近づく。従って、粒子の境界は、ＴＣ
Ｒをゼロ近く乃至σそれ以下の値に減少させる。
実際の適用については、固体溶解度限界乃至はそれをわ
ずかに越えてホウ素でドープされたポリシリコン層の抵
抗体が、符に都合が良い。それらのシート抵抗は、注入
量における小さな変化に対して敏感でないし、ＴＣＲは
、１００　ｐｐｍ、／’ｃと同じ位い低くされ得る。ポ
リシリコン層の厚さの他かに、制御されるべき最も重要
な変数は、製造プロセスにおいて用いられる最大温度で
ある。この温度は、層のＴＣＨの他かに、粒子サイズ及
びそれによるキャリヤの移動度（シート抵抗）を定める
。さらに、層の抵抗値は、実用上興味のある範囲で抵抗
体に印加される電圧には独立である。
【図面の簡単な説明】
Ｗ、１図は、本発明のある実施例により形成されたポリ
シリコン抵抗体の概略断面図である。第２図は、本発明
の他の実施例により形成された、ＮＰＮ）ランジスタ及
びポリシリコン抵抗体を含む集積回路の概略断面図であ
る。第３図は、約１．６×１０２０ＩＱ子／ｃＪのホウ
素一度について、窒素雰囲気でのアニーリン〉時間の品
数としてポリシリコン薄膜の抵抗率を示す。第４図は、
９００’Ｃ，１０００℃及び１１００℃の温度について
、注入されたホウ素の濃度の関数として抵抗率を示す。 第５図は、６つの異なる温度における、アニーリング後
のポリシリコン薄膜中の粒子サイズの分布を示す。第６
図は、３つのアニーリング温度について、ポリシリコン
薄膜の温度対抵抗率の比を示す。 １０・・・・ウエノ・、１２・・・・絶縁層、１４・・
・・ポリシリコン薄膜、１８・・・・配線層。

Claims (1)

    【特許請求の範囲】
  1. 絶縁体の表面に細かい粒子サイズのポリシリコンの層を
    形成し、前記ポリシリコンの固溶解度限界にほぼ等しく
    なるまで又は当該固溶解度限界を越えるまで前記ポリシ
    リコンの層に不純物をイオン注入し、前記ポリシリコン
    の粒子サイズをｔｔｉｌｌ　＋ａｌするように前記ポリ
    シリコンの層をアニールし、前記ポリシリコンの層に接
    点を形成すること、を含むポリシリコン抵抗体の形ｂｚ
    方法。
JP58051713A 1982-04-01 1983-03-29 ポリシリコン抵抗体の形成方法 Granted JPS58182259A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US364371 1982-04-01
US06/364,371 US4467519A (en) 1982-04-01 1982-04-01 Process for fabricating polycrystalline silicon film resistors

Publications (2)

Publication Number Publication Date
JPS58182259A true JPS58182259A (ja) 1983-10-25
JPH0550144B2 JPH0550144B2 (ja) 1993-07-28

Family

ID=23434221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58051713A Granted JPS58182259A (ja) 1982-04-01 1983-03-29 ポリシリコン抵抗体の形成方法

Country Status (4)

Country Link
US (1) US4467519A (ja)
EP (1) EP0090963B1 (ja)
JP (1) JPS58182259A (ja)
DE (1) DE3380614D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6186269A (ja) * 1984-10-04 1986-05-01 Tdk Corp サ−マルヘツド
JPS63221671A (ja) * 1987-01-30 1988-09-14 モトローラ・インコーポレーテッド 多結晶電極コンタクトを有する半導体装置とその製造工程
JPH03142837A (ja) * 1989-10-27 1991-06-18 Nec Yamagata Ltd 半導体装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
US4575923A (en) * 1983-04-06 1986-03-18 North American Philips Corporation Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
JPS605570A (ja) * 1983-06-09 1985-01-12 Fujitsu Ltd 半導体装置の製造方法
US4579600A (en) * 1983-06-17 1986-04-01 Texas Instruments Incorporated Method of making zero temperature coefficient of resistance resistors
US4779126A (en) * 1983-11-25 1988-10-18 International Rectifier Corporation Optically triggered lateral thyristor with auxiliary region
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
JPS618966A (ja) * 1984-06-22 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 金属間化合物半導体集積回路
GB2175136B (en) * 1985-04-10 1988-10-05 Mitsubishi Electric Corp Semiconductor manufacturing method
JPH0620110B2 (ja) * 1985-10-07 1994-03-16 日本電気株式会社 半導体装置
DE3545238A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
DE3545244A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
US4764026A (en) * 1986-07-07 1988-08-16 Varian Associates, Inc. Semiconductor wafer temperature measuring device and method
US4703557A (en) * 1986-10-07 1987-11-03 Cts Corporation Adjustment of thick film resistor (TCR) by laser annealing
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US4920388A (en) * 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US4762801A (en) * 1987-02-20 1988-08-09 National Semiconductor Corporation Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US4797804A (en) * 1987-03-09 1989-01-10 International Business Machines Corporation High density, high performance, single event upset immune data storage cell
EP0373832A3 (en) * 1988-12-10 1992-03-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric conversion apparatus using the device
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
JPH0461201A (ja) * 1990-06-29 1992-02-27 Hitachi Ltd 薄膜抵抗体
US5138256A (en) * 1991-04-23 1992-08-11 International Business Machines Corp. Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film
US5481129A (en) * 1991-10-30 1996-01-02 Harris Corporation Analog-to-digital converter
JPH06143581A (ja) * 1992-11-05 1994-05-24 Xerox Corp インクジェット印字ヘッド
JP2601136B2 (ja) * 1993-05-07 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH0786515A (ja) * 1993-09-16 1995-03-31 Nec Corp ポリシリコン抵抗体の形成方法
JPH0846139A (ja) * 1994-05-06 1996-02-16 Texas Instr Inc <Ti> ポリシリコン抵抗器とその作成法
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
US6315384B1 (en) 1999-03-08 2001-11-13 Hewlett-Packard Company Thermal inkjet printhead and high-efficiency polycrystalline silicon resistor system for use therein
US6255185B1 (en) 1999-05-19 2001-07-03 International Business Machines Corporation Two step anneal for controlling resistor tolerance
US6351021B1 (en) * 1999-07-01 2002-02-26 Intersil Americas Inc. Low temperature coefficient resistor (TCRL)
DE19933959A1 (de) * 1999-07-20 2001-02-01 Infineon Technologies Ag Verfahren zur Herstellung zweier unterschiedlich dotierter benachbarter Gebiete in einem integrierten Halbleiter
US6267471B1 (en) 1999-10-26 2001-07-31 Hewlett-Packard Company High-efficiency polycrystalline silicon resistor system for use in a thermal inkjet printhead
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
US6399401B1 (en) * 2001-07-24 2002-06-04 Advanced Micro Devices, In. Test structures for electrical linewidth measurement and processes for their formation
JP2003077854A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6682992B2 (en) 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
US7642892B1 (en) 2006-03-10 2010-01-05 Integrated Device Technology, Inc. Negative voltage coefficient resistor and method of manufacture
EP2340551A1 (en) * 2008-09-19 2011-07-06 Agere Systems, Inc. Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance tuning of integrated circuits
US8796772B2 (en) * 2012-09-24 2014-08-05 Intel Corporation Precision resistor for non-planar semiconductor device architecture
US9570538B2 (en) * 2014-03-19 2017-02-14 International Business Machines Corporation Methods of manufacturing polyresistors with selected TCR
CN110690169B (zh) * 2019-10-22 2022-06-28 深圳兆同星科技有限公司 一种集成电路加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50131488A (ja) * 1974-04-03 1975-10-17
JPS52128083A (en) * 1976-04-20 1977-10-27 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432792A (en) * 1967-08-03 1969-03-11 Teledyne Inc Isolated resistor for integrated circuit
US3558374A (en) * 1968-01-15 1971-01-26 Ibm Polycrystalline film having controlled grain size and method of making same
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode
US4063210A (en) * 1976-02-17 1977-12-13 General Motors Corporation Temperature independent semiconductor resistor and method of making same
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
US4240097A (en) * 1977-05-31 1980-12-16 Texas Instruments Incorporated Field-effect transistor structure in multilevel polycrystalline silicon
US4214917A (en) * 1978-02-10 1980-07-29 Emm Semi Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4225877A (en) * 1978-09-05 1980-09-30 Sprague Electric Company Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
US4210465A (en) * 1978-11-20 1980-07-01 Ncr Corporation CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel
US4212684A (en) * 1978-11-20 1980-07-15 Ncr Corporation CISFET Processing including simultaneous doping of silicon components and FET channels
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
JPS5688818A (en) * 1979-12-17 1981-07-18 Hitachi Ltd Polycrystalline silicon membrane and its production
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50131488A (ja) * 1974-04-03 1975-10-17
JPS52128083A (en) * 1976-04-20 1977-10-27 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6186269A (ja) * 1984-10-04 1986-05-01 Tdk Corp サ−マルヘツド
JPH0514618B2 (ja) * 1984-10-04 1993-02-25 Tdk Electronics Co Ltd
JPS63221671A (ja) * 1987-01-30 1988-09-14 モトローラ・インコーポレーテッド 多結晶電極コンタクトを有する半導体装置とその製造工程
JPH03142837A (ja) * 1989-10-27 1991-06-18 Nec Yamagata Ltd 半導体装置

Also Published As

Publication number Publication date
EP0090963A2 (en) 1983-10-12
DE3380614D1 (en) 1989-10-26
EP0090963A3 (en) 1985-11-21
JPH0550144B2 (ja) 1993-07-28
US4467519A (en) 1984-08-28
EP0090963B1 (en) 1989-09-20

Similar Documents

Publication Publication Date Title
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
US6524924B1 (en) Semiconductor device and process of producing the same
US5275872A (en) Polycrystalline silicon thin film transistor
EP0281276B1 (en) Fabrication of polycrystalline silicon resistors
JPS61500753A (ja) 導電性シリコンサブストレ−トを製造する方法
EP0167249B1 (en) Method of making a polysilicon resistor with low thermal activation energy
EP0051500B1 (en) Semiconductor devices
US4575923A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
JPS6074465A (ja) 多結晶シリコン抵抗体
EP0145926B1 (en) Polysilicon resistors compensated with double ion-implantation
EP0073075B1 (en) Semiconductor device comprising polycrystalline silicon and method of producing the same
JP3313432B2 (ja) 半導体装置及びその製造方法
JP3023189B2 (ja) 半導体装置の製造方法
US6297120B1 (en) Method of manufacturing a semiconductor device
JPS60127755A (ja) 半導体装置の製法
JPS63124520A (ja) 半導体装置の製造方法
JPH04233737A (ja) トランジスタの製造方法
Kakkad et al. Dopant Enhanced Grain Growth During Crystallization of Amorphous Silicon Using Rapid Thermal Anealing
JPS6072228A (ja) 半導体基板への不純物ド−ピング方法
JPS6152972B2 (ja)
JP2002043523A (ja) 半導体装置およびその製造方法
JPH0271525A (ja) 半導体装置の製造方法
JPH06342877A (ja) 半導体抵抗製造方法
JPH0745630A (ja) 半導体装置の製造方法