JPH08274353A - エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード - Google Patents

エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード

Info

Publication number
JPH08274353A
JPH08274353A JP7855995A JP7855995A JPH08274353A JP H08274353 A JPH08274353 A JP H08274353A JP 7855995 A JP7855995 A JP 7855995A JP 7855995 A JP7855995 A JP 7855995A JP H08274353 A JPH08274353 A JP H08274353A
Authority
JP
Japan
Prior art keywords
type
epitaxial
layer
impurity
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7855995A
Other languages
English (en)
Inventor
Hiroyuki Nagase
弘幸 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7855995A priority Critical patent/JPH08274353A/ja
Publication of JPH08274353A publication Critical patent/JPH08274353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 容量−逆電圧特性等のウェハ面内でのバラツ
キを低減し、かつ容量変化比が大きく、直線性に優れ、
高周波抵抗の小さいすぐれた特性を持つ可変容量ダイオ
ードを提供する。 【構成】 n型半導体基板1上への第1のn型エピタキ
シャル層2の形成、第1のn型エピタキシャル層2への
イオン打込みによるn型不純物ドーピング層3の形成、
第2のn型エピタキシャル層4の形成を順に行うことに
よって、エピタキシャル層の内部の深い位置に高濃度の
不純物ドーピング領域を持つエピタキシャルウェハを製
造する。このエピタキシャルウェハを用いて、n型不純
物のイオン打込みおよび拡散による低温でのn型超階段
層の形成、およびp型不純物を含有したドーピング剤の
塗布および熱拡散による低温でのp+ 拡散層の形成によ
り、p−n接合を形成して、良好な特性の可変容量ダイ
オードを得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、エピタキシャルウェハ
および可変容量ダイオードならびにそれらの製造技術に
適用して有効な技術に関する。
【0002】
【従来の技術】たとえば、電子同調回路や自動周波数制
御などの用途に用いられるダイオードとして、逆バイア
ス電圧によって静電容量を制御することが可能な可変容
量ダイオードが知られている。
【0003】ところで、このような可変容量ダイオード
の駆動電圧は、低電圧化し可変容量ダイオードでカバー
されるべき周波数帯域は広帯域化する傾向にあり、これ
に対応するためには容量変化比が大きく直線性の良い容
量特性を持つ可変容量ダイオードが必要となってきた。
ところで、従来の可変容量ダイオードとしては、たとえ
ば、特開昭47−156373号公報、特開昭55−1
33578号公報、特開昭55−2916号公報、特開
昭47−18283号公報、特公昭56−78174号
公報、特開昭49−51879号公報、特公昭41−1
10543号公報などに記載されている技術が知られて
いる。
【0004】これらの従来技術ではn型半導体基板上に
n型エピタキシャル層を形成し、当該エピタキシャル層
の特定領域にn型の不純物をイオン打ち込みし、高温で
長時間の熱処理を数回繰り返すことによりn型超階段層
を形成し、その後、高濃度のp型不純物のイオン打ち込
みおよび熱処理によりp−n接合を形成することにより
可変容量ダイオードの製造を行なっている。
【0005】
【発明が解決しようとする課題】上記の従来技術では多
数回のイオン打ち込みおよび高温での長時間の熱処理と
により不純物濃度分布を形成するためエピタキシャル層
内への深さ方向に対する効率的な不純物濃度分布の形成
が必ずしも容易でなく、高容量変化比を持ち、直線性の
良い可変容量ダイオードの製造が容易でない。また高温
熱処理によりウェハ面内の特性バラツキが大きくなると
ともに、超階段層の基板側の低濃度(高抵抗)領域の距
離が長くなり、高周波直列抵抗も大きくなるという問題
がある。
【0006】本発明の目的は、容量−電圧特性のウェハ
面内バラツキを低減し、容量変化比が大きく、直線性に
優れた容量−電圧特性を持ち、高周波直列抵抗の小さな
可変容量ダイオードおよびその製造技術を提供すること
にある。
【0007】本発明の他の目的は、ウェハ面内における
物性のばらつきを生じることなく、エピタキシャル層の
厚さ方向における不純物の濃度分布を的確に制御するこ
とが可能なエピタキシャルウェハおよびその製造技術を
提供することにある。
【0008】本発明のさらに他の目的は、可変容量ダイ
オードを高い歩留りで製造することが可能なエピタキシ
ャルウェハを提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】本発明のエピタキシャルウェハは、半導体
基板の一主面上に、各々の不純物濃度が互いに等しいか
または異なる任意の厚さの複数のエピタキシャル層を積
層した構造を備えている。このエピタキシャルウェハで
は、複数のエピタキシャル層の間に、不純物ドーピング
層を介在させるか、あるいは、複数のエピタキシャル層
の各々における不純物濃度を任意に設定することによ
り、深さ方向における不純物の濃度分布が随意に制御さ
れる。
【0012】また、本発明では、半導体基板の上に不純
物濃度が互いに等しいかまたは異なる任意の厚さの複数
のエピタキシャル層を段階的に重ねて成長させることに
よってエピタキシャルウェハを製造する。具体的には、
たとえば、n型の半導体基板上に第1のn型エピタキシ
ャル層を成長させ、この第1のn型エピタキシャル層内
にn型不純物をイオン打ち込み等の方法でドーピングを
行なう。さらに、第1のエピタキシャル層と同じ抵抗率
を持つ第2のエピタキシャル層を必要な厚さだけ成長さ
せる。
【0013】また、本発明では、前述のようなエピタキ
シャルウェハを用いて従来の技術を用いて可変容量ダイ
オードを製造する。ただし、所望の容量特性を得るため
に必要なn型不純物が予めドーピングされているエピタ
キシャルウェハを使用するためエピタキシャル層の浅い
領域への1回のn型不純物のイオン打ち込みと低温アニ
ールのみでn型超階段層の形成が可能である。そして、
このn型超階段層の上にp型不純物の導入によってp−
n接合を形成し、可変容量ダイオードを得る。
【0014】
【作用】前述した本発明のエピタキシャルウェハによれ
ば、エピタキシャル層内の深さ方向における不純物の濃
度分布を、多数回のイオン打ち込みおよび高温での長時
間の熱処理等を必要とすることなく、すなわち、ウェハ
面内での均一性を損なうことなく、随意に制御すること
が可能となる。
【0015】たとえば、このエピタキシャルウェハを可
変容量ダイオードの製造に用いた場合、エピタキシャル
層の深さ方向への不純物ドーピングのうち深い領域への
ドーピングをエピタキシャルウェハ製造時にすでに行な
っているため可変容量ダイオードの所望の特性を得るた
めの深い領域への不純物の拡散のための高温、長時間の
熱処理が不要となる。
【0016】このため、エピタキシャル層から基板領域
の不純物濃度分布のくずれが抑制され、ウェハ面内の容
量特性のバラツキを押さえることができ、またエピタキ
シャル層の厚さを薄くすることが可能になるため可変容
量ダイオードの基本的特性の一つである高周波直列抵抗
を小さくすることが可能となり高性能化が図れる。
【0017】所望の可変容量ダイオードを得るために必
要なn型不純物濃度分布の形成は、浅い領域への低温で
のドーピングで済むため効率的に必要な不純物濃度分布
の形成が可能となる。
【0018】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
【0019】図1(a)〜(c)は、本発明の一実施例
であるエピタキシャルウェハの製造方法の一例を工程順
に示す断面図であり、図2(a),(b)は、その作用の
一例を従来の場合と比較対照して示す線図である。
【0020】また、図3(a)〜(f)は、本発明の一
実施例である可変容量ダイオードの製造方法の一例を工
程順に示す断面図、図4は、その作用の一例を従来の場
合と比較対照して示す線図である。また、図5は、本発
明の一実施例である可変容量ダイオードの特性の一例を
従来のものと比較対照して示す線図である。
【0021】先ず、図1によって本実施例のエピタキシ
ャルウェハの製造方法を説明する。図1(a)に示すよ
うに、たとえば、厚さ350μm程度の高濃度のn型半
導体基板1の上に、当該n型半導体基板1よりも不純物
濃度の低い、3×1015/cm3 程度の濃度の第1のn
型エピタキシャル層2を1.8μmの厚さに成長させる。
【0022】次に、図1(b)に示すように、第1のn
型エピタキシャル層2へ、リン(P)等のn型の不純物
を、たとえば、ビームエネルギ:100KeV,ドーズ
量:8×1010/cm2 の条件でイオン打ち込みによっ
て導入することにより、n型不純物ドーピング層3を形
成する。
【0023】続いて、図1(b)に示すように、イオン
打ち込みを行なった第1のn型エピタキシャル層2の上
に、当該第1のn型エピタキシャル層2と等しい、n型
の不純物濃度が3×1015/cm2 程度の第2のn型エ
ピタキシャル層4を、たとえば1.2μmの厚さで成長さ
せることにより、エピタキシャルウェハを製造する。
【0024】この第2のn型エピタキシャル層4の成長
時には、以前に第1のn型エピタキシャル層2の表面に
形成されていたn型不純物ドーピング層3の厚さ(深さ
方向の幅)は、拡散によって、上下方向に広がり、第2
のn型エピタキシャル層4の成長完了時には、その厚さ
が、たとえば、1μm程度となる。
【0025】これにより、本実施例のエピタキシャルウ
ェハは、あたかも、n型半導体基板1の上に形成された
厚さ3μmでn型の不純物濃度が3×1015/cm2
度の単一のエピタキシャル層の厚さ方向の中央部に、厚
さ方向にほぼ1μmの幅で高濃度の不純物の含有領域が
存在する構造を呈する。このような本実施例のエピタキ
シャルウェハの深さ方向における不純物の濃度分布を、
図2(a)に示す。この図2では、図1(c)の矢印a
−a′で示される深さ方向が、図の左右方向に対応して
いる。
【0026】また、下側の第1のn型エピタキシャル層
2および上側の第2のn型エピタキシャル層4の各々の
成長厚さを任意に設定することで、高濃度の不純物が存
在する領域の深さを、高温度の加熱処理を必要とするこ
となく、随意に制御できる。
【0027】従来、このような深さ方向の濃度分布を有
するエピタキシャル層を形成するには、前述のように、
エピタキシャル層内の深い位置まで不純物を拡散させる
ために、高温度で多数回の拡散処理を実行する必要があ
り、ウェハに対して高温度の熱処理を繰り返す結果、ウ
ェハ面内の全域における不純物の濃度分布を均一に制御
することは困難であるとともに、ウェハの熱的な損傷が
大きくなることも避けられなかった。
【0028】これに対して、本実施例の場合には、わず
か2回のエピタキシャル成長処理と、イオン打込み処理
で済むとともに、高濃度の不純物の存在領域の深さも、
第1のn型エピタキシャル層2および第2のn型エピタ
キシャル層4の各々の成長厚さの任意な設定によって随
意に制御できるため、ウェハに対する熱的な影響が小さ
くなり、ウェハ面内の全域における不純物の濃度分布等
の物性の均一化を容易に実現できるとともに、熱的な損
傷の発生も最小限にとどめることができる。また、工程
も大幅に簡略化できる。
【0029】このような本実施例のエピタキシャルウェ
ハは、たとえば、後述のような可変容量ダイオードの製
造工程において、超階段接合構造の形成プロセスの簡略
化および的確化に極めて有効である。
【0030】次に、上述のようにして得られた本実施例
のエピタキシャルウェハを用いた可変容量ダイオードの
製造方法の一例について説明する。
【0031】まず、前述のようにして得られた図1
(c)のエピタキシャルウェハを準備する(図3
(a))。
【0032】次に、図1(c)に示すエピタキシャルウ
ェハの表面の第2のn型エピタキシャル層4の上に、た
とえば1000℃で180分程度の加熱処理により、全
面に酸化膜5を被着させる(図3(b))。
【0033】続いて、酸化膜5における可変容量ダイオ
ードを形成すべき領域をホトリソグラフィ技術によって
選択的に除去して開口し、第2のn型エピタキシャル層
4を露出させた後、軽い酸化を行ない酸化膜の開口部に
薄い酸化膜5aを形成する(図3(c))。この薄い酸
化膜5aは、たとえば、ドライO2 雰囲気中での900
℃、60分程度の加熱処理によって形成される。この薄
い酸化膜5aの厚さは、たとえば30nm程度であり、
後述のイオン打ち込み時における第2のn型エピタキシ
ャル層4の表面の保護膜として機能する。
【0034】次に、たとえばリン(P)等のn型の不純
物を、たとえばビームエネルギ:150KeV,ドーズ
量:1×1014/cm2 の条件で打ち込み、さらにN2
雰囲気中で、950℃の加熱温度によるアニールを行な
って、n型不純物ドーピング層3よりも高濃度のn+
純物拡散層6を、当該n型不純物ドーピング層3の中程
までの深さに形成することにより、深さ方向にn+ 不純
物拡散層6、n型不純物ドーピング層3、第1のn型エ
ピタキシャル層2の順にn型の不純物濃度が急減する、
n型超階段層の形成を行なう(図3(d))。
【0035】続いて、薄い酸化膜5aを除去して、酸化
膜5の開口部にn+ 不純物拡散層6を露出させた後、ホ
ウ素(B)等のp型の不純物を高濃度に含む、たとえば
有機化合物等からなるドーピング剤7を塗布し、たとえ
ば、900℃,N2 雰囲気中で加熱して、必要な深さま
でp型の不純物を拡散させることにより(図3
(e))、n+ 不純物拡散層6の表面にp+ 不純物拡散
層8を形成して、p−n接合を形成することにより、n
型超階段層によって容量変化率の大きな特性の可変容量
ダイオードを得る(図3(f))。
【0036】上述のような、実施例1のエピタキシャル
ウェハを用いて実施例2のような可変容量ダイオードを
形成する一連の工程を図6のフローチャートに例示し
た。
【0037】後は、たとえば、必要に応じて、たとえ
ば、n型半導体基板1の底面に、電極用に、たとえば金
(Au)−アンチモン(Sb)合金および金(Au)等
の多層構造からなる導体層を形成するとともに、上部の
酸化膜5の開口部には、アルミニウム(Al)等の導体
層を選択的に被着形成し、当該開口部の周囲に所定の幅
寸法を残して切断することにより、可変容量ダイオード
を得る。
【0038】図4の曲線(a)および8aは、本実施例
におけるn型およびp型の不純物の濃度分布を示し、曲
線(b)および8bは、従来例におけるn型およびp型
の不純物の濃度分布を示している。
【0039】このように、本実施例の可変容量ダイオー
ドの製造方法によれば、エピタキシャルウェハの状態
で、すでに低温で不純物濃度分布の形成を行なっている
ので図4の曲線(a),8aに示すように、従来の場合の
曲線(b),8bよりも、エピタキシャル層−基板領域間
の不純物濃度分布のくずれが小さく、ウェハ面内の特性
バラツキを抑制できる。すなわち、本実施例の可変容量
ダイオードの製造工程における歩留りを向上させること
が可能となる。
【0040】図4の本実施例の場合を示す曲線(a),8
aは、従来の場合の曲線(b),8bに比べp−n接合か
らn型半導体基板1までの長さLを短くすることができ
る(本実施例の場合、従来はL2≒5μm程度であった
ものをL1≒3μm程度に短くすることができる)た
め、n型超階段構造のうちの不純物の濃度の低い(高抵
抗)領域の長さが短くなり、高周波直列抵抗を小さくで
き高性能化が達成できる。
【0041】また、予めエピタキシャル層の深い領域へ
高濃度の不純物がドーピングされたエピタキシャルウェ
ハを使用するため、n型超階段構造等のような深さ方向
への不純物濃度分布の形成が低温で効率的に可能とな
る。すなわち、低バイアス駆動型の可変容量ダイオード
において、n型超階段構造等のような不純物濃度分布を
持たせることにより、高い容量変化比を持ち、かつ、図
5の曲線(a)に例示されるように、従来の曲線(b)
の場合よりも直線性の良い容量変化特性を得ることが可
能となる。
【0042】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0043】たとえば、上述の実施例では、半導体基板
の側をn型半導体とした場合について説明したが、p型
半導体の半導体基板を用いてもよい。
【0044】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である可変
容量ダイオードの製造技術に適用した場合について説明
したが、それに限定されるものではなく、たとえば、一
般の半導体デバイスの製造工程に適用することができ
る。
【0045】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0046】本発明のエピタキシャルウェハの製造方法
によれば、ウェハ面内における物性のばらつきを生じる
ことなく、エピタキシャル層の厚さ方向における不純物
の濃度分布を的確に制御することができる、という効果
が得られる。
【0047】本発明のエピタキシャルウェハによれば、
ウェハ面内における物性のばらつきを生じることなく、
エピタキシャル層の厚さ方向に的確に制御された不純物
の濃度分布が得られる、という効果がある。
【0048】本発明のエピタキシャルウェハによれば、
可変容量ダイオードを高い歩留りで製造することができ
る、という効果が得られる。
【0049】本発明の可変容量ダイオードの製造方法に
よれば、容量−電圧特性のウェハ面内バラツキが小さ
く、容量変化比が大きく、直線性に優れた容量−電圧特
性を持ち、高周波直列抵抗の小さな可変容量ダイオード
を得ることができる、という効果が得られる。
【0050】本発明の可変容量ダイオードは、容量変化
比が大きく、直線性に優れた容量−電圧特性を持ち、高
周波直列抵抗の小さな、良好な動作特性を持つ、という
効果が得られる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の一実施例であるエ
ピタキシャルウェハの製造方法の一例を工程順に示す断
面図である。
【図2】(a),(b)は、その作用の一例を従来の場合
と比較対照して示す線図である。
【図3】(a)〜(f)は、本発明の一実施例である可
変容量ダイオードの製造方法の一例を工程順に示す断面
図である。
【図4】その作用の一例を従来の場合と比較対照して示
す線図である。
【図5】本発明の一実施例である可変容量ダイオードの
特性の一例を従来のものと比較対照して示す線図であ
る。
【図6】本発明の一実施例であるエピタキシャルウェハ
を用いて本発明の一実施例である可変容量ダイオードを
製造する工程の一例を示すフローチャートである。
【符号の説明】
1 n型半導体基板 2 第1のn型エピタキシャル層 3 n型不純物ドーピング層 4 第2のn型エピタキシャル層 5 酸化膜 5a 薄い酸化膜 6 n+ 不純物拡散層 7 p型不純物を高濃度に含むドーピング剤 8 p+ 不純物拡散層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に、各々の不純物濃度が
    互いに等しいかまたは異なる任意の厚さの複数のエピタ
    キシャル層を積層したことを特徴とするエピタキシャル
    ウェハ。
  2. 【請求項2】 請求項1記載のエピタキシャルウェハに
    おいて、不純物濃度のほぼ等しい複数の前記エピタキシ
    ャル層の間に、不純物ドーピング層を介在させたことを
    特徴とするエピタキシャルウェハ。
  3. 【請求項3】 半導体基板の上に不純物濃度が互いに等
    しいかまたは異なる任意の厚さの複数のエピタキシャル
    層を段階的に重ねて成長させることを特徴とするエピタ
    キシャルウェハの製造方法。
  4. 【請求項4】 半導体基板の一主面に第1のエピタキシ
    ャル層を成長させる第1の工程と、前記第1のエピタキ
    シャル層に対して不純物を導入する第2の工程と、前記
    第1のエピタキシャル層の上に第2のエピタキシャル層
    を成長させる第3の工程とを含むことを特徴とするエピ
    タキシャルウェハの製造方法。
  5. 【請求項5】 請求項4記載のエピタキシャルウェハの
    製造方法において、前記第1および第2のエピタキシャ
    ル層の成長に際して各々の不純物濃度をほぼ等しくする
    ことを特徴とするエピタキシャルウェハの製造方法。
  6. 【請求項6】 請求項4記載のエピタキシャルウェハの
    製造方法において、前記第2の工程では、イオン打込み
    により前記第1のエピタキシャル層に対する不純物の導
    入を行うことを特徴とするエピタキシャルウェハの製造
    方法。
  7. 【請求項7】 請求項1または2記載のエピタキシャル
    ウェハを準備する第1の工程と、前記エピタキシャルウ
    ェハの前記エピタキシャル層にp−n接合を形成する第
    2の工程とからなることを特徴とする可変容量ダイオー
    ドの製造方法。
  8. 【請求項8】 請求項7記載の可変容量ダイオードの製
    造方法において、前記エピタキシャルウェハの前記エピ
    タキシャル層はn型またはp型半導体からなり、前記第
    2の工程は、前記エピタキシャル層の表面に酸化膜を形
    成する工程と、前記酸化膜の一部を選択的に除去して開
    口部を形成する工程と、前記開口部に露出した前記エピ
    タキシャル層の表面に薄い酸化膜を形成する工程と、前
    記薄い酸化膜越しのn型またはp型不純物のイオン打込
    みおよび低温拡散によって高濃度のn型またはp型拡散
    層を形成する工程と、前記開口部の前記薄い酸化膜を除
    去する工程と、前記開口部に露出した高濃度のn型また
    はp型拡散層の表面に、p型またはn型不純物を導入し
    てp−n接合を形成する工程と、を含むことを特徴とす
    る可変容量ダイオードの製造方法。
  9. 【請求項9】 複数のn型またはp型のエピタキシャル
    層の間にn型またはp型の不純物ドーピング層を介在さ
    せ、最上の前記エピタキシャル層の表面に対するn型ま
    たはp型の不純物のイオン打込みおよび拡散によってn
    型またはp型超階段層を形成したことを特徴とする可変
    容量ダイオード。
JP7855995A 1995-04-04 1995-04-04 エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード Pending JPH08274353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7855995A JPH08274353A (ja) 1995-04-04 1995-04-04 エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7855995A JPH08274353A (ja) 1995-04-04 1995-04-04 エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード

Publications (1)

Publication Number Publication Date
JPH08274353A true JPH08274353A (ja) 1996-10-18

Family

ID=13665270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7855995A Pending JPH08274353A (ja) 1995-04-04 1995-04-04 エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード

Country Status (1)

Country Link
JP (1) JPH08274353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332626B1 (ko) * 1999-11-12 2002-04-17 곽정소 가변용량 다이오드 및 그 제조방법
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332626B1 (ko) * 1999-11-12 2002-04-17 곽정소 가변용량 다이오드 및 그 제조방법
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US20070267660A1 (en) Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants
JPH0851189A (ja) キャパシタを製造するための方法
JPH0147014B2 (ja)
CN101176194A (zh) 半导体器件及其制造方法
JPS62203380A (ja) 半導体素子の製造方法
CN100511704C (zh) 半导体衬底、半导体装置和其制造方法
JP3125112B2 (ja) 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス
US6423989B1 (en) Semiconductor device and method of manufacturing the same
JPH08274353A (ja) エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード
US6642096B2 (en) Bipolar transistor manufacturing
US4038106A (en) Four-layer trapatt diode and method for making same
JPS6325508B2 (ja)
US6919253B2 (en) Method of forming a semiconductor device including simultaneously forming a single crystalline epitaxial layer and a polycrystalline or amorphous layer
JP2950241B2 (ja) 電界効果トランジスタの製造方法
US6555852B1 (en) Bipolar transistor having an emitter comprised of a semi-insulating material
JPH023291A (ja) ツェナーダイオードの二重インプラント製作法
JPH0547987B2 (ja)
KR940004257B1 (ko) 바이폴라 트랜지스터의 제조방법
JPH04177770A (ja) 可変容量ダイオードおよびその製造方法
JP2707436B2 (ja) 電界効果トランジスタの製造方法
JP3041886B2 (ja) 半導体装置の製造方法
JPS5916417B2 (ja) 半導体装置の製造方法
JPS63124520A (ja) 半導体装置の製造方法
JPH09115922A (ja) 半導体装置の製造方法