JPS5916417B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5916417B2 JPS5916417B2 JP9384677A JP9384677A JPS5916417B2 JP S5916417 B2 JPS5916417 B2 JP S5916417B2 JP 9384677 A JP9384677 A JP 9384677A JP 9384677 A JP9384677 A JP 9384677A JP S5916417 B2 JPS5916417 B2 JP S5916417B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- concentration
- gold
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はＰ形不純物としてボロンを用いて成るＰＮＰＮ
接合形半導体装置、特に金拡散およびガ１５ラスパツシ
ベーシヨンを施すのに好適な半導体装置の製造方法に関
するものである。
接合形半導体装置、特に金拡散およびガ１５ラスパツシ
ベーシヨンを施すのに好適な半導体装置の製造方法に関
するものである。
一般に半導体素子におけるキャリヤのライフタイムを短
かくする方法として、金等の重金属を拡散して再結合中
心を作る方法が知られている。
かくする方法として、金等の重金属を拡散して再結合中
心を作る方法が知られている。
ク０ その一例としてサイリスタを例にあげ第１図につ
いて説明する。まずＰＮＰＮ構造を有する半導体基板１
を用意し、その一主面２に第１図ａに示すように金３を
真空蒸着等の周知の方法で被着した後、半導体基板を所
定の温度で加熱することに２５より、上記金を半導体基
板内に拡散して再結合中心を作り、それによつてキャリ
ヤライフタイムを短かくする。しかる後残余の金３を除
去し第２図ｂに示すように、カソード電極４、ゲート電
極５、アノード電極６を形成し、かつ基板１をＡ−Ａ’
３０で示す線にそつて切断すればペレット状の複数個の
サイリスタが得られる。このようにして得られたサイリ
スタにおいては、金拡散により、キャリヤのライフタイ
ムを短かくすることができるからサイリスタのターンオ
フタ３５ イムを短かくすることができる。
いて説明する。まずＰＮＰＮ構造を有する半導体基板１
を用意し、その一主面２に第１図ａに示すように金３を
真空蒸着等の周知の方法で被着した後、半導体基板を所
定の温度で加熱することに２５より、上記金を半導体基
板内に拡散して再結合中心を作り、それによつてキャリ
ヤライフタイムを短かくする。しかる後残余の金３を除
去し第２図ｂに示すように、カソード電極４、ゲート電
極５、アノード電極６を形成し、かつ基板１をＡ−Ａ’
３０で示す線にそつて切断すればペレット状の複数個の
サイリスタが得られる。このようにして得られたサイリ
スタにおいては、金拡散により、キャリヤのライフタイ
ムを短かくすることができるからサイリスタのターンオ
フタ３５ イムを短かくすることができる。
しかしながら、たとえば直列式自動調光ストロボの制御
に用いられるサイリスタの場合のようにターンオフタイ
ムが５μＳｅｃ以下であることが要求される場合には、
金濃度は１〜５×１０１４ａｔ０Ｍｄが必要である。こ
のように金拡散温度を高くして金の濃度を高くするとサ
イリスタのターンオフタイムは短かくなるが、オン電圧
降下や最大ゲートトリガ電流などが増大するという問題
が生ずる。一方半導体ペレツトの切断面にＰＮ接合が露
出すると特性が不安定となり、高耐電圧が望めず最近で
は安定した高耐圧化の目的から、か＼るＰＮ接合部を絶
縁物で保護する傾向にあり、その一手決としてガラスを
用いたガラスパツシベーシヨン技術が知られている。
に用いられるサイリスタの場合のようにターンオフタイ
ムが５μＳｅｃ以下であることが要求される場合には、
金濃度は１〜５×１０１４ａｔ０Ｍｄが必要である。こ
のように金拡散温度を高くして金の濃度を高くするとサ
イリスタのターンオフタイムは短かくなるが、オン電圧
降下や最大ゲートトリガ電流などが増大するという問題
が生ずる。一方半導体ペレツトの切断面にＰＮ接合が露
出すると特性が不安定となり、高耐電圧が望めず最近で
は安定した高耐圧化の目的から、か＼るＰＮ接合部を絶
縁物で保護する傾向にあり、その一手決としてガラスを
用いたガラスパツシベーシヨン技術が知られている。
か＼るガラスパツシベーシヨン技術の適用にあたつては
、一般に拡散の終了した半導体基板１に第２図に示す様
なガラスパツシベーシヨン層８を形成するためのメサ溝
７を半導体基板１の両主面からＰＮ接合に達する深さに
形成する必要があり、一般にはシリコン酸化膜をマスク
とする両面同時エツチングにより形成される。
、一般に拡散の終了した半導体基板１に第２図に示す様
なガラスパツシベーシヨン層８を形成するためのメサ溝
７を半導体基板１の両主面からＰＮ接合に達する深さに
形成する必要があり、一般にはシリコン酸化膜をマスク
とする両面同時エツチングにより形成される。
したがつてか＼る両面同時エツチングによるメサ溝７の
形成を考慮した場合、ガラスパツシベーシヨン形のサイ
リスタにおいてはＰ形半導体ＰＢおよびＰＥの幅は互に
等しいことが望ましく、よつてＰ形半導体層ＰＢとＰＥ
とは一般には同時拡散により形成される。ところが、こ
の場合Ｐ形半導体層ＰＥのボロン濃度を高くするとＰ形
半導体層ＰＢのボロン濃度も同時に高くなり、したがつ
てＮ形半導体層ＮＥの不純物濃度との関係から最大ゲー
トトリガ電流が増大するから実際にはＰ形半導体層ＰＢ
訃よびＰＥの不純物濃度をあまり高くすることはできな
いという問題がある。本発明は上述のような問題点に鑑
みてなされたもので、Ｎ形半導体基板ＮＢｉｌＣＰ形不
純物としてのボロンを拡散するときにアノード側ＰＥの
ボロンの濃度をカソード側ＰＢのそれに比較して十分高
濃度としておき、かつＮ形半導体基板ＮＢとの間で作る
ＰＮ接合部におけるボロン濃度の傾きをアノード側ＰＥ
のそれがカソード′４Ａ８ＰＢのそれに比較して大きく
なるようにすることによつて、金をアノード側のＰ形半
導体層ＰＥとＮ形半導体基板層ＮＢとの接合部近傍に効
率よく注入するようにしたものである。
形成を考慮した場合、ガラスパツシベーシヨン形のサイ
リスタにおいてはＰ形半導体ＰＢおよびＰＥの幅は互に
等しいことが望ましく、よつてＰ形半導体層ＰＢとＰＥ
とは一般には同時拡散により形成される。ところが、こ
の場合Ｐ形半導体層ＰＥのボロン濃度を高くするとＰ形
半導体層ＰＢのボロン濃度も同時に高くなり、したがつ
てＮ形半導体層ＮＥの不純物濃度との関係から最大ゲー
トトリガ電流が増大するから実際にはＰ形半導体層ＰＢ
訃よびＰＥの不純物濃度をあまり高くすることはできな
いという問題がある。本発明は上述のような問題点に鑑
みてなされたもので、Ｎ形半導体基板ＮＢｉｌＣＰ形不
純物としてのボロンを拡散するときにアノード側ＰＥの
ボロンの濃度をカソード側ＰＢのそれに比較して十分高
濃度としておき、かつＮ形半導体基板ＮＢとの間で作る
ＰＮ接合部におけるボロン濃度の傾きをアノード側ＰＥ
のそれがカソード′４Ａ８ＰＢのそれに比較して大きく
なるようにすることによつて、金をアノード側のＰ形半
導体層ＰＥとＮ形半導体基板層ＮＢとの接合部近傍に効
率よく注入するようにしたものである。
例をあげて説明すれば次の通りである。まずＰＮＰトラ
ンジスタ部分のベースとして、またＮＰＮトランジスタ
部分のコレクタとして動作するＮ形半導体基板ＮＢの両
主表面にボロンを同時に拡散してＰＮＰトランジスタ部
分のエミツタとして動作するＰ形半導体層ＰＥ卦よびＰ
Ｎトランジスタ部分のベースとして、またＰ′ＮＰトラ
ンジスタ部分のコレクタとして動作するＰ形半導体層Ｐ
Ｂを同時に形成し、さらに上記Ｐ形半導体層ＰＢに対し
て、りんを部分的に拡散してＮＰＮトランジスタ部分の
エミツタとして動作するＮ形半導体層ＮＥを形成すると
共にＰ形半導体層ＰＥに対し高濃度にボロンを拡散する
。これらの拡散工程が完了した時点では周知のように半
導体基板の全表面にシリコン酸化膜が形成されているか
ら、上記シリコン酸化膜の一部を除去してマスクを作り
、それによつて半導体基板の両主表面より同時にＮ形半
導体層ＮＢが露出するようにメサ溝を形成し、しかる後
アノード側の表面（Ｐ形半導体層ＰＥ表面｝よびメサ溝
内面）に金を蒸着し、加熱処理を施して金を半導体内に
拡散せしめ、しかる後残余の金および半導体表面部の不
所望の高濃度金層を除去し、以下、第２図に示すような
形でメサ溝内にガラスパツシベーシヨン層８を形成し、
さらに第１図ｂに示すようなアノード、カソード、ゲー
ト電極を形成してサイリスタ素子を得る。以下本発明と
従来例との差異をいくつかの実験データを基に説明する
。
ンジスタ部分のベースとして、またＮＰＮトランジスタ
部分のコレクタとして動作するＮ形半導体基板ＮＢの両
主表面にボロンを同時に拡散してＰＮＰトランジスタ部
分のエミツタとして動作するＰ形半導体層ＰＥ卦よびＰ
Ｎトランジスタ部分のベースとして、またＰ′ＮＰトラ
ンジスタ部分のコレクタとして動作するＰ形半導体層Ｐ
Ｂを同時に形成し、さらに上記Ｐ形半導体層ＰＢに対し
て、りんを部分的に拡散してＮＰＮトランジスタ部分の
エミツタとして動作するＮ形半導体層ＮＥを形成すると
共にＰ形半導体層ＰＥに対し高濃度にボロンを拡散する
。これらの拡散工程が完了した時点では周知のように半
導体基板の全表面にシリコン酸化膜が形成されているか
ら、上記シリコン酸化膜の一部を除去してマスクを作り
、それによつて半導体基板の両主表面より同時にＮ形半
導体層ＮＢが露出するようにメサ溝を形成し、しかる後
アノード側の表面（Ｐ形半導体層ＰＥ表面｝よびメサ溝
内面）に金を蒸着し、加熱処理を施して金を半導体内に
拡散せしめ、しかる後残余の金および半導体表面部の不
所望の高濃度金層を除去し、以下、第２図に示すような
形でメサ溝内にガラスパツシベーシヨン層８を形成し、
さらに第１図ｂに示すようなアノード、カソード、ゲー
ト電極を形成してサイリスタ素子を得る。以下本発明と
従来例との差異をいくつかの実験データを基に説明する
。
第３図は９００℃，４０分の条件で金拡散を行なつた時
の広がり抵抗を示すものである。
の広がり抵抗を示すものである。
第３図に｝いてＸ軸（深さ）はカソード側半導体基板表
面をＯとしてアノード側に向つて測つた距離である。Ｙ
軸（抵抗）は広がり抵抗である。測定方法は上記条件で
金広散を行なつたシリヨン基板を角度研摩し、その断面
に、深さ方向に対して垂直に２本の端針をあて、その両
端針に定電圧を印加し、流れる電流を測定し、それを抵
抗値に変換し、Ｘ−Ｙレコーダでプロツトすることによ
り行なつた。なお第３図においては基板の不純物濃度卦
よび各層の表面不純物濃度も示しておいた。第３図にお
いて実線は従来の製造方法で作つたもの、一点鎖線は本
発明の製造方法で作つたものである。第３図からも判る
ようにＰ形半導体層ＰＥとＮ形半導体層ＮＢ近傍の抵抗
が、従来のそれに比し高くなつて訃り、それにより該部
に金が高濃度に入つていることがわかる。（なお、図中
点線で示した部分は従来の場合のＰ形半導体層ＰＥに高
濃度にボロンを拡散する前の抵抗を示している。）第４
図はガラスパツシベーシヨン形のサイリスタの抵抗プロ
フイルである。試料としては、最初にＮ形シリコン基板
の両主面から表面濃度１〜３×１０１７ａｔ０ｒｎ／Ｃ
ｄのボロンを拡散してＰ形半導体層ＰＢ卦よびＰＥを作
り、しかる後アノード側にはボロンを高濃度に拡散し、
カソード側にはリンを拡散してＮ形半導体層ＮＥを形成
したものを用いている。第４図に｝いて実線はボロンの
高濃度層の拡散時間の短かいときのもの、すなわちＰ形
半導体層ＰＥの表面部のみにボロンを高濃度に拡散した
場合を示し、一点鎖線は、ボロンの高濃度層の拡散時間
を長くして、ボロンの高濃度層をＮ形半導体基板ＮＢと
Ｐ形半導体層ＰＥとで作られるＰＮ接合部近傍まで拡散
した場合である。第４図に卦いてはＰ形半導体層ＰＥ内
のボロンの高濃度層を接合部近傍まで拡散させたほうが
接合部の近傍の抵抗が高くなつて卦り、金が効率よく入
つていることがわかる。第５図は、アノード側のＰ形半
導体層ＰＥのボロン濃度を高くして、Ｐ形半導体層ＰＥ
とＮ形半導体層ＮＢとの接合部における濃度の傾きを大
きくした状態でＮ形半導体層ＮＥのりんの濃度を変化さ
せた場合を示すものである。
面をＯとしてアノード側に向つて測つた距離である。Ｙ
軸（抵抗）は広がり抵抗である。測定方法は上記条件で
金広散を行なつたシリヨン基板を角度研摩し、その断面
に、深さ方向に対して垂直に２本の端針をあて、その両
端針に定電圧を印加し、流れる電流を測定し、それを抵
抗値に変換し、Ｘ−Ｙレコーダでプロツトすることによ
り行なつた。なお第３図においては基板の不純物濃度卦
よび各層の表面不純物濃度も示しておいた。第３図にお
いて実線は従来の製造方法で作つたもの、一点鎖線は本
発明の製造方法で作つたものである。第３図からも判る
ようにＰ形半導体層ＰＥとＮ形半導体層ＮＢ近傍の抵抗
が、従来のそれに比し高くなつて訃り、それにより該部
に金が高濃度に入つていることがわかる。（なお、図中
点線で示した部分は従来の場合のＰ形半導体層ＰＥに高
濃度にボロンを拡散する前の抵抗を示している。）第４
図はガラスパツシベーシヨン形のサイリスタの抵抗プロ
フイルである。試料としては、最初にＮ形シリコン基板
の両主面から表面濃度１〜３×１０１７ａｔ０ｒｎ／Ｃ
ｄのボロンを拡散してＰ形半導体層ＰＢ卦よびＰＥを作
り、しかる後アノード側にはボロンを高濃度に拡散し、
カソード側にはリンを拡散してＮ形半導体層ＮＥを形成
したものを用いている。第４図に｝いて実線はボロンの
高濃度層の拡散時間の短かいときのもの、すなわちＰ形
半導体層ＰＥの表面部のみにボロンを高濃度に拡散した
場合を示し、一点鎖線は、ボロンの高濃度層の拡散時間
を長くして、ボロンの高濃度層をＮ形半導体基板ＮＢと
Ｐ形半導体層ＰＥとで作られるＰＮ接合部近傍まで拡散
した場合である。第４図に卦いてはＰ形半導体層ＰＥ内
のボロンの高濃度層を接合部近傍まで拡散させたほうが
接合部の近傍の抵抗が高くなつて卦り、金が効率よく入
つていることがわかる。第５図は、アノード側のＰ形半
導体層ＰＥのボロン濃度を高くして、Ｐ形半導体層ＰＥ
とＮ形半導体層ＮＢとの接合部における濃度の傾きを大
きくした状態でＮ形半導体層ＮＥのりんの濃度を変化さ
せた場合を示すものである。
第５図からＮ形半導体層ＮＥのりんの濃度を高くすると
そのゲツタ一作用がＰ形半導体層ＰＥとＮ形半導体層Ｎ
Ｂとの接合部近傍の金の拡散に影響を与えていることが
わかる。第５図は、りんの濃度はあまり高くしない（１
ｘ１０２０ａｔ０ｙｉ以下）ことが金拡散に対して有効
であることを示している。第６図は金拡散温度とターン
オフタイムの関係を示す図である。第６図に卦いて特性
９は第３図の実線のプロフイルに対応するものである。
特性１０は第３図の一点鎖線のプロフイルに対応するも
のである。第７図は直列式自動調光ストロポの制御に用
いられるサイリスタの規格（ターンオフタイム：５μＳ
ｅｃ以下、ＩＧＴ：５０ｍＡ以下）での特性９と１０の
比較である。第７図に｝いて直線１１卦よび１２とＸ軸
（ＩＧＴ軸）、Ｙ軸（ターンオフタイム軸）で囲まれた
部分にあるサイリスタが要求を満たす。第６図，第７図
よりアノード側Ｐ形半導体層ＰＥのボロン濃度を高くし
、Ｐ形半導体層ＰＥとＮ形半導体層ＮＢとの接合部近傍
における濃度の傾きを大きくして該接合部近傍の金濃度
を高くしたサイリスタ（第３図における一点鎖線のプロ
フイルをもつサイリスタ）の歩留りが実線のプロフイル
を持つ従来のサイリスタに比べ良く、製造管理が容易に
なることがわかる。第４図についてみても、Ｐ形半導体
層ＰＥ内のボロンの高濃度層を上記接合部に近づけたプ
ロフイルを持つサイリスタの方がターンオフタイムおよ
び最大ゲートトリガ電流１ＧＴの規格を満足する歩留り
が高かつた。第５図についてみてもりんの濃度を下げた
プロフイルを持つサイリスタの方がターンオフタイムお
よび最大ゲートトリガ電流１ＧＴの規格を満足する歩留
りが良かつた。
そのゲツタ一作用がＰ形半導体層ＰＥとＮ形半導体層Ｎ
Ｂとの接合部近傍の金の拡散に影響を与えていることが
わかる。第５図は、りんの濃度はあまり高くしない（１
ｘ１０２０ａｔ０ｙｉ以下）ことが金拡散に対して有効
であることを示している。第６図は金拡散温度とターン
オフタイムの関係を示す図である。第６図に卦いて特性
９は第３図の実線のプロフイルに対応するものである。
特性１０は第３図の一点鎖線のプロフイルに対応するも
のである。第７図は直列式自動調光ストロポの制御に用
いられるサイリスタの規格（ターンオフタイム：５μＳ
ｅｃ以下、ＩＧＴ：５０ｍＡ以下）での特性９と１０の
比較である。第７図に｝いて直線１１卦よび１２とＸ軸
（ＩＧＴ軸）、Ｙ軸（ターンオフタイム軸）で囲まれた
部分にあるサイリスタが要求を満たす。第６図，第７図
よりアノード側Ｐ形半導体層ＰＥのボロン濃度を高くし
、Ｐ形半導体層ＰＥとＮ形半導体層ＮＢとの接合部近傍
における濃度の傾きを大きくして該接合部近傍の金濃度
を高くしたサイリスタ（第３図における一点鎖線のプロ
フイルをもつサイリスタ）の歩留りが実線のプロフイル
を持つ従来のサイリスタに比べ良く、製造管理が容易に
なることがわかる。第４図についてみても、Ｐ形半導体
層ＰＥ内のボロンの高濃度層を上記接合部に近づけたプ
ロフイルを持つサイリスタの方がターンオフタイムおよ
び最大ゲートトリガ電流１ＧＴの規格を満足する歩留り
が高かつた。第５図についてみてもりんの濃度を下げた
プロフイルを持つサイリスタの方がターンオフタイムお
よび最大ゲートトリガ電流１ＧＴの規格を満足する歩留
りが良かつた。
以上のように金拡散に｝いてキヤリヤのライフタイムを
短かくすることが要求される素子に｝いて接合部近傍の
濃度の傾きを大きくし、Ｐ形半導体層ＰＥの濃度を高く
し、Ｎ形半導体層ＮＥのりんの濃度を低くしたプロフイ
ルを持つサイリスタは、Ｐ形半導体層ＰＥとＮ形半導体
層Ｎ３との接合部近傍に金を高濃度に持ち、従来の方法
により得られたサイリスタに比べより低い金拡散温度で
同等の特性が得られ、かつターンオフタイムと最大ゲー
トトリガが電流１ＧＴの相関においても従来より秀れた
特性が得られるという効果がある。
短かくすることが要求される素子に｝いて接合部近傍の
濃度の傾きを大きくし、Ｐ形半導体層ＰＥの濃度を高く
し、Ｎ形半導体層ＮＥのりんの濃度を低くしたプロフイ
ルを持つサイリスタは、Ｐ形半導体層ＰＥとＮ形半導体
層Ｎ３との接合部近傍に金を高濃度に持ち、従来の方法
により得られたサイリスタに比べより低い金拡散温度で
同等の特性が得られ、かつターンオフタイムと最大ゲー
トトリガが電流１ＧＴの相関においても従来より秀れた
特性が得られるという効果がある。
第１図はサイリスタの各製造工程における半導体の縦断
面を示す図、第２図はガラスパツシベーシヨン形のサイ
リスタの縦断面図、第３図〜５図は各条件における拡散
プロフイルを示す曲線図、第６図は金拡散温度とターン
オJャ^イムの関係を示す曲線図、第７図は最大ゲートト
リガ電流１ＧＴとターンオフタイムの関係を示す曲線図
である。 １・・・・・・半導体基板、２・・・・・・半導体基板
の一主面、３・・・・・・金、４・・・・・・カソード
電極、５・・・・・・ゲート電極、６・・・・・・アノ
ード電極、７・・・・・・メサ溝、８・・・・・・ガラ
スパツシベーシヨン層、９・．．．．．第３図に卦ける
実線のプロフイルを持つサイリスタの特性、１０・・・
・・・第３図における一点鎖線のプロフイルを持つサイ
リスタの特性、１１・・・・・・ターンオフタイムの規
格値を示す線、１２・・・・・・ＩＧＴ・・・・・・の
規格値を示す線、ＰＢ，ＰＥ・・・・・・Ｐ形半導体層
１ＮＢ９ＮＥ・・・・・・Ｎ形半導体層。
面を示す図、第２図はガラスパツシベーシヨン形のサイ
リスタの縦断面図、第３図〜５図は各条件における拡散
プロフイルを示す曲線図、第６図は金拡散温度とターン
オJャ^イムの関係を示す曲線図、第７図は最大ゲートト
リガ電流１ＧＴとターンオフタイムの関係を示す曲線図
である。 １・・・・・・半導体基板、２・・・・・・半導体基板
の一主面、３・・・・・・金、４・・・・・・カソード
電極、５・・・・・・ゲート電極、６・・・・・・アノ
ード電極、７・・・・・・メサ溝、８・・・・・・ガラ
スパツシベーシヨン層、９・．．．．．第３図に卦ける
実線のプロフイルを持つサイリスタの特性、１０・・・
・・・第３図における一点鎖線のプロフイルを持つサイ
リスタの特性、１１・・・・・・ターンオフタイムの規
格値を示す線、１２・・・・・・ＩＧＴ・・・・・・の
規格値を示す線、ＰＢ，ＰＥ・・・・・・Ｐ形半導体層
１ＮＢ９ＮＥ・・・・・・Ｎ形半導体層。
Claims (1)
- 【特許請求の範囲】 １ 第１のＮ形半導体層の両主面にボロンを不純物とす
る第１、第２のＰ形半導体層を形成し、上記第２のＰ形
半導体層表面に第２のＮ形半導体層を形成して成るＰＮ
ＰＮ接合を有する半導体装置に金を拡散する方法におい
て、金拡散に先だち上記第１のＰ形半導体層におけるボ
ロン濃度を、第２のＰ形半導体層におけるボロン濃度よ
り十分高濃度としておき、かつ上記第１のＮ形半導体層
と第１のＰ形半導体層とによつて構成される接合部近傍
の第１のＰ形半導体層のボロン濃度勾配を、上記第１の
Ｎ形半導体層と第２のＰ形半導体層とによつて構成され
る接合部近傍の第２のＰ形半導体層のボロン濃度勾配よ
り大きくしておくことを特徴とする半導体装置の製造方
法。 ２ 第１のＰ形半導体層の表面ボロン濃度を５×１０＾
１＾８ａｔｏｍ／ｃｍ＾３以上とすることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 ３ 半導体中への金の拡散濃度を１×１０＾１＾４ａｔ
ｏｍ／ｃｍ＾３以上とすることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 ４ 第２のＮ形半導体層の不純物としてリンを用い、そ
の表面濃度を１×１０＾２＾０ａｔｏｍ／ｃｍ＾３以下
とすることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 ５ 第１のＰ形半導体層と第２のＰ形半導体層の厚さを
ほゞ等しく構成し、両Ｐ形半導体層にそれぞれ第１のＮ
形半導体層が露出するようにメサ溝を形成せしめ、該溝
内にガラスパッシベーションを施すことを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384677A JPS5916417B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384677A JPS5916417B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5428581A JPS5428581A (en) | 1979-03-03 |
| JPS5916417B2 true JPS5916417B2 (ja) | 1984-04-16 |
Family
ID=14093760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9384677A Expired JPS5916417B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916417B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61118224A (ja) * | 1984-11-15 | 1986-06-05 | Teito Rubber Seizo Kk | 異形成形品同時多数押出装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979571A (ja) * | 1982-10-29 | 1984-05-08 | Toshiba Corp | サイリスタ |
| JPS608251U (ja) * | 1983-06-29 | 1985-01-21 | 興和特殊工業株式会社 | 簡易結束具 |
-
1977
- 1977-08-04 JP JP9384677A patent/JPS5916417B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61118224A (ja) * | 1984-11-15 | 1986-06-05 | Teito Rubber Seizo Kk | 異形成形品同時多数押出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5428581A (en) | 1979-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3028655A (en) | Semiconductive device | |
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JPS589366A (ja) | トランジスタ | |
| JP3727827B2 (ja) | 半導体装置 | |
| US3611067A (en) | Complementary npn/pnp structure for monolithic integrated circuits | |
| US4419681A (en) | Zener diode | |
| US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US4402001A (en) | Semiconductor element capable of withstanding high voltage | |
| US4170502A (en) | Method of manufacturing a gate turn-off thyristor | |
| KR890003474B1 (ko) | Soi기판상에 형성된 래터럴 바이폴라 트랜지스터 | |
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| US4227203A (en) | Semiconductor device having a polycrystalline silicon diode | |
| US3729811A (en) | Methods of manufacturing a semiconductor device | |
| JPS5916417B2 (ja) | 半導体装置の製造方法 | |
| US3575742A (en) | Method of making a semiconductor device | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US3704177A (en) | Methods of manufacturing a semiconductor device | |
| US20050227461A1 (en) | Semiconductor device having increased switching speed | |
| US3327183A (en) | Controlled rectifier having asymmetric conductivity gradients | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| US3652347A (en) | Method for manufacturing a semiconductor device | |
| JPS6058595B2 (ja) | シヨ−トエミツタ型サイリスタの製法 | |
| JPS61284961A (ja) | 半導体装置 |