JPH04177770A - 可変容量ダイオードおよびその製造方法 - Google Patents
可変容量ダイオードおよびその製造方法Info
- Publication number
- JPH04177770A JPH04177770A JP30538290A JP30538290A JPH04177770A JP H04177770 A JPH04177770 A JP H04177770A JP 30538290 A JP30538290 A JP 30538290A JP 30538290 A JP30538290 A JP 30538290A JP H04177770 A JPH04177770 A JP H04177770A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- type
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- -1 boron ions Chemical class 0.000 abstract 1
- 230000000063 preceeding effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910015900 BF3 Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
本発明は、可変容量ダイオードおよびその製造方法に関
する。
する。
［従来の技術］
第４図は、従来の可変容量ダイオードの断面図である。
同図において、１はシリコンからなるｎ型低比抵抗半導
体基板、２はｎ型エピタキシャル層、３はリン（Ｐ）の
イオン注入と熱処理にょって形成されたｎ型拡散層、４
はボロン（Ｂ）のイオン注入とその後の熱処理によって
形成されたｐ型拡散層、６は酸化ンリコン膜、７は窒化
シリコン膜、８はアルミニウムからなる電極である。
体基板、２はｎ型エピタキシャル層、３はリン（Ｐ）の
イオン注入と熱処理にょって形成されたｎ型拡散層、４
はボロン（Ｂ）のイオン注入とその後の熱処理によって
形成されたｐ型拡散層、６は酸化ンリコン膜、７は窒化
シリコン膜、８はアルミニウムからなる電極である。
上記構成において、ｎ型拡散層３とｐ型拡散層４とは、
この可変容量ダイオードが所望の容量、特性を備えたも
のとするための条件に従ってイオン注入と熱処理とが施
されて形成された領域である。
この可変容量ダイオードが所望の容量、特性を備えたも
のとするための条件に従ってイオン注入と熱処理とが施
されて形成された領域である。
第４図のＢ−Ｂ’線に沿った断面の不純物濃度プロファ
イルを第５図に示す。
イルを第５図に示す。
［発明が解決しようとする課題］
上述した従来の可変容量ダイオードでは、容量値を所定
の値に調整するための熱処理か施されるために、ｐ型拡
散層４の表面の不純物濃度が接合形成直後の１０２０Ｃ
ＩＮ−３以」二から第５図に示されるように、２〜３
Ｘ １０１９ｃｍ−３程度に低下する。
の値に調整するための熱処理か施されるために、ｐ型拡
散層４の表面の不純物濃度が接合形成直後の１０２０Ｃ
ＩＮ−３以」二から第５図に示されるように、２〜３
Ｘ １０１９ｃｍ−３程度に低下する。
このため、電極８のコンタクト抵抗が電極形成を接合形
成直後に行った場合の約ｌＸｌ０−”Ω・ｃＪから約ｌ
Ｘ１０−’Ω・ｃＩＩｉに」二昇する。
成直後に行った場合の約ｌＸｌ０−”Ω・ｃＪから約ｌ
Ｘ１０−’Ω・ｃＩＩｉに」二昇する。
このことは、可変容量ダイオードの直列抵抗１・８が増
大することを意味しく上記数値例では、直径：φ＝２０
０μｍの面積の電極に換算して直列抵抗１・８か０．０
０３Ωから０．３２Ωに」二昇する）、素子の特性」二
重大な欠点となる。
大することを意味しく上記数値例では、直径：φ＝２０
０μｍの面積の電極に換算して直列抵抗１・８か０．０
０３Ωから０．３２Ωに」二昇する）、素子の特性」二
重大な欠点となる。
口課題を解決するための手段］
本発明による可変容量ダイオードは、ｎ型低比抵抗半導
体基板と、その上に形成されたｎ型エピタキンヤル層と
、このｎ型エピタキシャル層の表面領域内に形成された
ｐ型拡散層と、を備えたものであり、そして容量値を合
わせ込むために押し込み工程が施されたｐ型拡散層の表
面の一部には浅く高濃度ｐ型拡散層が形成されている。
体基板と、その上に形成されたｎ型エピタキンヤル層と
、このｎ型エピタキシャル層の表面領域内に形成された
ｐ型拡散層と、を備えたものであり、そして容量値を合
わせ込むために押し込み工程が施されたｐ型拡散層の表
面の一部には浅く高濃度ｐ型拡散層が形成されている。
この高濃度ｐ型拡散層はボロンを浅くかつ高濃度にイオ
ン注入し、先の押し込み工程の熱処理温度より低い温度
で不純物を活性化することによって形成されたものであ
る。
ン注入し、先の押し込み工程の熱処理温度より低い温度
で不純物を活性化することによって形成されたものであ
る。
［実施例コ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は、本発明の一実施例を示す工程
断面図である。
断面図である。
第１図（ａ）：
まず、比抵抗０．００１〜０．０１８ΩψＣｌ１１の単
結晶シリコンからなるｎ型低比抵抗半導体基板１上に、
ｎ型の低不純物濃度（不純物濃度：３×１０ ” ａｍ
−”程度）のエピタキシャル層２を膜厚５μｍに成長さ
せる。次に、加圧、加湿雰囲気中での熱酸化により、膜
厚１．２μｍの酸化／リコン膜６を形成する。その後、
ホトエツチング法により接合を形成する部分の酸化膜を
除去し、そこに薄い酸化シリコン膜（膜厚２００〜６０
０人）を成長させる。この簿い酸化膜を介してリン（Ｐ
）を加速エネルギー：８０ｉ＜ｅＶｌ ドース量：１゜
８ ｘ １０１４ｃｍ−２でイオン注入し、その後決め
られた容量が得られるように高／Ｍ（１１００’Ｃ）で
ｎ型不純物の押し込みを行ってｎ型拡散層３を形成する
。
結晶シリコンからなるｎ型低比抵抗半導体基板１上に、
ｎ型の低不純物濃度（不純物濃度：３×１０ ” ａｍ
−”程度）のエピタキシャル層２を膜厚５μｍに成長さ
せる。次に、加圧、加湿雰囲気中での熱酸化により、膜
厚１．２μｍの酸化／リコン膜６を形成する。その後、
ホトエツチング法により接合を形成する部分の酸化膜を
除去し、そこに薄い酸化シリコン膜（膜厚２００〜６０
０人）を成長させる。この簿い酸化膜を介してリン（Ｐ
）を加速エネルギー：８０ｉ＜ｅＶｌ ドース量：１゜
８ ｘ １０１４ｃｍ−２でイオン注入し、その後決め
られた容量が得られるように高／Ｍ（１１００’Ｃ）で
ｎ型不純物の押し込みを行ってｎ型拡散層３を形成する
。
第１図（ｂ）：
続いて、ボロン（Ｂ）を加速エネルギー：５０］＜ｅＶ
ｓ ドーズ量： ７ Ｘ １０ ”ｃｍ−”でイオン
注入し、その後、所定の容量値が得られるように、先の
ｎ型不純物の押し込み温度より低い温度（１０ｏ ｏ
’ｃ以下）でｐ型不純物を押し込んてｐ型拡散層４を形
成する。
ｓ ドーズ量： ７ Ｘ １０ ”ｃｍ−”でイオン
注入し、その後、所定の容量値が得られるように、先の
ｎ型不純物の押し込み温度より低い温度（１０ｏ ｏ
’ｃ以下）でｐ型不純物を押し込んてｐ型拡散層４を形
成する。
第１図（Ｃ）：
次に、弗化ボロン（ＢＦ２）をｐ型拡散層４より浅くか
つ高濃度にイオン注入しく加速エネルギー７０ｋｅＶ、
ドーズ量： ８ Ｘ １０１４ｃｍ−２） 、その後、
先のｐ型不純物の押し込み温度より低い８００ ’Ｃで
ｐ型不純物を活性化し、厚さ：０．２μｍ１不純物濃度
： ２．５ Ｘ １０２０ｃｍ−３の高濃度ｐ型拡散層
５を形成する。
つ高濃度にイオン注入しく加速エネルギー７０ｋｅＶ、
ドーズ量： ８ Ｘ １０１４ｃｍ−２） 、その後、
先のｐ型不純物の押し込み温度より低い８００ ’Ｃで
ｐ型不純物を活性化し、厚さ：０．２μｍ１不純物濃度
： ２．５ Ｘ １０２０ｃｍ−３の高濃度ｐ型拡散層
５を形成する。
第１図（ｄ）：
酸化シリコン膜θ上に、低圧ＣＶＤ法により膜厚１００
０人の窒化シリコン膜７を形成し、その後ホトエツチン
グ法により窒化シリコン膜７と酸化シリコン膜６とを選
択的に除去して、高濃度ｐ型拡散層５上にコンタクト窓
を明ける。次に、アルミニウムの蒸着とホトエツチング
により電極８を形成する。
０人の窒化シリコン膜７を形成し、その後ホトエツチン
グ法により窒化シリコン膜７と酸化シリコン膜６とを選
択的に除去して、高濃度ｐ型拡散層５上にコンタクト窓
を明ける。次に、アルミニウムの蒸着とホトエツチング
により電極８を形成する。
このようして形成された半導体素子の第１図（ｄ）のＡ
−Ａ’線に沿った断面の不純物濃度プロファイルを第２
図に示す。この濃度プロファイルを有する素子では、高
濃度ｎ型拡散層５以夕１・の部分のプロファイルは、第
５図に示した従来例のそれと同様であるので、従来例の
可変容量ダイオードと同様の容量特性を呈するが、コン
タクト部分の不純物濃度が従来例のそれに比へて２桁枠
高くなっているので、コンタクト抵抗も２桁枠度低下し
ている。
−Ａ’線に沿った断面の不純物濃度プロファイルを第２
図に示す。この濃度プロファイルを有する素子では、高
濃度ｎ型拡散層５以夕１・の部分のプロファイルは、第
５図に示した従来例のそれと同様であるので、従来例の
可変容量ダイオードと同様の容量特性を呈するが、コン
タクト部分の不純物濃度が従来例のそれに比へて２桁枠
高くなっているので、コンタクト抵抗も２桁枠度低下し
ている。
上記実施例の（１））の工程において、イオン注入する
不純物としてはＰに替えてＡ＄等の他のｎ型不純物を用
いることができる。また、ｎ型拡散層３は熱拡散法を用
いて形成することもてきる。
不純物としてはＰに替えてＡ＄等の他のｎ型不純物を用
いることができる。また、ｎ型拡散層３は熱拡散法を用
いて形成することもてきる。
さらに、望まれる可変容量ダイオードの特性によっては
ｎ型拡散層３そのものを形成しないでおくこともてきる
。
ｎ型拡散層３そのものを形成しないでおくこともてきる
。
次に、第３図（ａ）〜（Ｃ）を参照して本発明の他の実
施例について説明する。
施例について説明する。
第３図（ａ）：
ここまでの工程は第１図（ａ）、（ｂ）の工程と同様で
ある。
ある。
第３図（ｂ）：
酸化ンリコン膜６にに、低圧ＣＶＤ法により膜厚１００
０人の窒化シリコン膜７を形成し、その後ホトエツチン
グ法により窒化シリコン膜７と酸化シリコン膜６と選択
的に除去して、ｎ型拡散層４上にコンタクト窓を明ける
。このコンタクト窓を介して、弗化ボロン（ＢＦ２）を
ｎ型拡散層４より浅くかつ高濃度にイオン注入しく加速
エネルギー７０ ｋ ｅ Ｖ、ドーズ量： ８ ｘ １
０ ”ｃｍ−２）、その後、先のｐ型不純物の押し込み
温度より低い８００°Ｃでｐ型不純物を活性化し、厚さ
：０．２μｍ１不純物１度： ２．５ｘ １０”０ｃｍ
−３の高濃度ｎ型拡散層５を形成する。
０人の窒化シリコン膜７を形成し、その後ホトエツチン
グ法により窒化シリコン膜７と酸化シリコン膜６と選択
的に除去して、ｎ型拡散層４上にコンタクト窓を明ける
。このコンタクト窓を介して、弗化ボロン（ＢＦ２）を
ｎ型拡散層４より浅くかつ高濃度にイオン注入しく加速
エネルギー７０ ｋ ｅ Ｖ、ドーズ量： ８ ｘ １
０ ”ｃｍ−２）、その後、先のｐ型不純物の押し込み
温度より低い８００°Ｃでｐ型不純物を活性化し、厚さ
：０．２μｍ１不純物１度： ２．５ｘ １０”０ｃｍ
−３の高濃度ｎ型拡散層５を形成する。
第３図（Ｃ）：
コンタクト窓によって露出しているシリコン基板の表面
を軽くエツチングした後、アルミニウムを蒸着しこれに
ホトエツチングを施して電極８を形成する。
を軽くエツチングした後、アルミニウムを蒸着しこれに
ホトエツチングを施して電極８を形成する。
［発明の効果コ
以上説明したように、本発明の可変容量ダイオードは、
所望の特性を得るような濃度プロファイルをもって形成
されたｎ型拡散層の表面に浅くコンタクト用の高濃度ｎ
型拡散層を設けたものであり、そして、この高濃度ｎ型
拡散層は、先に形成されている拡散層の不純物プロファ
イルを崩さないようにしながら形成されるものであるの
で、本発明によれば、可変容量ダイオードの電圧−容量
特性を所望のものに維持したまま、電極のコンタクト抵
抗を、従って素子の直列抵抗を大幅に低下させることが
でき、素子の特性を向」ニさせることができる。
所望の特性を得るような濃度プロファイルをもって形成
されたｎ型拡散層の表面に浅くコンタクト用の高濃度ｎ
型拡散層を設けたものであり、そして、この高濃度ｎ型
拡散層は、先に形成されている拡散層の不純物プロファ
イルを崩さないようにしながら形成されるものであるの
で、本発明によれば、可変容量ダイオードの電圧−容量
特性を所望のものに維持したまま、電極のコンタクト抵
抗を、従って素子の直列抵抗を大幅に低下させることが
でき、素子の特性を向」ニさせることができる。
第１図（ａ〕〜（ｄ）、第３図（ａ）〜（ｃ）は、それ
ぞれ本発明の実施例を示す製造工程断面図、第２図は、
第１図（ｄ）のＡ−Ａ’線に沿った断面の不純物濃度プ
ロファイル、第４図は、従来例の断面図、第５図は、第
４図のＢ−Ｂ’線に沿った断面の不純物濃度プロファイ
ルである。 ］・・・ｎ型低比抵抗半導体基板、 ２・・・エピ
タキシャル層、 ３・・・ｎ型拡散層、 ４・・
・ｎ型拡散層、 ５・・・高濃度ｎ型拡散層、 ６
・・・酸化シリコン膜、 ７・・・窒化シリコン膜、
８・・・電極。
ぞれ本発明の実施例を示す製造工程断面図、第２図は、
第１図（ｄ）のＡ−Ａ’線に沿った断面の不純物濃度プ
ロファイル、第４図は、従来例の断面図、第５図は、第
４図のＢ−Ｂ’線に沿った断面の不純物濃度プロファイ
ルである。 ］・・・ｎ型低比抵抗半導体基板、 ２・・・エピ
タキシャル層、 ３・・・ｎ型拡散層、 ４・・
・ｎ型拡散層、 ５・・・高濃度ｎ型拡散層、 ６
・・・酸化シリコン膜、 ７・・・窒化シリコン膜、
８・・・電極。
Claims (2)
- （１）第１導電型で低比抵抗の半導体基板と、前記半導
体基板上に形成された低不純物濃度の第１導電型のエピ
タキシャル層と、前記エピタキシャルの表面領域内に形
成された第２導電型の第１の拡散領域と、前記第１の拡
散領域の表面に薄く形成された、前記第１の拡散領域の
不純物濃度より高い不純物濃度を有する第２導電型の第
２の拡散層と、を具備する可変容量ダイオード。 - （２）第１導電型で低比抵抗の半導体基板上に低不純物
濃度の第１導電型のエピタキシャル層を形成する工程と
、 前記エピタキシャル層の表面領域内に選択的に第２導電
型の不純物を導入して第２導電型の拡散層を形成する工
程と、 高温熱処理により前記拡散層を拡張せしめ該拡散層と前
記半導体基板との間の接合容量を所望の値に調整する工
程と、 前工程において拡張された拡散層の表面領域内に浅くか
つ高濃度に第２導電型の不純物をイオン注入する工程と
、 前工程でイオン注入された不純物を、前記拡散層を拡張
するために行った熱処理温度より低い温度で活性化する
工程と、 を備えた可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30538290A JPH04177770A (ja) | 1990-11-09 | 1990-11-09 | 可変容量ダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30538290A JPH04177770A (ja) | 1990-11-09 | 1990-11-09 | 可変容量ダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04177770A true JPH04177770A (ja) | 1992-06-24 |
Family
ID=17944451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30538290A Pending JPH04177770A (ja) | 1990-11-09 | 1990-11-09 | 可変容量ダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04177770A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| JP2003008032A (ja) * | 2001-06-19 | 2003-01-10 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| JP2003101040A (ja) * | 2001-09-27 | 2003-04-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200416A (ja) * | 1983-04-28 | 1984-11-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0246778A (ja) * | 1988-08-09 | 1990-02-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-11-09 JP JP30538290A patent/JPH04177770A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200416A (ja) * | 1983-04-28 | 1984-11-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0246778A (ja) * | 1988-08-09 | 1990-02-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| JP2003008032A (ja) * | 2001-06-19 | 2003-01-10 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| JP2003101040A (ja) * | 2001-09-27 | 2003-04-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| JPS6361777B2 (ja) | ||
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| JPH04177770A (ja) | 可変容量ダイオードおよびその製造方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| US3841918A (en) | Method of integrated circuit fabrication | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JP2611454B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH0691097B2 (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH04256370A (ja) | 半導体装置 | |
| JPS6348865A (ja) | 半導体装置 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPH04287978A (ja) | バラクタダイオード | |
| JPH08274353A (ja) | エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPS61183964A (ja) | 半導体装置の製造方法 | |
| JPS6221264A (ja) | 半導体装置の製造方法 | |
| JPH01291424A (ja) | 半導体装置及びその製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS5863166A (ja) | 半導体装置の製造方法 | |
| JPH0548937B2 (ja) |