JPS61183964A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61183964A JPS61183964A JP2389985A JP2389985A JPS61183964A JP S61183964 A JPS61183964 A JP S61183964A JP 2389985 A JP2389985 A JP 2389985A JP 2389985 A JP2389985 A JP 2389985A JP S61183964 A JPS61183964 A JP S61183964A
- Authority
- JP
- Japan
- Prior art keywords
- window
- film
- emitter
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ホトプロセスのみでは実現が困難である狭小
な窓幅の窓を形成することができる半導体装置の製造方
法に関する。
な窓幅の窓を形成することができる半導体装置の製造方
法に関する。
従来の技術
半導体装置、たとえばバイポーラトランジスタの雑音指
数あるいは電力利得などの高周波特性はペース抵抗ｒｂ
の影響を強く受け、ペース抵抗ｒｂの増加につれて低下
する。
数あるいは電力利得などの高周波特性はペース抵抗ｒｂ
の影響を強く受け、ペース抵抗ｒｂの増加につれて低下
する。
第５図は、バイポーラトランジスタの一部を拡大して示
した断面図であり、コレクタ領域を兼ねるシリコン基板
１の中にベース領域２とエミッタ領域３を選択的に作り
込み、さらにベースコンタクト領域４を作り込んだのち
電極５および６を形成した構造となっている。なお、図
中７は酸化シリコン膜である。
した断面図であり、コレクタ領域を兼ねるシリコン基板
１の中にベース領域２とエミッタ領域３を選択的に作り
込み、さらにベースコンタクト領域４を作り込んだのち
電極５および６を形成した構造となっている。なお、図
中７は酸化シリコン膜である。
このような構造を具備する従来のバイポーラトランジス
タのペース抵抗ｒｂは、第５図で示しだ抵抗ｒ１＋ ｒ
２． ｒ３およびｒ４の総和であり、ｒｂ＝ｒ１＋ｒ２
＋ｔ３＋ｒ４とあられされる。そして、ペース抵抗ｒｂ
に占める割合の特に大きな抵抗成分はｒｌであり、この
値はベースの厚みが薄くなるほど大きくなる。一方、ト
ランジスタの高周波特性の１つであるしゃ断周波数を高
めるためには、エミッタ領域３の直下のペースの厚みを
薄くする必要があるが、このことは、上記の抵抗成分子
１の増大につながる。したがって、抵抗成分子１を低減
させるとともにしゃ断周波数を高めるためには、ベース
領域２を浅く形成するとともに、エミッタ領域３の幅を
狭くする必要がある。
タのペース抵抗ｒｂは、第５図で示しだ抵抗ｒ１＋ ｒ
２． ｒ３およびｒ４の総和であり、ｒｂ＝ｒ１＋ｒ２
＋ｔ３＋ｒ４とあられされる。そして、ペース抵抗ｒｂ
に占める割合の特に大きな抵抗成分はｒｌであり、この
値はベースの厚みが薄くなるほど大きくなる。一方、ト
ランジスタの高周波特性の１つであるしゃ断周波数を高
めるためには、エミッタ領域３の直下のペースの厚みを
薄くする必要があるが、このことは、上記の抵抗成分子
１の増大につながる。したがって、抵抗成分子１を低減
させるとともにしゃ断周波数を高めるためには、ベース
領域２を浅く形成するとともに、エミッタ領域３の幅を
狭くする必要がある。
発明が解決しようとする問題点
上記のように、エミッタ領域の幅を狭くするＫは、この
領域を形成するｋめの窓の幅を狭くしなければならない
が、エミツタ窓幅の下限値は、ホトプロセス技術で決ま
ってしまう。現在の技術で１μｍ未満の線幅を形成した
場合器では、線幅のばらつきが大きく、このため、エミ
ツタ窓幅の再現性が低下することが避けられない。
領域を形成するｋめの窓の幅を狭くしなければならない
が、エミツタ窓幅の下限値は、ホトプロセス技術で決ま
ってしまう。現在の技術で１μｍ未満の線幅を形成した
場合器では、線幅のばらつきが大きく、このため、エミ
ツタ窓幅の再現性が低下することが避けられない。
本発明は、ホトプロセスで決定される窓ｍよりもさらに
狭小な窓を簡単に形成することのできる半導体装置の製
造方法を実現するものである。
狭小な窓を簡単に形成することのできる半導体装置の製
造方法を実現するものである。
問題点を解決するための手段
本発明の半導体装置の製造方法は、半導体基板に多結晶
シリコン膜を形成する工程、前記多結晶シリコン膜上に
窒化シリコン膜を形成する工程、前記窒化シリコン膜と
多結晶シリコン膜に異方性エツチングを施し、双方の膜
を貫通する窓を形成する工程、同工程を経た半導体基板
に酸化処理を施し、前記窓の内壁面に露出する多結晶シ
リコン基板を酸化させ窓幅を狭小にする工程を具備する
ものである。
シリコン膜を形成する工程、前記多結晶シリコン膜上に
窒化シリコン膜を形成する工程、前記窒化シリコン膜と
多結晶シリコン膜に異方性エツチングを施し、双方の膜
を貫通する窓を形成する工程、同工程を経た半導体基板
に酸化処理を施し、前記窓の内壁面に露出する多結晶シ
リコン基板を酸化させ窓幅を狭小にする工程を具備する
ものである。
作 用
本発明の製造方法によれば、ホトプロセス技術で下限値
が決まる窓幅よシもさらに狭小な窓幅をもつ窓を半導体
基板を覆う被膜に形成することが可能になる。
が決まる窓幅よシもさらに狭小な窓幅をもつ窓を半導体
基板を覆う被膜に形成することが可能になる。
実施例
以下に、バイポーラトランジスタのエミッタ形成用窓の
形成に本発明の方法を適用した場合を例示して説明する
。
形成に本発明の方法を適用した場合を例示して説明する
。
第１図（ａ）〜（ｄ）は、本発明の製造方法によりｎｐ
ｎ形バイポーラトランジスタが形成される過程を順次示
した図である。先ず、コレクタ領域となるｎ形のシリコ
ン基板８の中に表面不純物濃度が８×１０” ／ Ｃｌ
ｌ１、深さが０．４ａｍのｐ形ヘース領域９を形成した
のち、この表面上置多結晶シリコン膜１ｏを５０００人
の厚さに、さらにこの上に窒化シリコン膜１１を１２０
０人の厚さに形成する。
ｎ形バイポーラトランジスタが形成される過程を順次示
した図である。先ず、コレクタ領域となるｎ形のシリコ
ン基板８の中に表面不純物濃度が８×１０” ／ Ｃｌ
ｌ１、深さが０．４ａｍのｐ形ヘース領域９を形成した
のち、この表面上置多結晶シリコン膜１ｏを５０００人
の厚さに、さらにこの上に窒化シリコン膜１１を１２０
０人の厚さに形成する。
そして、これらの被膜を貫通するエミッタ形成用の窓１
２を周知のホトプロセスにより形成する〔第２図（ａ）
） Ｏ次いで、シリコン基板を酸化性雰囲気中で加熱
処理し、窓１２の内部に露出する多結晶シリコン膜１０
の端面とベース領域９の表面部分を酸化させ、約３００
０人の厚さの二酸化シリコン膜を形成する。こののち、
ベース領域上の二酸化シリコン膜、すなわち、窓の底面
にある二酸化シリコン膜を反応性イオンエツチングによ
り異方性エツチングする。この処理により、多結晶シリ
コン膜１ｏの端面に形成した二酸化シリコン膜１３だけ
が窓の内部に残る〔第２図中）〕。
２を周知のホトプロセスにより形成する〔第２図（ａ）
） Ｏ次いで、シリコン基板を酸化性雰囲気中で加熱
処理し、窓１２の内部に露出する多結晶シリコン膜１０
の端面とベース領域９の表面部分を酸化させ、約３００
０人の厚さの二酸化シリコン膜を形成する。こののち、
ベース領域上の二酸化シリコン膜、すなわち、窓の底面
にある二酸化シリコン膜を反応性イオンエツチングによ
り異方性エツチングする。この処理により、多結晶シリ
コン膜１ｏの端面に形成した二酸化シリコン膜１３だけ
が窓の内部に残る〔第２図中）〕。
以上の過程を経てエミッタ形成域の窓を形成したのち、
第２図（Ｃ）で示すように窓の内部に多結晶シリコン膜
１４を形成し、さらに、この多結晶シリコン膜１３を介
した砒素のイオン注入ならびにアニールのための熱処理
を施してｐ形のエミッタ領域１５を形成する。次いで反
応性イオンエツチングによりベースコンタクト領域を形
成するための窓１６を形成する。
第２図（Ｃ）で示すように窓の内部に多結晶シリコン膜
１４を形成し、さらに、この多結晶シリコン膜１３を介
した砒素のイオン注入ならびにアニールのための熱処理
を施してｐ形のエミッタ領域１５を形成する。次いで反
応性イオンエツチングによりベースコンタクト領域を形
成するための窓１６を形成する。
こののち、第２図（ｄ）で示すように、窓１６がらのホ
ウ素のイオン注入とアニール処理によるベースコンタク
ト領域１７の形成、エミッタ電極１８とペース電極１９
の形成、表面安定化のための保護膜となる窒化シリコン
膜２ｏの形成を経てバイポーラトランジスタが完成する
。なお、上記のホウ素イオンの注入時にはエミッタ領域
上をホトレジストによってマスクする。
ウ素のイオン注入とアニール処理によるベースコンタク
ト領域１７の形成、エミッタ電極１８とペース電極１９
の形成、表面安定化のための保護膜となる窒化シリコン
膜２ｏの形成を経てバイポーラトランジスタが完成する
。なお、上記のホウ素イオンの注入時にはエミッタ領域
上をホトレジストによってマスクする。
ところで、以上説明した本発明の製造方法では、エミッ
タ形成用の窓を形成したのちの熱処理でベース領域９の
表面層が酸化されるため、エミッタ形成域に対応するベ
ース領域部分の表ｍｌ不純物濃度が低下する傾向にある
ため、ベース領域９の形成にあってはこの低下分を考慮
して表面不純物濃度を高めに設定することがのぞましい
。この配慮を払うならば第２図で示した抵抗成分子２も
小さくなる。
タ形成用の窓を形成したのちの熱処理でベース領域９の
表面層が酸化されるため、エミッタ形成域に対応するベ
ース領域部分の表ｍｌ不純物濃度が低下する傾向にある
ため、ベース領域９の形成にあってはこの低下分を考慮
して表面不純物濃度を高めに設定することがのぞましい
。この配慮を払うならば第２図で示した抵抗成分子２も
小さくなる。
以上のようにして形成したバイポーラトランジスタでは
、エミッタ形成用の窓の幅が、多結晶シリコン膜９とベ
ース領域部分を酸化することによる体積膨張で狭くなり
、この幅はホトプロセスによる窓幅の下限値よりもさら
に狭い値となる。
、エミッタ形成用の窓の幅が、多結晶シリコン膜９とベ
ース領域部分を酸化することによる体積膨張で狭くなり
、この幅はホトプロセスによる窓幅の下限値よりもさら
に狭い値となる。
なお、以上の説明はバイポーラトランジスタの製作を例
示しておこなったが、本発明は、他の半導体装置を製作
するに際し不純物導入用の窓あけ、あるいは、電極用の
窓あけなどにも広く適用することができる。
示しておこなったが、本発明は、他の半導体装置を製作
するに際し不純物導入用の窓あけ、あるいは、電極用の
窓あけなどにも広く適用することができる。
発明の効果
本発明の製造方法によれば、既知のホトプロセスでは実
現できなかった微細な窓を形成することが可能となる０
例示したバイポーラトランジスタにあっては狭小な幅を
もつエミッタ領域の形成を可能にし、この直下のベース
領域の抵抗成分を小さくして高周波特性を高めることが
でき、また、半導体集積回路に本発明を適用するならば
、集積度を飛躍的に高めることができる。
現できなかった微細な窓を形成することが可能となる０
例示したバイポーラトランジスタにあっては狭小な幅を
もつエミッタ領域の形成を可能にし、この直下のベース
領域の抵抗成分を小さくして高周波特性を高めることが
でき、また、半導体集積回路に本発明を適用するならば
、集積度を飛躍的に高めることができる。
第１図（ａ）〜（ｄ）は、本発明の製造方法により・（
イポーラトランジスタを製作する過程を示す工程図、第
２図は従来のバイポーラトランジスタの要部の断面構造
とベース抵抗の要素部分を模式的に示した図である。 １・・・・・・半導体基板、２，９・・・・・・ベース
領域、３゜１５・・・・・・エミッタ領域、４ 、１７
・・・・・・ベースコンタクト領域、５，６．１８．１
９・・・・・・電極、了・・・・・・酸化シリコン膜、
８・・・・・・シリコン基板、１０゜１４・・・・・・
多結晶シリコン膜、１１．２０・・・・・・窒化シリコ
ン膜、１２・・・・・・エミッタ形成用の窓、１３・・
・・・・窓内に形成された二酸化シリコン膜、１６・・
・・・・ベースコンタクト領域形成用の窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １７・・・ぺ°−ス〕ンククトＡ貢威′ｌδ・・エミツ
ク／ｉｔ本に １９ ・・・へ・−スイ乞極 （ｄ）
イポーラトランジスタを製作する過程を示す工程図、第
２図は従来のバイポーラトランジスタの要部の断面構造
とベース抵抗の要素部分を模式的に示した図である。 １・・・・・・半導体基板、２，９・・・・・・ベース
領域、３゜１５・・・・・・エミッタ領域、４ 、１７
・・・・・・ベースコンタクト領域、５，６．１８．１
９・・・・・・電極、了・・・・・・酸化シリコン膜、
８・・・・・・シリコン基板、１０゜１４・・・・・・
多結晶シリコン膜、１１．２０・・・・・・窒化シリコ
ン膜、１２・・・・・・エミッタ形成用の窓、１３・・
・・・・窓内に形成された二酸化シリコン膜、１６・・
・・・・ベースコンタクト領域形成用の窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １７・・・ぺ°−ス〕ンククトＡ貢威′ｌδ・・エミツ
ク／ｉｔ本に １９ ・・・へ・−スイ乞極 （ｄ）
Claims (2)
- （１）半導体基板に多結晶シリコン膜を形成する工程、
前記多結晶シリコン膜上に窒化シリコン膜を形成する工
程、前記窒化シリコン膜と多結晶シリコン膜に異方性エ
ッチングを施し、双方の膜を貫通する窓を形成する工程
、同工程を経た半導体基板に酸化処理を施し、前記窓の
内壁面に露出する多結晶シリコン基板を酸化させ窓幅を
狭小にする工程を具備することを特徴とする半導体装置
の製造方法。 - （２）窓がバイポーラトランジスタのエミッタ形成用の
窓であることを特徴とする特許請求の範囲第１項に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2389985A JPS61183964A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2389985A JPS61183964A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61183964A true JPS61183964A (ja) | 1986-08-16 |
Family
ID=12123307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2389985A Pending JPS61183964A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61183964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234229A (ja) * | 1990-12-28 | 1992-08-21 | Fujitsu General Ltd | 衛星用アンテナ切り換え装置 |
| JPH07321690A (ja) * | 1994-05-30 | 1995-12-08 | Nec Corp | 無線通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206071A (en) * | 1981-06-12 | 1982-12-17 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS57211775A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Semiconductor device and manufacture thereof |
-
1985
- 1985-02-08 JP JP2389985A patent/JPS61183964A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206071A (en) * | 1981-06-12 | 1982-12-17 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS57211775A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Semiconductor device and manufacture thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234229A (ja) * | 1990-12-28 | 1992-08-21 | Fujitsu General Ltd | 衛星用アンテナ切り換え装置 |
| JPH07321690A (ja) * | 1994-05-30 | 1995-12-08 | Nec Corp | 無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61183964A (ja) | 半導体装置の製造方法 | |
| JPS58105571A (ja) | 半導体素子の製造方法 | |
| JPS59182566A (ja) | 半導体装置 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS5882572A (ja) | 半導体装置の製造方法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPH0349238A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPS5939901B2 (ja) | 半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPS63209124A (ja) | 半導体装置の製造方法 | |
| JPS58155764A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS5871639A (ja) | 半導体集積回路の形成方法 | |
| JPH0618211B2 (ja) | 半導体装置の製造方法 | |
| JPS62211949A (ja) | 半導体装置の製造法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6066461A (ja) | 相補型半導体装置の製造方法 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPS60182165A (ja) | トランジスタおよびその製造方法 | |
| JPH0745630A (ja) | 半導体装置の製造方法 |