JPS59200416A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59200416A
JPS59200416A JP7381983A JP7381983A JPS59200416A JP S59200416 A JPS59200416 A JP S59200416A JP 7381983 A JP7381983 A JP 7381983A JP 7381983 A JP7381983 A JP 7381983A JP S59200416 A JPS59200416 A JP S59200416A
Authority
JP
Japan
Prior art keywords
implantation
ion
treatment
heat
dosage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7381983A
Other languages
English (en)
Inventor
Hirosaku Yamada
山田 啓作
Yoshitaka Tsunashima
綱島 祥隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7381983A priority Critical patent/JPS59200416A/ja
Publication of JPS59200416A publication Critical patent/JPS59200416A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、珪素基体上にりん又はヒ素、あるいはその
両者をイオン注入にて添加し、n型導電層を形式する工
程を含む半導体装置の製造方法に関する。
〔従来技術とその問題点〕
従来性なわれているイオン注入法によるn型導電層の形
成は、イオン注入によるダメージの回復の為熱処理は比
較的高温にて行なわれてきた。
しかし近年集積回路が高密度化はれるに従いより浅いn
型導電層が要求でれて来た。不純物拡散深すはイオン注
入加速によることは言うまでもないが、その注入ドーズ
量にも大きく依存する。
すなわち同じ熱処理の場合注入ドーズ量が多い場合は深
く、少ない場合は浅い拡散深すを得ることが出来る。
従ってドーズ量を少なく押えた場合は、注入ダメージの
回復が十分に計れる比較的高温においでも浅い導電層を
提供することができる。
又一方、導電層に要求される性質として、導電層上に形
成される又はコンタクトホールにて接触する金属配線層
と良好なオーミック・コンタクトを得る必要がある。こ
のオーミック・コンタクト抵抗は珪素中の不純物濃度に
よることは良く知られている。例えばn型導電層とアル
ミニウムのコンタクトにおいて良好なコンタクト特性を
得るには珪素中にn型不純物が5 X 10111個/
d以上必要である。従って浅い拡散層を得る為に注入ド
ーズ量を少なくすることとオーミックコンタクト、でら
に注入ダメージの十分な回復を得る為の高温による熱処
理は合い入れない。
〔発明の目的〕
本発明は以上の点を改良すべくなされたもので良好な接
合特性及びコンタク)!性を得るものである。
〔発明の概要〕
すなわち本発明は、浅い拡散層を得る為のドーズ量を押
えた第1のイオン注入工程と十分なダメージ回復を計る
第1の熱処理工程、さらに良好なコンタクト特性を得る
為の十分な不純物濃度を与えるドーズ量をtlどこす、
第2のイオン注入工程と、第2の注入による不純物の拡
散を押える為の第1の熱処理に比べて低温か、もしくは
短時間の熱処理を行うことを特徴としている。
〔発明の効果〕
本発明によれば良好な接合特性及びコンタクト特性を合
せ持つ浅いn型導電層を得ることができる。
〔発明の実施例〕
6以下、実施例に基づき、この発明の詳細な説明する。
第1図に、40 kevにて珪素基体へヒ素をイオン注
入950℃、中性雰囲気中にて熱処理を120分行った
場合の拡散深さく接合深さ;以下xiとする)とドーズ
量の関係を示す。
明らかなように少ないドーズ量では高温あるいは長時間
の熱処理においても小さなxiを得るととができ、それ
だけ同じxiを得るた為には低ドース程長時間の熱処理
を行うことができるため、イオン注入ダメージの回復に
関して有利となる。
第2図に第1のイオン注入を3 X 10”個/ c、
J 、加速エネルギー40 kevで行った後(A部)
、中性雰囲気中950℃、120分の熱処理を行い、さ
らに第2イオン注入を3.5X10”個/crl程40
 kevで行い、(B部)600℃180分の第2熱処
理を行った場合のヒ素の拡散プロファイルの測定結果を
示す。
第3図に第1のイオン注入、第1の熱処理及び第2のイ
オン注入は前記第2図の条件に同様で第2の熱処理を6
00〜900℃で180分行い、きらに第4図に示す半
導体装置を製作し、アルミニウムーn 層コンタクト抵
抗A及びpn接合の逆方向リーク電流Bの測定結果を示
す。
この場合、接合面積Vi200 X 400μm1逆方
向電圧は5vである。
又参考のため、第1のイオン注入、及び第1の熱処理を
省略し第2のイオン注入及び誤2の熱処理のみで形成し
た逆方向リーク粘性をCに示す。
尚、第4図に於いて、1はP型珪素基体、2はn型導霜
1層、3はSio、層、4はCVD5 i o 2層、
5はアルミニウム配線である。
又第3図の結果は良好なn型導電層とアルミニウムコン
タクト特性を得る為には必ずしも高温の熱処理が必要で
ないことを示している。
なお、第2のイオン注入は、槁1のイオン注入筒1の熱
処理により形成されたn型導電層内にとどまるように加
速エネルギーが選択されていることは言うまでもない。
【図面の簡単な説明】
第1図は、同じ加速度及び、熱処理を加えた時、得られ
る接合深さと注入ドーズ量の関係を示す特性図、 第2図は本発明によって得られるヒ素不純物の深さ方向
分布のSIMS分析結果を示す特性図、第3図は本発明
によって得られた、n型導電層のコンタクト特性及び、
200 X 400z1mの大きさの接合リーク特性を
示す特性図、 第4図は本発明の実施例に於いてn型溝’If、 Rの
評価を用いた半導体装置の断面図である。 l・・・P型珪素基体   2・・・n型導電層3− 
SiOtJim        4 ・−・CVD5i
o、層5・・・アルミニウム配線

Claims (1)

    【特許請求の範囲】
  1. (υ 珪素基体の所定領域にヒ素及びりん不純物を添加
    せしめたn型導電層を形成する工程を含む半導体装置の
    製造方法において、前記n型導電層を形成する工程は、
    ヒ素及びりんイオンをlXl0”〜5X10”個/an
    で注入する第1のイオン注入工程と、それに続き800
    8C〜900℃の範囲で行う第1の熱処理工程と、さら
    にヒ素イオンをlXl0”個〜5 X 10”個/dの
    範囲で注入する第2のイオン注入工程と、500℃〜9
    00℃範囲で行う第2の熱処理工程とからなることを特
    徴とする半導体装置2のイオン注入は第1のイオン注入
    及び第1の熱処理により形成されたn型導電層の中にと
    どまるように注入加速エネルギーが選択されることを特
    徴とする半導体装置の製造方法。
JP7381983A 1983-04-28 1983-04-28 半導体装置の製造方法 Pending JPS59200416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7381983A JPS59200416A (ja) 1983-04-28 1983-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7381983A JPS59200416A (ja) 1983-04-28 1983-04-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59200416A true JPS59200416A (ja) 1984-11-13

Family

ID=13529141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7381983A Pending JPS59200416A (ja) 1983-04-28 1983-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59200416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177770A (ja) * 1990-11-09 1992-06-24 Nec Corp 可変容量ダイオードおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447473A (en) * 1977-09-21 1979-04-14 Cho Lsi Gijutsu Kenkyu Kumiai Method of implanting ion to semiconductor
JPS56146232A (en) * 1980-02-27 1981-11-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57138132A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Manufacture of semiconductor device through ion implantation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447473A (en) * 1977-09-21 1979-04-14 Cho Lsi Gijutsu Kenkyu Kumiai Method of implanting ion to semiconductor
JPS56146232A (en) * 1980-02-27 1981-11-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57138132A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Manufacture of semiconductor device through ion implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177770A (ja) * 1990-11-09 1992-06-24 Nec Corp 可変容量ダイオードおよびその製造方法

Similar Documents

Publication Publication Date Title
KR910003809A (ko) 반도체장치 및 그 제조방법
US5756387A (en) Method for forming zener diode with high time stability and low noise
JPH09232332A (ja) 半導体装置
CN105576014B (zh) 肖特基二极管及其制造方法
JPS59200416A (ja) 半導体装置の製造方法
JP4768913B2 (ja) フラッシュメモリ素子の製造方法
JP2730650B2 (ja) 半導体装置の製造方法
JPH0456456B2 (ja)
JPH0368134A (ja) 半導体装置の製造方法
JPH024134B2 (ja)
WO2016119477A1 (zh) 平板型rom器件的制备方法
JPH01169925A (ja) 半導体装置の製造方法
JPS61284961A (ja) 半導体装置
JP2729870B2 (ja) 可変容量ダイオードとその製造方法
JPS6174361A (ja) 埋め込み抵抗半導体装置
JP4107415B2 (ja) 可変容量ダイオードの製造方法
JPS6129538B2 (ja)
JPH0364029A (ja) 半導体装置およびその製造方法
CN111430305A (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
JPH05102173A (ja) 半導体基板の製法
JPS63144567A (ja) 半導体装置の製造方法
JPS61289667A (ja) 半導体装置およびその製造方法
JPS6294924A (ja) 半導体装置の製造方法
JPS6129537B2 (ja)
JP2002324807A (ja) 半導体装置の製造方法