JP4107415B2 - 可変容量ダイオードの製造方法 - Google Patents
可変容量ダイオードの製造方法 Download PDFInfo
- Publication number
- JP4107415B2 JP4107415B2 JP2002202244A JP2002202244A JP4107415B2 JP 4107415 B2 JP4107415 B2 JP 4107415B2 JP 2002202244 A JP2002202244 A JP 2002202244A JP 2002202244 A JP2002202244 A JP 2002202244A JP 4107415 B2 JP4107415 B2 JP 4107415B2
- Authority
- JP
- Japan
- Prior art keywords
- type region
- region
- type
- impurity
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、可変容量ダイオードの製造方法に関するものである。
【0002】
【従来の技術】
従来、PN接合を利用した可変容量ダイオードとして、図3に示すものが知られている。以下、図3に示す公知の可変容量ダイオードについて、簡単に説明する。
【0003】
図3(a)に示すように、図示しないP型半導体基板またはN型半導体基板に形成された低不純物濃度のP型領域31上にLOCOS法によってフィールド酸化膜32を形成して素子間分離を行い、カソード領域を形成する。その後、図3(b)に示すように、フィールド酸化膜32を注入マスクとして、P型領域31に高濃度のN型不純物をイオン注入し、高不純物濃度のN型領域33を形成する。
【0004】
次に、図3(c)に示すように、フィールド酸化膜32を注入マスクとして、P型領域31に中濃度のP型不純物をイオン注入し、中不純物濃度のP型領域34を形成する。その後、熱処理を行い、N型領域33およびP型領域34内の不純物を拡散させる。
【0005】
続いて、図3(d)に示すように、P型領域31上に、N型領域33に接続するようにカソード電極35を形成する。その後、図示しない、アノード電極をP型領域31に接続するように形成する。
【0006】
このような可変容量ダイオードは、P型領域31とN型領域33との間に形成されたPN接合が逆バイアスされるように、カソード電極35とアノード電極との間に逆バイアス電圧が印加されて使用される。図3に示すように、中不純物濃度のP型領域34を形成することにより、低電圧印加時には図示しない空乏層がP型領域34の内側に抑えられて大きな容量を確保し、高電圧印加時には空乏層がP型領域31に急速に広がって小さな容量を得ることにより、大きな容量変化比を得ることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、図3(c)に示すように、従来の可変容量ダイオードは、P型領域31の表面に対して略垂直となるようにイオン注入を行ってP型領域34を形成しているので、P型領域34が深くなっていた。したがって、空乏層をP型領域34からP型領域31に拡大するのに必要な逆バイアス電圧が高くなり、低電圧の駆動では空乏層がP型領域31に十分に広がらずに容量変化比が想定したほど大きくならないという問題があった。
【0008】
そこで、本発明は、低電圧の駆動のもとで大きな容量変化比が得られる可変容量ダイオードを提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明の可変容量ダイオードの製造方法は、低不純物濃度の第1導電型の第1半導体領域に、第2導電型の不純物をイオン注入して高不純物濃度の上記第2導電型の第2半導体領域を形成した後、イオンビームの入射角を上記第1半導体領域の表面に対して傾斜させて上記第1導電型の不純物をイオン注入し、上記第2半導体領域の下に中不純物濃度の上記第1導電型の第3半導体領域を薄く形成することにより逆バイアス電圧印加時に低電圧駆動のもとで大きな容量変化比を得ることを特徴としている。このような製造方法によれば、第1半導体領域の表面に対して傾斜したイオンビームによってイオン注入して第2半導体領域の下に中不純物濃度の第3半導体領域を形成するので、第3半導体領域の深さを浅くでき、空乏層を第3半導体領域から第1半導体領域に拡大させるのに必要な逆バイアス電圧を低くでき、低電圧の駆動で空乏層が第1半導体領域に十分に広がって大きな容量変化比を得ることが可能となる。
【0010】
また、上記第1導電型の不純物の上記入射角は15°以上であるので、第3半導体領域を第2半導体領域の側面を覆うように形成できる。
【0011】
また、上記第1導電型の不純物の上記入射角は60°以下であるので、第3半導体領域が隣接する他の半導体領域まで到達することを防止できる。
【0012】
また、上記第1導電型の不純物の注入時には、半導体基板を回転させて当該不純物をイオン注入するので、第3半導体領域を第2半導体領域の下側および側面に均等に形成することが可能となる。
【0013】
【発明の実施の形態】
以下、本発明の実施の一形態を図面に示す実施例に基づき具体的に説明する。
【0014】
まず、詳しくは図示しないがP型半導体基板またはN型半導体基板の表面にボロン(B)等をイオン注入して形成されるPウェルを用いて、これを第1半導体領域としての低不純物濃度のP型領域11とする。このP型領域11上にLOCOS法によってフィールド酸化膜12を形成して素子間分離を行い、カソードを形成するための領域を形成する。その後、P型領域11上に、イオン注入による汚染やチャネリングを防止するためのシリコン酸化膜13を熱酸化等によって形成する。
【0015】
続いて、図1(b)に示すように、フィールド酸化膜12を注入マスクとして、P型領域11に高濃度のN型不純物イオン、例えばヒ素(As)をP型領域11の表面に対してイオンビームを略垂直にしてイオン注入し、第2半導体領域としての高不純物濃度のN型領域14を形成する。このとき、イオン注入の条件を、注入エネルギーを40keV、ドーズ量を7.5×1015(以下、便宜上7.5E+15と示す。)cm-3としている。
【0016】
次に、図1(c)に示すように、フィールド酸化膜12を注入マスクとして、P型領域11に中濃度のP型不純物イオン、例えばボロン(B)をイオン注入し、第3半導体領域としての中不純物濃度のP型領域15をN型領域14を覆うように形成する。このとき、イオン注入の条件を、注入エネルギーを60keV、ドーズ量を2.0E+13cm-3としている。また、イオンビームの入射角θ(P型領域11表面に対する垂直方向からの角度)が25°となるように半導体基板を傾け、かつP型領域15をN型領域14の下側および側面の全体に亘って均等に形成するために半導体基板を回転させ、回転注入を行っている。
【0017】
ここで、図2はP型領域15の不純物濃度と深さ、即ち半導体基板表面からの深さとの関係を示したものである。これは、P型領域15の形成の際に、注入エネルギーを60keV、ドーズ量を2.0E+13cm-3に固定して、イオンビームの入射角θを変更しながら本実施例の可変容量ダイオードを複数試作し、これらのP型領域15の不純物濃度および深さを測定して得られたものである。図2に示すように、イオンビームの入射角θが大きくなるにつれてP型領域15の深さが縮小することが分かる。
【0018】
なお、本実施例では、容量変化比、抵抗および耐圧等の兼ね合いにより、イオンビームの入射角θを25°としているが、イオンビームの注入角θはこれに限らず適宜変更可能である。ただし、入射角θが15°よりも小さい場合には、P型領域15がフィールド酸化膜12の下側に、即ちN型領域14の側面を覆うように形成されない可能性があり、入射角θが60°よりも大きい場合には、P型領域15がフィールド酸化膜12の外側に隣接する他の半導体領域まで到達する可能性があるので、入射角θは15〜60°とした方が良い。
【0019】
P型領域15の形成の後、RTA(Rapid Thermal Anneal)による熱処理を設定温度1150℃、処理時間が15秒という条件で行い、N型領域14およびP型領域15内の不純物を拡散させる。
【0020】
続いて、図1(d)に示すように、半導体基板全面に層間絶縁膜16を熱酸化等で形成し、その後、層間絶縁膜16の表面からN型領域14の表面まで到達するコンタクトホール17を形成する。次に、層間絶縁膜16上にカソード電極18をコンタクトホール17を介してN型領域14に接続するように形成する。その後、図示しないが、アノード電極をP型領域11に接続するように形成する。
【0021】
本実施例の可変容量ダイオードは、P型領域11とN型領域14との間に形成されたPN接合が逆バイアスされるように、カソード電極16と不図示のアノード電極との間に逆バイアス電圧が印加されて使用される。図1(d)に示すように、中不純物濃度のP型領域15を狭く形成することにより、空乏層をP型領域15からP型領域11に拡大するのに必要な逆バイアス電圧を低く抑えることが可能となる。
【0022】
このように、低不純物濃度のP型領域11の表面に対してイオンビームの入射角θを傾斜させてイオン注入して中不純物濃度のP型領域15を形成するので、P型領域15の深さを狭く形成でき、空乏層をP型領域15からP型領域11に拡大させるのに必要な逆バイアス電圧を低くでき、低電圧の駆動で空乏層がP型領域11に十分に広がって大きな容量変化比を取得可能となる。
【0023】
また、P型領域15の形成のためのイオンビームの入射角θを15°以上とすると、P型領域15をフィールド酸化膜12の下側にN型領域14の側面を覆うように形成できる。
【0024】
また、P型領域15の形成のためのイオンビームの入射角θを60°以下とすると、P型領域15がフィールド酸化膜12の外側に隣接する他の半導体領域まで到達することを防止できる。
【0025】
また、半導体基板を回転させてイオン注入を行ってP型領域15を形成しているので、P型領域15をN型領域14の下側および側面の全体に亘って均等に形成できる。
【0026】
なお、本実施例では、P型またはN型の半導体基板に形成された低不純物濃度のP型領域11に高不純物濃度のN型領域14および中不純物濃度のP型領域15を形成したが、低不純物濃度のP型半導体基板にN型領域14およびP型領域15を直接形成しても良い。
【0027】
また、本実施例では、イオンビームの入射角θが25°となるようにイオンビームを固定して半導体基板を傾けたが、半導体基板を固定してイオンビームを傾けても良い。
【0028】
また、本実施例では、P型領域15を全体に亘って形成するためにイオンビームを固定しておき半導体基板を回転させたが、半導体基板を固定してP型領域11に対する入射角が変わらないようにイオンビームを回転させても良い。
【0029】
また、本実施例では、N型領域14およびP型領域15内の不純物拡散のためのRTAを設定温度1150℃、処理時間が15秒の条件で行っているが、RTAの条件はこれに限らず適宜変更可能である。また、不純物拡散のための熱処理はRTAに限るものではない。例えば、周知の拡散炉を用いて熱処理を行っても良いし、RTAと拡散炉を併用して熱処理を行っても良い。
【0030】
【発明の効果】
本発明の可変容量ダイオードの製造方法によれば、低不純物濃度の第1導電型の第1半導体領域に、第2導電型の不純物をイオン注入して高不純物濃度の第2導電型の第2半導体領域を形成する工程と、イオンビームの入射角を第1半導体領域の表面に対して傾斜させて第1導電型の不純物をイオン注入し、第2半導体領域の下に中不純物濃度の第1導電型の第3半導体領域を形成する工程とを備えているので、第1半導体領域の表面に対して傾斜したイオンビームによってイオン注入して第2半導体領域の下に中不純物濃度の第3半導体領域を形成することにより、第3半導体領域を薄く形成でき、空乏層を第3半導体領域から第1半導体領域に拡大させるための逆バイアス電圧を低くでき、低電圧の駆動で大きな容量変化比が得られる。
【図面の簡単な説明】
【図1】本発明の実施の一形態を示した可変容量ダイオードの製造工程を示す部分断面図。
【図2】図1に示す可変容量ダイオードのP型領域15の不純物濃度と深さとの関係の一例を示す特性図。
【図3】従来の可変容量ダイオードの製造工程を示す部分断面図。
【符号の説明】
11 P型領域(第1半導体領域)
14 N型領域(第2半導体領域)
15 P型領域(第3半導体領域)
Claims (3)
- 低不純物濃度の第1導電型の第1半導体領域に、第2導電型の不純物をイオン注入して高不純物濃度の上記第2導電型の第2半導体領域を形成した後、イオンビームの入射角を上記第1半導体領域の表面に対して傾斜させて上記第1導電型の不純物をイオン注入し、上記第2半導体領域の下に中不純物濃度の上記第1導電型の第3半導体領域を薄く形成することにより逆バイアス電圧印加時に低電圧駆動のもとで大きな容量変化比を得ることを特徴とする可変容量ダイオードの製造方法。
- 請求項1において、上記第1導電型の不純物の上記入射角は、15°以上60°以下であることを特徴とする可変容量ダイオードの製造方法。
- 請求項1または2のいずれかにおいて、上記第1導電型の不純物の注入時には、半導体基板を回転させて当該不純物をイオン注入することを特徴とする可変容量ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002202244A JP4107415B2 (ja) | 2002-07-11 | 2002-07-11 | 可変容量ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002202244A JP4107415B2 (ja) | 2002-07-11 | 2002-07-11 | 可変容量ダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047677A JP2004047677A (ja) | 2004-02-12 |
JP4107415B2 true JP4107415B2 (ja) | 2008-06-25 |
Family
ID=31708481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002202244A Expired - Lifetime JP4107415B2 (ja) | 2002-07-11 | 2002-07-11 | 可変容量ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107415B2 (ja) |
-
2002
- 2002-07-11 JP JP2002202244A patent/JP4107415B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004047677A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505442B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP4192281B2 (ja) | 炭化珪素半導体装置 | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
US20060261444A1 (en) | Semiconductor device having trench structures and method | |
JPH10189970A (ja) | 半導体素子の製造方法 | |
KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
JP2000340671A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
JP2000188391A (ja) | 半導体集積回路装置の製造方法 | |
JP2009507378A (ja) | 空乏可能コレクタ列を備えた改良されたbvceo/rcs相殺を有するバイポーラ構造 | |
JP3481223B2 (ja) | 半導体装置の製造方法 | |
TW200300587A (en) | Method for forming trench MOSFET device with low parasitic resistance | |
JP2006140250A (ja) | 半導体装置及びその製造方法 | |
JP5135920B2 (ja) | 半導体装置の製造方法 | |
JP4107415B2 (ja) | 可変容量ダイオードの製造方法 | |
JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
JP2001291678A (ja) | 半導体装置の製造方法 | |
US9722040B2 (en) | Method for manufacturing an insulated gate bipolar transistor | |
JP2000260778A (ja) | 半導体装置およびその製造方法 | |
JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
JP2757491B2 (ja) | 半導体装置の製造方法 | |
JP2005135979A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JP4065135B2 (ja) | 半導体装置の製造方法 | |
JP3088329B2 (ja) | 半導体装置及びその製造方法 | |
KR100193338B1 (ko) | 반도체 소자의 분리 구조 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4107415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |