JP2009507378A - 空乏可能コレクタ列を備えた改良されたｂｖｃｅｏ／ｒｃｓ相殺を有するバイポーラ構造 - Google Patents

空乏可能コレクタ列を備えた改良されたｂｖｃｅｏ／ｒｃｓ相殺を有するバイポーラ構造 Download PDF

Info

Publication number
JP2009507378A
JP2009507378A JP2008529307A JP2008529307A JP2009507378A JP 2009507378 A JP2009507378 A JP 2009507378A JP 2008529307 A JP2008529307 A JP 2008529307A JP 2008529307 A JP2008529307 A JP 2008529307A JP 2009507378 A JP2009507378 A JP 2009507378A
Authority
JP
Japan
Prior art keywords
bipolar transistor
doped
emitter
integrated circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008529307A
Other languages
English (en)
Other versions
JP2009507378A5 (ja
Inventor
ジェームス ダグラス ビーソム，
Original Assignee
インターシル アメリカズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターシル アメリカズ インク filed Critical インターシル アメリカズ インク
Publication of JP2009507378A publication Critical patent/JP2009507378A/ja
Publication of JP2009507378A5 publication Critical patent/JP2009507378A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】本発明によれば、バイポーラトランジスタからなる集積回路の多様な製造方法を提供する。
【解決手段】本発明の一実施の形態によれば、バイポーラトランジスタは、基板と、複数の交互にドープされた領域を含み、複数の交互にドープされた領域は正味の第１導電型から正味の第２導電型へ横方向に交互に配置されたコレクタと、コレクタと電気的にコンタクトするコレクタコンタクトからなるように構成できる。また、バイポーラトランジスタは、コレクタの下において高濃度にドープされた埋め込み層と、ベースコンタクトと電気的にコンタクトし、正味の第２導電型にドープされ、複数の交互にドープされた領域の一部にかかるベースと、ベース内に配置され、正味の第１導電型にドープされたエミッタからなり、エミッタの下の複数の交互にドープされた領域の一部が、約３×１０１２ｃｍ-２未満の濃度でドープされていることを特徴とすることができる。
【選択図】図３Ａ

Description

本願の主題は、バイポーラトランジスタを有する集積回路に関するものであり、特に、超接合からなるバイポーラトランジスタに関するものである。
多くのバイポーラトランジスタでは、必要なコレクタ抵抗（Ｒｃｓ）を満足するように寸法を設定している。Ｒｃｓは、コレクタ抵抗率及びベースと埋め込み層間のコレクタの長さに比例する。したがって、Ｒｃｓを最小化するためには、通常、コレクタ抵抗率及びコレクタの長さの両方を最小にする。
図１は、Ｎ＋埋め込み層１０４上に形成されたＮコレクタ１０２と、Ｎコレクタ１０２内に形成されたＰベース１０６及びＮ＋シンカー１０８と、Ｐベース１０６に形成されたＮ＋エミッタ１１０及びＰ＋ベースコンタクト１１２と、Ｎ＋シンカー１０８に形成されたＮ＋コレクタコンタクト１１４のみからなる、従来のＮＰＮバイポーラトランジスタ１００を示している。従来のバイポーラトランジスタにおいて、コレクタ１０２は、完全に同一の導電型にドープされる。Ｎコレクタ１０２の抵抗率が低減されるとき、従来のバイポーラトランジスタ１００の降伏電圧ＢＶＣＥＯ及びＢＶＣＢＯはどちらも低減される。降伏時のＮコレクタ１０２の長さがコレクタ空乏層の厚さ未満に低減される場合には、これらの降伏電圧も低減される。したがって、所定の寸法のバイポーラトランジスタの降伏とＲｃｓの間には相殺関係がある。従来のＰＮＰバイポーラトランジスタは、通常は類似の構造のみからなるが、逆の導電型を有する。
所定のコレクタドーピングによってトランジスタの降伏を増大させるアプローチの１つとして、コレクタを接合型電界効果トランジスタ（ＪＦＥＴ）にカスケード接続するものがある。しかし、ＪＦＥＴに必要な領域は、場合によってはコレクタドーピングの低減によって節約される領域よりも多くの領域を費やすことがあるため、他の方法及び構造が望まれる。
したがって、改良されたＲｃｓを達成しつつ、バイポーラトランジスタの寸法を低減する方法及び装置を提供するために、従来技術の上記の問題及び他の問題を克服する必要がある。
本発明によると、バイポーラトランジスタからなる集積回路製造には多様な方法がある。本発明の実施の形態によれば、基板と、正味の第１導電型から正味の第２導電型へ横方向に交互に配置された、複数の交互にドープされた領域からなるコレクタと、及び、前記コレクタと電気的に接触するコレクタコンタクトとからなることができる。バイポーラトランジスタはまた、前記コレクタの下の高濃度にドープされた埋め込み層と、ベースコンタクトと電気的に接触し、正味の第２導電型にドープされ、前記複数の交互にドープされた領域の一部まで広がるベースと、及びベース内に配置され、正味の第１導電型にドープされたエミッタとからなり、エミッタの下の交互にドープされた領域の一部が横方向に約３×１０１２ｃｍ-２未満の濃度でドープされていることができる。
本発明の別の実施の形態によれば、他のバイポーラトランジスタからなる集積回路がある。バイポーラトランジスタは、基板と、基板上に形成されたベースと、正味の第２導電型にドープされた前記ベースの下に配置され、正味の第１導電型にドープされた第１のドープされた領域と、前記第１のドープされた領域の反対側に配置され、正味の第２導電型にドープされた第２のドープされた領域からなるコレクタと、及び、前記コレクタと電気的に接触するコレクタコンタクトとからなることができる。バイポーラトランジスタはまた、前記第１のドープされた領域と前記第２のドープされた領域の下で高濃度にドープされた埋め込み層と、及び前記ベース内に配置され、正味の第１導電型にドープされたエミッタとからなり、前記エミッタの下に配置された前記ドープされた領域は、ＢＶＣＥＯの絶対値未満の大きさの逆バイアス・コレクタ・ベース電圧で空乏することができる。
本発明の別の実施の形態によれば、バイポーラトランジスタからなる集積回路を形成する方法がある。方法は、基板上への素子層を形成する工程と、前記素子層に埋め込み領域を形成する工程と、前記素子層上に正味の第１導電型にドープされた第１の層を形成する工程とからなることができる。方法はまた、前記第１の層に第２の導電型のドーパント材料を使用して、前記第１導電型にドープされた少なくとも１つの領域に結合した少なくとも１つの第２の導電型領域を形成する工程と、前記第１の層にベース領域を形成する工程と、及び前記ベース領域の一部にエミッタを形成する工程からなることができる。
本発明の別の実施の形態によれば、バイポーラトランジスタを製造する方法がある。方法は、基板上に素子層を形成する工程と、前記素子層の下に埋め込み領域を形成する工程と、前記素子層の一部が露出する開口部からなるパターン化層を前記素子層上に形成する工程とからなることができる。方法はまた、前記素子層の露出部に第１の導電型ドーパントを設け、前記素子層内に第１の導電型ドーパントの列を形成する工程と、前記素子層の露出部に第２の導電型ドーパントを設け、前記素子層内に真性ベースを形成する工程と、前記露出した素子層に接触するエミッタを形成する工程と、及び前記エミッタの上にエミッタコンタクトを形成する工程とからなることができる。
本発明の別の実施の形態によれば、バイポーラトランジスタを製造する方法がある。方法は、基板上に素子層を形成する工程と、前記素子層の下に埋め込み領域を形成する工程と、前記素子層の第１の部分を露出する第１の開口部からなるパターン化絶縁体を前記素子層上に形成する工程と、前記素子層の前記露出した第１の部分に第１の導電型ドーパントを設け、前記素子層内にベースを形成する工程と、前記素子層の前記第１の部分の領域を露出する第２の開口部からなるパターン化ベース絶縁体を前記素子層の前記露出した第１の部分の上に形成する工程とからなることができる。方法はまた、前記素子層の前記第１の部分の前記露出領域に第２の導電型ドーパントを設け、前記素子層内に第２の導電型ドーパントの列を形成する工程と、前記素子層の前記第１の部分の前記露出領域の一部に接触するエミッタを形成する工程と、及び前記エミッタの上にエミッタコンタクトを形成する工程からなることができる。
以上の概要と以下の詳細な説明はともに、例示かつ説明的なものにすぎず、クレームされた発明を制限するものではないと理解されるべきである。
添付の図面は、本明細書に含まれその一部を構成し、本発明のいくつかの実施の形態を図示し、発明の詳細な説明と共に本発明の原理を説明するためのものである。
以下の説明において、本発明の説明の一部分を構成し、本発明を実施することができる具体的な実施例を図示した、添付の図面を参照する。これらの実施の形態は、当業者が発明を実施できるよう十分詳細に説明されており、他の実施の形態を利用することもでき、発明の範囲から逸脱することなく変更できると理解されるべきである。したがって、以下の説明は、限定的な意味で解釈されるべきではない。
発明の広い範囲を説明する数値範囲とパラメータは近似値であるが、具体的な例に記載された数値はできるだけ正確に報告されている。しかし、いずれの数値も本質的に、各テストの測定結果に見られる標準偏差に由来するある程度の誤差を必然的に含んでいる。更に、本明細書で開示される全ての範囲は、そこに含まれるいかなる小範囲も包含するものと理解されるべきである。例えば、「１０未満」という範囲は、最小値０と最大値１０の間の（及び、それを含む）、あらゆる小範囲、すなわち０以上の最小値と１０以下の最大値を有するあらゆる小範囲、例えば１〜５を含むことができる。
実施例の具体的特徴を説明する前に、超接合構造についての説明を行う。多様な実施の形態によれば、図２Ａ及び図２Ｂに示されるように、超接合構造は、それぞれＮＰＮバイポーラトランジスタ２００及びＰＮＰバイポーラトランジスタ２５０のコレクタ・ベース接合で形成することができる。一般に、超接合構造は、従来の所定の降伏電圧用装置における同様の接合と比較して、ＰＮ接合の低濃度ドープ側へのドーピングを増加し、低濃度ドープ側の長さを縮小することを可能にする構造である。バイポーラトランジスタ装置において、図１の従来の装置１００に示されるような均一のコレクタドーピングは、図２Ａ及び図２Ｂに示されるように、交互にＰ型及びＮ型にドープされた列に置換される。更に、複数の列のドーピングを整合させることができる。例えば、ドーピングのＰ列倍の厚さは、ドーピングのＮ列倍の厚さと等しくすることができる。
接合が逆バイアスされたときに、降伏に達する前に列が完全に空乏するように、列の厚さを決定することができる。超接合列の特性は以下のように表すことができる。
ｔＮ＊ＮＤ＝ｔＰ＊ＮＡ ・・・（１）
ここで、ｔＮ＝Ｎ列の厚さ、ＮＤ＝Ｎ列のドーピング、ｔＰ＝Ｐ列の厚さ、ＮＡ＝Ｎ列のドーピングであり、
ｔｍax＝２Ｅｍax＊ε／ｑ＊Ｎ ・・・（２）
ここで、ｔｍax＝列の最大の厚さ、Ｅｍax＝降伏が起こる前の最大電界、ε＝シリコン等の基板の誘電率、Ｎ＝列のドーピングレベルである。
いったん空乏すると定電場が列の長さを延ばすため、空乏可能な列のドーピングは降伏との接続を断たれる。降伏は、以下のように概算される。
ＢＶ＝Ｅcrit＊ｌ ・・・（３）
ここで、ＢＶ＝降伏電圧、Ｅcrit＝降伏の臨界電界、ｌ＝列の長さである。
超接合の空乏列は、同一の降伏電圧の従来のＤＭＯＳ構造よりも短くかつ高濃度にドープされた層を有するドレイン領域を形成するために使用することができる。特に、所定の領域で低減された「オン」抵抗を提供する。
また、超接合は、バイポーラトランジスタ装置におけるＲｃｓの低減にも適用することができる。更に、同様の列構造は、両方の装置が同一のウェハ上に形成される場合などに、ＮＰＮ及びＰＮＰバイポーラトランジスタ装置の両方の改良に使用することができる。
図２Ａでは、Ｎ＋埋め込み層２０４上に形成されたコレクタ（通常は２０２で示される）と、コレクタ２０２内に形成されたＰベース２０６及び任意のＮ＋シンカー２０８と、Ｐベース２０６内に形成されたＮ＋エミッタ２１０及びＰ＋ベースコンタクト２１２と、及び、任意のＮ＋シンカー２０８内に形成されたＮ＋コレクタコンタクト２１４からなるＮＰＮバイポーラトランジスタ２００の概略図を示す。コレクタ２０２のドーピングは、交互に配置されたＮ型及びＰ型にドープされた領域又は列２０３ａ〜２０３ｉからなる。
図２Ｂでは、Ｐ＋埋め込み層２５４上に形成されたコレクタ（通常は２５２で示される）と、コレクタ２５２内に形成されたＮベース２５６及び任意のＰ＋シンカー２５８と、Ｎベース２５６内に形成されたＰ＋エミッタ２６０及びＮ＋ベースコンタクト２６２と、及び、任意のＰ＋シンカー２０８内に形成されたコレクタコンタクト２６４からなるＰＮＰバイポーラトランジスタ２５０の概略図を示す。コレクタ２５２のドーピングは、交互に配置されたＰ型及びＮ型にドープされた領域又は列２５３ａ〜２５３ｉからなる。
図２Ａに示されるように、少なくともベース２０６の下の領域は、交互に配置されたＮ及びＰ列２０３ｃ〜２０３ｆからなる。図２Ｂにおいても同様に、少なくともベース２５６の下の領域は、交互に配置されたＮ及びＰ列２５３ｃ〜２５３ｆからなる。
Ｎ及びＰ列を形成するために用いる工程は、ＮＰＮバイポーラトランジスタ装置もＰＮＰバイポーラトランジスタ装置も同様のものとすることができる。例えば、ＮＰＮはＮ＋埋め込み層２０４等のＮ＋埋め込み層上に形成することができ、ＰＮＰはＰ＋埋め込み層２５４等のＰ＋埋め込み層上に形成することができる。更に、コレクタコンタクト２１４は、２０３ｈ等のＮ列に形成することができる。あるいは、シンカー２０８等の任意のＮ＋シンカーは、埋め込み層を装置の表面に接続するために、列２０３ｇ及び２０３ｈ等のＮ列及び／又はＰ列を介して形成することができる。ＰＮＰコレクタコンタクトは、ＮＰＮと同様の方法で形成することができるが、導電型は逆である。
従来の超接合においては、Ｐ列及びＮ列の集積されたドーピングに整合が必要である。本発明の多様な実施の形態によれば、整合要件を緩和するとともにＲＣＳの改良を維持し、少なくとも要求されたＢＶＣＥＯを満たすように設計されたバイポーラのための超整合構造が提供される。
多様な実施の形態によれば、エミッタの下に配置された少なくとも１つの第１の導電型の空乏可能列からなる超接合構造を備えたバイポーラトランジスタ装置を提供することができる。空乏可能列は、第２かつ逆の導電型にドープされた少なくとも１つの列に隣接して形成することができる。多様な実施の形態によれば、第２の導電型列は、空乏可能列の各側面に隣接して形成することができる。隣接する列は、これらの列が逆バイアス下で完全に空乏しない程度に十分高濃度にドーピングすることができる。
例えば、エミッタの下の列は、逆バイアス電圧がＢＶＣＥＯの絶対値より小さい値でコレクタ及びベースに印加されるときに空乏するように設計することができる。更に、従来の構造とは対照的に、ここで説明される構造は、エミッタの下に配置されたコレクタ列（例えば、Ｎ型列）に隣接する逆導電型の列（例えば、Ｐ型列）からなる。多様な実施の形態によれば、コレクタ・ベース接合が逆バイアスされたとき、空乏層はＰ型列とＮ型列の間の垂直接合から広がることができる。Ｎ型列が完全に空乏することを確実にするために、Ｎ型列の厚さ及びドーピングを本明細書で説明された式（１）及び（２）を用いて決定することができる。この点も、垂直接合からコレクタの全長にわたって同様の空乏を提供することができない従来の構造とは対照的である。従来の構造では、ベースとコレクタ間の水平接合から空乏させることができるだけである。また、いくつかの実施の形態においては、空乏可能列は列内でＢＶＣＥＯが起こる前に完全に空乏するように設計することができる。
多様な実施の形態によれば、列の空乏特性は、エミッタの下の列のドーピングを制御することにより達成することができる。上記の通り、第１の導電型にドープされたエミッタの下の空乏可能列と第２の導電型の列は、エミッタの下の列に隣接して形成することができる。多様な実施の形態によれば、隣接する第２の電導型列間の水平方向のドーピングは、約３Ｅ１２ａｔｏｍｓ／ｃｍ２未満とすることができる。場合によっては、このドーピングは、約１Ｅ１２ａｔｏｍｓ ／ｃｍ２未満とすることができる。このドーピングは、好適なＥｍaxを用いて上記に示されたｔｍaxの式（２）を用いて導き出すことができる。Ｅｍaxは降伏電圧の緩減少関数でありうる点に留意すべきである。このように、全ての電圧にとって単一の解とならないこともある。
本発明の多様な実施の形態によれば、列の長さは、所定の降伏電圧を供給するため制御することができる。例えば、ベースと埋め込み層間の、エミッタの下の空乏可能列の通常の長さはＢＶＣＥＯにより決定することができる。したがって、列の長さは上記の式（３）を用いて決定することができる。１つの実施例において、Ｅcritは２Ｅ５Ｖ／ｃｍでもよい。Ｅcritは電圧の増加にともなって緩やかに減少することができ、したがって式（３）から得られる結果は、低電圧（例えば約３０Ｖ）の装置の最小達成可能電圧をやや過小評価していることに留意すべきである。しかし、この計算は、ベースから埋め込み層の長さを決定する一般的なガイドラインとして用いることができる。
図３Ａ及び図３Ｂは、本明細書で説明される超接合構造をそれぞれ有するＮＰＮバイポーラトランジスタ装置３００及びＰＮＰバイポーラトランジスタ装置３５０を示す。図３Ａにおいて、ＮＰＮバイポーラトランジスタ３００は、Ｎ＋埋め込み層３０４上に形成されたコレクタ（通常は３０２で示される）と、コレクタ３０２内に形成されたＰベース３０６及び任意のＮ＋シンカー３０８と、Ｐベース３０６内に形成されたＮ＋エミッタ３１０及びＰ＋ベースコンタクト３１２と、及び、任意のＮ＋シンカー３０８内に形成されたコレクタコンタクト３１４からなる。ＮＰＮバイポーラトランジスタ３００は、交互に配置されたＰ型及びＮ型にドープされた領域又は列（３０３ａ〜３０３ｅで示される）からなることもできる。更に、ＮＰＮバイポーラトランジスタ３００は、単一のＮ型列とみなすことができる、交互に配置されたＮ型及びＮ＋型にドープされた領域（３０３ｅ〜３０３ｇ）からなることができる。
図３Ｂにおいて、ＰＮＰバイポーラトランジスタ３５０は、Ｐ＋埋め込み層３５４上に形成された概して３５２と表しているコレクタと、コレクタ３５２内に形成されたＮベース３５６及び任意のＰ＋シンカー３５８と、Ｎベース３５６内に形成されたＰ＋エミッタ３６０及び＋Ｎベースコンタクト３６２と、及び任意のＰ＋シンカー３０８内に形成されたコレクタコンタクト３６４からなることができる。ＰＮＰバイポーラトランジスタ３５０は、交互に配置されたＮ型及びＰ型にドープされた領域又は列（３５３ａ〜３５３ｅで示される）からなることもできる。
多様な実施の形態によれば、ＮＰＮバイポーラトランジスタ３００及びＰＮＰバイポーラトランジスタ３５０は、各エミッタ３１０及び３６０の下の各空乏可能列３０３ｃ及び３５３ｂからなる。空乏可能列３０３ｃ及び３５３ｂは、例えば３０３ｂと３０３ｄ、３５３ａと３５３ｃのように、完全に空乏しない逆導電型列と２つの側面で結合している。この点で、すべてが完全に空乏する交互に配置されたＰ列及びＮ列を有する従来の超接合構造とは対照的である。更に、本明細書で説明される本発明の実施の形態は、従来の装置よりも少ない列数を要求する。
多様な実施の形態によれば、図３Ａ及び図３Ｂに示される列を形成するために用いられる層は、図１に示される、より低いＢＶＣＥＯを有し集積回路の他の領域上に形成された従来の構造のバイポーラ装置のコレクタを形成するために用いることができる。したがって、２つの異なる降伏電圧を有する２組のパイポーラ装置を製造するために共通の処理工程を使用することができる。
超接合構造からなる複数のバイポーラトランジスタ装置を有し、超接合構造の列の１つがエミッタに自己整合する集積回路を検討する。そのような集積回路の形成の一例は、図４Ａ〜図４Ｅに示される。更に、二層多結晶シリコン（「ポリシリコン」又は「ポリ」）バイポーラトランジスタ構造の製造方法は、図５Ａ〜図５Ｉに示され、単一ポリトランジスタ構造の製造方法は、図６Ａ〜図６Ｉに示される。バイポーラトランジスタは、エミッタに自己整合する超接合構造の空乏可能列からなることができる。更に、そのいくつかが本明細書で説明される、多様なバイポーラトランジスタ装置の製造方法は、多重エピタキシャル・コレクタ層体積を用いることなくコレクタ列を形成するために、様々なエネルギーでの多重イオン注入の使用を含む。
上記の通り、同一の集積回路上の超接合構造からなるＮＰＮ及びＰＮＰバイポーラトランジスタ装置の製造方法は、図４Ａ〜図４Ｅに示される。図４Ａにおいて、Ｎ型エピタキシャル層等の素子層４１０は基板４１５上に形成することができる。多様な実施の形態によれば、素子層４１０は、約２μｍ〜約１５μｍの範囲の厚さを有する。基板４１５は、シリコン等の半導体ウェハ４１７と、結合酸化物４１９からなることができる。多様な実施の形態によれば、素子層４１０は、取り扱いを容易にするため、結合酸化物４１９によって半導体ウェハ４１７に結合することができる。
図４Ｂにおいて、高濃度にドープされたＮ＋及びＰ＋埋め込み領域４２２及び４２４は素子層４１０に形成することができる。多様な実施の形態によれば、高濃度にドープされたＮ＋埋め込み領域４２２は、素子層４１０の一部に対してマスキング及びＮ型イオンのイオン注入を行うことにより形成することができる。同様に、高濃度にドープされたＰ＋埋め込み領域４２４は、素子層４１０の他の部分に対してマスキング及びＰ型イオンのイオン注入を行うことにより形成することができる。高濃度にドープされたＮ＋埋め込み領域４２２は、ＮＰＮ装置の埋め込み領域として機能し、高濃度にドープされたＰ＋埋め込み領域４２４は、ＰＮＰ装置の埋め込み領域として機能することができる。多様な実施の形態によれば、Ｎ＋埋め込み領域４２２は、約７０ＫｅＶ〜約１３０ＫｅＶのエネルギーと、約８Ｅ１４ｉｏｎｓ／ｃｍ２〜約３Ｅ１５ｉｏｎｓ／ｃｍ２の注入量のリン（又は他のＮ型ドーパント）を注入することで形成することができる。更に他の実施の形態において、Ｎ＋埋め込み領域４２２は、約１００ＫｅＶのエネルギーと約１Ｅ１５ｉｏｎｓ／ｃｍ２の注入量でリン（又は他のＮ型ドーパント）を注入することにより形成することができる。多様な実施の形態によれば、Ｐ＋埋め込み領域４２４は、約２０ＫｅＶ〜約４０ＫｅＶのエネルギーと約８Ｅ１４ｉｏｎｓ／ｃｍ２〜約３Ｅ１５ｉｏｎｓ／ｃｍ２の注入量でＢＦ２（又は他のＰ型ドーパント）を注入することにより形成することができる。更に他の実施の形態において、Ｐ＋埋め込み領域４２４は、約３０ＫｅＶのエネルギーと約１Ｅ１５ｉｏｎｓ／ｃｍ２の注入量でＢＦ２（又は他のＰ型ドーパント）を注入することにより形成できる。いくつかの実施の形態によれば、埋め込み領域４２２及び４２４は、拡散処理を用いて形成することができる。
図４Ｃに示されるように、第１のエピタキシャル層４３０は素子層４１０上に形成することができる。多様な実施の形態によれば、第１のエピタキシャル層４３０はＮ型にドープすることができる。続いて、第１のエピタキシャル層４３０をマスクし、コレクタを形成するドーパントを注入することができる。例えば、第１のエピタキシャル層４３０がＮ型にドープされる場合、第１のエピタキシャル層４３０は、例えばマスク層４３２で示されるように、埋め込み領域４２２上の第１のエピタキシャル層４３０の領域４３５及び４３６にＰ型イオン４３４を注入できるようにマスクすることができる。また、第１のエピタキシャル層４３０がＮ型にドープされる場合、マスク層４３２は、埋め込み領域４２４上の第１のエピタキシャル層４３０の１つの領域４３７にＰ型イオン４３４を注入できるように画定される。多様な実施の形態によれば、ホウ素等のＰ型イオンは、約１５０ＫｅＶ〜約２２０ＫｅＶのエネルギーと約１Ｅ１２ｉｏｎｓ／ｃｍ２〜約１Ｅ１３ｉｏｎｓ／ｃｍ２の注入量で注入することができる。更に他の実施の形態において、ホウ素等のＰ型イオンは、約１８０ＫｅＶのエネルギーと約５Ｅ１２ｉｏｎｓ／ｃｍ２の注入量で注入することができる。多様な実施の形態によれば、注入量はイオン拡散後に所望の降伏電圧に必要な適切なドーピングを提供するために選択することができる。
図４Ｄに示されるように、第２のエピタキシャル層４４０は第１のエピタキシャル層４３０上に形成することができる。多様な実施の形態によれば、第２のエピタキシャル層４４０はＮ型にドープすることができる。第１のエピタキシャル層４３０の一部と第２のエピタキシャル層４４０は、ＮＰＮ及びＰＮＰバイポーラトランジスタにおいて、それぞれ通常コレクタ４４８及びコレクタ４４９となる領域を形成する。続いて、集積回路４００を加熱し、領域４３５、４３６、及び４３７に注入されるドーパント４３４が拡散し、ＮＰＮコレクタ４４８内にＰ型列４４５及び４４６を形成し、ＰＮＰコレクタ４４９内にＰ型列４４７を形成することができる。多様な実施の形態によれば、ＮＰＮコレクタ４４８のドーピングは約１Ｅ１５ｉｏｎｓ／ｃｍ２〜約５Ｅ１６ｉｏｎｓ／ｃｍ２とすることができる。約７０ＶのＢＶＣＥＯには、約２Ｅ１５ｉｏｎｓ／ｃｍ２のドーピングを用いることができる。更に、約７０ＶのＢＶＣＥＯを有する装置では、列４４５及び４４６は、約５ミクロンの長さ及び約８ミクロンの厚さを有する。更に、本明細書に記載された式（１）及び（２）は、所望の降伏電圧のための長さ及び厚さを設定するために用いることができる。更に、エミッタの下の列の厚さは、その上にあるエミッタの同様の寸法より大きくすることができるので、実質的にエミッタ全体が同じ導電型のコレクタ列上に位置することになる。多様な実施の形態によれば、ＰＮＰコレクタ４４９のドーピングは、約１Ｅ１５ｉｏｎｓ／ｃｍ２〜約１Ｅ１７ｉｏｎｓ／ｃｍ２とすることができ、いくつかの実施の形態では、約４Ｅ１５ｉｏｎｓ／ｃｍ２である。更に、約７０ＶのＢＶＣＥＯを有する装置として、列４４７は、約４ミクロンの長さ及び約４ミクロンの厚さを有する。更に、本明細書に示す式（１）及び（２）は、所望の降伏電圧のための長さ及び厚さを設定するために用いられる。更に、エミッタの下の列の厚さは、その上にあるエミッタの同様の寸法より大きくすることができるので、実質的にエミッタ全体が同じ導電型のコレクタ列上に位置することになる。
多様な実施の形態によれば、トランジスタのＮ型列は２つのＮ型エピタキシャル層４３０及び４４０から形成することができる。更にＰ型列は、エピタキシャル層４３０及び４４０へのＰ型注入物から形成することができる。更に、Ｐ型注入物はそれぞれ各Ｎ＋及びＰ＋埋め込み領域４２２及び４２４へ下に拡散し、それが堆積した後、第２のＮエピタキシャル層４４０を介して上に拡散する。図はＮＰＮコレクタ４４８に形成された２つの列とＰＮＰコレクタ４４９に形成された１つの列を示すが、更に多くの列を形成することができると理解されるべきである。更に、上記の手順は複数回実行することができる。
図４Ｅに示されるように、Ｐ型ベース４５０はＮＰＮコレクタ４４８に形成され、Ｎ型ベース４６０はＰＮＰコレクタ４４９に形成される。ベース４５０を形成するために、表面は第１マスクでマスクされ（図示せず）、Ｐ型ベース４５０を形成するためにＰ型イオンを注入することができる。同様に、表面は、第１マスクもしくは第２マスク（図示せず）でマスクされ、Ｎ型ベース４６０を形成するためにＮ型イオンを注入することができる。続いて、Ｎ型エミッタ４７０をＰ型ベース４５０に形成することができ、Ｐ型エミッタ４８０をＮ型ベース４６０に形成することができる。したがって、空乏可能列であるＮ列はエミッタ４７０の下に直接形成される。同様に、空乏可能列であるＰ列はエミッタ４８０の下に直接形成される。
多様な実施の形態によれば、集積回路は当業者に公知の手順により処理を続行することができる。例えば、層間誘電体層を形成することができ、コンタクトホールをパターン作成することができ、必要に応じて多様な部品を電気的に接続することができる。更に、図１の従来の装置のような、付加的なＮＰＮ及びＰＮＰバイポーラ装置を同一の集積回路上に形成することができる。これにより、異なる降伏電圧を有するバイポーラトランジスタを同一の装置上に形成することが可能になる。
多様な実施の形態によれば、超接合構造を有する二層ポリトランジスタ構造が提供される。本明細書で説明される超接合構造を有するコレクタからなる二層ポリトランジスタ構造を形成することができる。コレクタ注入物のマスキングにはいくつかの選択肢が存在する。多様な実施の形態によれば、超接合構造の列は、ベースポリの開口部を介して形成された異なるエネルギーでの一連の注入物により形成することができる。例えば、開口部はベースポリを介してエミッタ領域を露出するように形成することができ、コレクタは開口部を通って注入される。ベースポリの外側端部は、従来のフォトレジストマスクを用いる後続の工程でパターン化される。あるいは、ベースポリ及び酸化物の被覆層の積層によって高エネルギー注入イオンが島状部に到達するのを遮断するのに十分な程度に厚くなるように、パターンを残すためにベースポリは単一のマスクによりパターン化することができる。また、ベースポリ積層の端部がエミッタ開口部の周囲で露出するように、フォトレジストはエミッタを露出する特大の開口部をパターン化することもできる。そして、注入物はコレクタを形成することができる。更に、ベースポリのエッチング後、かつ、イオン注入によるフォトレジスト除去の前に、二層ポリトランジスタ構造のコレクタを形成することができる。この場合、フィールド酸化膜は、所望しない領域へのコレクタ注入を遮断するのに十分な厚さを有すべきである。
二層ポリトランジスタ５００の典型的な製造方法が、図５Ａ〜図５Ｉに例として示される。図５Ａ〜図５ＩはＰＮＰバイポーラトランジスタの形成を示しているが、ＮＰＮバイポーラトランジスタはドーピング・スキームを反転させることで同様に形成することができると理解されるべきである。図５Ａにおいて、集積回路５００は、Ｐ＋埋め込み層５０２と、Ｐ＋埋め込み層５０２上に形成されたＮ型エピタキシャル層５０４（素子層とも称される）を含む。Ｎ型エピタキシャル層５０４は、上記により得られたバイポーラトランジスタのＮ型コレクタ列を形成する。Ｐ＋シンカー注入物５０５もまた、Ｐ型イオンをＮ型エピタキシャル層５０４に注入することにより形成される。多様な実施の形態によれば、Ｐ＋シンカー注入物はホウ素等とすることができ、約３０ＫｅＶ〜約７０ＫｅＶのエネルギーと約８Ｅ１４ｉｏｎｓ／ｃｍ２〜約５Ｅ１５ｉｏｎｓ／ｃｍ２の注入量で注入することができる。更なる実施の形態において、Ｐ＋シンカー注入物は、約５０ＫｅＶのエネルギーと約２Ｅ１５ｉｏｎｓ／ｃｍ２の注入量で注入することができる。
図５Ｂにおいて、フィールド酸化膜５０８が形成され、埋め込み層５０２に接触するＰ＋シンカー注入物５０６を形成するように、Ｐ＋シンカー注入物５０５がエピタキシャル層５０４に拡散される。フィールド酸化膜５０８は、デバイス領域を形成する、Ｐ＋シンカー注入物５０６とエピタキシャル層５０４の一部５１０を露出するよう形成される。多様な実施の形態によれば、フィールド酸化膜５０８は、ＬＯＣＯＳ又は浅いトレンチ絶縁酸化物（ＳＴＩ）等の局所酸化物とすることができる。しかし、他のフィールド酸化膜技術も考えられると理解されるであろう。
図５Ｃは、パターン化酸化物５１４とパターン化フォトレジスト５１６を用いてパターン化されるベースコンタクト５１２として機能するパターン化された第１のポリを示す。ベースコンタクト５１２は、ホール５１８（開口部とも称する）を介してエピタキシャル層５０４を露出するようにパターン化することができる。Ｐ型イオンは、ホール５１８を介してエピタキシャル層５０４に注入される。多様な実施の形態によれば、Ｐ型イオンは、１ＭｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、７５０ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、５００ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、３００ＫｅＶのエネルギーと１.０Ｅ１２ｃｍ-２の注入量、１４０ＫｅＶのエネルギーと１.２Ｅ１２ｃｍ-２の注入量、及び、３０ＫｅＶのエネルギーと６.２Ｅ１１ｃｍ-２の注入量で注入される。図５Ｄに示されるように、エピタキシャル層５０４に列５２０を形成するために、パターン化フォトレジスト５１６を除去することができ、注入されたＰ型イオンを拡散するように装置５００を加熱することができる。したがって、列５２０は、正味のＰ型導電型にドープされるエピタキシャル層５０４（コレクタとも称する）内の領域とすることもできる。更に、列５２０は、埋め込み層５０２に接触するように、エピタキシャル層５０４の厚さまで広がるようにすることができる。
図５Ｅに示されるように、Ｎ型真性ベース５２２は、マスクとしてベースコンタクト５１２とパターン化酸化物５１４を使用して、Ｎ型イオンを注入することにより形成することができる。続いて、ベースコンタクト５１２に接触される真性ベース５２２を形成するために、真性ベース注入物をアニールすることができる。このようにして、真性ベース５２２をエピタキシャル層５０４の表面部に形成することができる。
図５Ｆは、スペーサ５２４がホール５１８の側壁上に形成された後の装置５００を示す。スペーサ５２６もベースコンタクト５１２とパターン化酸化物５１４の側面に形成することができる。スペーサ５２４及び５２６は、装置５００上に堆積された絶縁層をエッチングすることにより形成することができる。多様な実施の形態によれば、スペーサは、酸化物、窒化物、又は窒化酸化物、もしくはその組み合わせからなることができる。例えば、スペーサは酸化ケイ素からなることができる。あるいは、スペーサは、薄い酸化ケイ素上に配置された窒化物層によって真性ベース５２２に接触する酸化ケイ素の薄膜（例えば、約１００A以下）からなることができる。
続いて、ポリシリコン等の導電性材料の層が装置５００上に堆積される。そして、図５Ｇに示されるように、エミッタコンタクト５２８として機能しスペーサ５２４の側壁の間に配置される第２のポリを形成するために、導電性材料をパターン化することができる。更に、Ｐ＋シンカー５０６上にコレクタコンタクト５３０を形成するために、導電性材料をパターン化することができる。多様な実施の形態によれば、エミッタコンタクトの下のホール５１８によって露出されるエピタキシャル層５０４の一部にエミッタ５３２を形成することができる。例えば、エミッタ５３２は、スペーサ５２６間に露出されたエピタキシャル層５０４の一部に形成することができる。したがって、エミッタ５３２は、エピタキシャル層５０４に接触する。いくつかの実施の形態によれば、エミッタコンタクト５２８を形成する導電性材料から真性ベース５２２へドーパントを拡散することによって、エミッタ５３２を形成することができる。一方、他の実施の形態では、真性ベース５２２にドーパントをイオン注入することによって、エミッタ５３２を形成することができる。このように、エミッタ５３２は、コレクタ列５２０上に自己整合して形成することができる。
図５Ｈにおいて、ベースコンタクト５１２の一部、エミッタコンタクト５２８、及びコレクタコンタクト５３０を露出するウィンドウを形成するために、層間誘電体（ＩＬＤ）５３２を堆積しパターン化することができる。ＩＬＤは酸化物とすることができる。図５Ｉに示されるように、金属層はＩＬＤ５３２上に堆積することができ、パターン化されたウィンドウを介してベースコンタクト金属５３４、エミッタコンタクト５３６、及びコレクタコンタクト金属５３８を形成するためにパターン化することができる。多様な実施の形態によれば、金属層は、アルミ、チタン、又は、当業者に公知の他のコンタクト金属からなることができる。
単一ポリトランジスタ構造の場合、ベースポリを介する開口部は、エミッタ領域とその下で自己整合する超接合列を画定するために使うことができる。
図６Ａ〜図６Ｉは、単一ポリＰＮＰバイポーラトランジスタ６００内の超接合構造を有する集積回路の製造方法を示す。図６Ａ〜図６Ｉは、ＰＮＰバイポーラトランジスタの形成を示しているが、ＮＰＮバイポーラトランジスタはドーピング・スキームを反転させることで同様に形成することができると理解されるべきである。図６Ａにおいて、トランジスタ６００は、Ｐ＋埋め込み層６０２と、Ｐ＋埋め込み層６０２上に形成されたＮ型エピタキシャル層６０４（素子層とも称する）を含む。Ｎ型エピタキシャル層６０４の一部は、上記のように形成されたバイポーラトランジスタのＮ型コレクタ列を形成する。Ｐ＋シンカー注入物６０５もまた、Ｎ型エピタキシャル層６０４にＰ型イオンを注入することにより形成することができる。多様な実施の形態によれば、ホウ素（又は他のＰ型ドーパント）は、約３０ＫｅＶ〜約１００ＫｅＶのエネルギーと約８Ｅ１４ｉｏｎｓ／ｃｍ２〜約４Ｅ１５ｉｏｎｓ／ｃｍ２の注入量で注入することができる。更なる実施の形態において、ホウ素（又は他のＰ型ドーパント）は、約５０ＫｅＶのエネルギーと約２Ｅ１５ｉｏｎｓ／ｃｍ２の注入量で注入することができる。
図６Ｂにおいて、フィールド酸化膜６０８等の絶縁体が成長され、埋め込み層６０２に接触するＰ＋シンカー６０６を形成するために、Ｐ＋シンカー注入物６０５がエピタキシャル層６０４に拡散される。多様な実施の形態によれば、フィールド酸化膜６０８は、ＬＯＣＯＳまたは浅いトレンチ絶縁酸化物（ＳＴＩ）等の局所酸化物とすることができる。しかし、他のフィールド酸化膜技術も考えられると理解されるであろう。
図６Ｃにおいて、フィールド酸化膜６０８は、デバイス領域を形成するエピタキシャル層６０４の一部６１０を露出するために、ホール（開口部とも称する）を形成するようにパターン化することができる。図６Ｃはまた、エピタキシャル層６０４の露出部へのＮ型ベース注入６１１の結果を示す。多様な実施の形態によれば、リン（又は他のＮ型ドーパント）は、約３０ＫｅＶ〜約１００ＫｅＶのエネルギーと約２Ｅ１３ｉｏｎｓ／ｃｍ２〜約５Ｅ１４ｉｏｎｓ／ｃｍ２の注入量で注入される。更なる実施の形態において、リン（又は他のＮ型ドーパント）は、約５０ＫｅＶのエネルギーと約５Ｅ１３ｉｏｎｓ／ｃｍ２〜約２Ｅ１４ｉｏｎｓ／ｃｍ２の注入量で注入される。
図６Ｄにおいて、Ｎ型ベース注入６１１は拡散され、Ｎ型ベース６１２を形成する。また、ベース酸化物６１４をＮ型ベース６１２上に成長させることもできる。図６Ｅに示されるように、ベース酸化物６１４を貫通する開口部６１６は、素子層の領域を露出するようにパターン化フォトレジスト６１８を使って形成される。図６Ｆにおいて、Ｐ型コレクタ列６２０は、開口部６１６を形成するために使用したマスクによって形成することができる。Ｐ型イオンは開口部を介して注入することができ、それによってコレクタ列６２０が開口部６１６に自己整合する。多様な実施の形態によれば、Ｐ型注入物は、１ＭｅＶのエネルギーと１.４Ｅ１２ｉｏｎｓ／ｃｍ-２の注入量、７５０ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、５００ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、３００ＫｅＶのエネルギーと１.０Ｅ１２ｃｍ-２の注入量、１４０ＫｅＶのエネルギーと１.２Ｅ１２ｃｍ-２の注入量、及び、３０ＫｅＶのエネルギーと６.２Ｅ１１ｃｍ-２の注入量のホウ素（又は他のＰ型ドーパント）で形成することができる。更に、コレクタ列６２０は、埋め込み層６０２に接触するように、エピタキシャル層６０４の厚さまで広がるようにすることができる。
次に、図６Ｇに示されるように、高濃度にドープされたエミッタポリ６２２を開口部６１６上に形成することができ、その結果、エミッタポリがベース６１２に接触する領域を画定する開口部６１６によってエミッタ領域が画定される。処理のこの点において、フォトレジスト６１８が除去された後に、コレクタ列６２０を適切に拡散し活性化することができる。多様な実施の形態によれば、エミッタポリを堆積する前にコレクタを拡散することができる。図６Ｈは、ベースコンタクト領域６２４を形成するために、ドーパントのベースへの拡散を可能にするパターン化ホール６２２を示す。図６Ｈにおいて、コレクタ列６２０上に配置され自己整合したエミッタ６２６を形成するために、高濃度にドープされたエミッタポリ６２２からドーパントを拡散することができる。
図６Ｉは、ベースコンタクト領域６２４を露出するトレンチを有するパターン化ＩＬＤ６３２を示す。ＩＬＤはエミッタポリ６２２上に堆積することができる。図６Ｉに示されるように、パターン化されたトレンチを介して、ベースコンタクト金属６３４、エミッタコンタクト金属６３６、及び、コレクタコンタクト金属６３８を形成するために、金属層をＩＬＤ６３２上に堆積し、パターン化することができる。多様な実施の形態によれば、金属層は、アルミ、チタン、又は、当業者に公知の他のコンタクト金属からなることができる。
多様な実施の形態によれば、エミッタの下の列の一部が完全に空乏する場合、ＶＣＢの絶対値はＢＶＣＥＯの絶対値未満とすることができる。これは、ＶＣＢ及びＢＶＣＥＯの両方が負であるＰＮＰ装置にとっても、ＶＣＢ及びＢＶＣＥＯの両方が正であるＮＰＮ装置にとっても真実でありうる。ＮＰＮ装置の多様な実施の形態によれば、空乏する領域は、エミッタの下のコレクタが形成されるエピタキシャル層内の列とすることができる。更に、多様な実施の形態によれば、エミッタの下の列は、装置の製造方法にかかわらず空乏する列とすることができる。
空乏可能列を備えて形成される装置のコレクタ・ベース容量は、従来の装置と異なる。例えば、初期の容量は高いかもしれない。列の高濃度ドーピングと、接合領域の増大の結果とすることもできる。しかし、列が完全に空乏するときコレクタ・ベース容量は突然降下する。
多様な実施の形態によれば、本明細書で説明されるようなエミッタの下の空乏可能列を備えて形成される装置は、ＮＰＮ装置では、少なくとも６９ＶのＢＶＣＥＯ及び約８３のＨＦＥを有し、ＰＮＰ装置では、少なくとも８２ＶのＢＶＣＥＯ及び約１０１のＨＦＥを有することができる。ＨＦＥは電流利得の指標として理解され、一般に、特定のコレクタ−エミッタ電圧（specified collector to emitter voltage)での、基本電流に対するコレクタ電流の比として説明される。これは、同様にドープされた層を備えて形成されているがエミッタの下に空乏可能列が存在しない、従来のＮＰＮ装置における３７ＶのＢＶＣＥＯと、従来のＰＮＰ装置における４０ＶのＢＶＣＥＯと対照的である。更に、これらの新しい装置は、同様のエミッタ領域を備えて形成された装置よりも低い、例えば１.５ｋΩの、Ｒｃｓを有することができる。
図７及び図８は、従来のコレクタ構造のコレクタ抵抗（斜線の入った実線で示す）と比較した、本明細書で説明される超接合構造を用いて達成されるコレクタ抵抗の例（実線で示す）を示す。これらの図において、ＮＰＮコレクタのドーピングは、約２Ｅ１５ａｔｏｍｓ ｃｍ-３で行われ、列の長さは約５ミクロンであり、列の厚さは約８ミクロンである。ＰＮＰコレクタのドーピングは、約４Ｅ１５ａｔｏｍｓ ｃｍ-３で行われ、列の長さは約４ミクロンであり、列の厚さは約４ミクロンである。
多様な実施の形態によれば、本発明の装置は、エミッタの下の空乏可能コレクタ列からなり、従来の装置の２倍のＢＶＣＥＯを達成することができる。更に、エミッタの下の空乏可能コレクタ列からなる本発明のＮＰＮ装置は、従来の装置より３倍低いＲＣＳを達成することができる。更に、エミッタの下の空乏可能コレクタ列からなる本発明のＰＮＰ装置は、従来の装置より３０％低いＲＣＳを達成することができる。
更なる実施例において、本明細書に説明される超接合構造からなるＰＮＰバイポーラトランジスタは、約３０Ｖの降伏を有することができる。この例において、エミッタの下の列は、ベースが形成される前は約２.３μｍの長さである。超接合の列は、以下のパラメータによる例えば６種類のホウ素注入物を用いて形成することができる：１ＭｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、７５０ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、５００ＫｅＶのエネルギーと１.４Ｅ１２ｃｍ-２の注入量、３００ＫｅＶのエネルギーと１.０Ｅ１２ｃｍ-２の注入量、１４０ＫｅＶのエネルギーと１.２Ｅ１２ｃｍ-２の注入量、及び、３０ＫｅＶのエネルギーと６.２Ｅ１１ｃｍ-２の注入量。更に、この実施例において、約３μｍの厚さのＮ型エピタキシャル層に５.０Ｅ１５ｃｍ-３の濃度にドープされるようにイオンを注入することができる。エピタキシャル層は、２.０Ｅ１７ｃｍ-３の濃度にドープされた埋め込み層上に形成することができる。埋め込み層のドーパントは、例えばホウ素とすることができる。更に、超接合列の注入物は、１.０μｍの広いマスク開口部を貫通して形成することができ、ドーパントは例えば１２００℃で１５分間拡散することができる。拡散前のドーパント・プロフィールの例を図９に示し、拡散後のドーパント・プロフィールの例を図１０Ａ〜図１０Ｃに示す。
本発明は、１つ以上の実施例で図示されるが、添付の請求項の精神と範囲を逸脱しない限り、図示された例の修正及び／又は改良を行うことができる。更に、本発明特有の特徴は、いくつかの実施例のうちの１つに関してのみ開示されているかもしれないが、そのような特徴は、あらゆる一定、もしくは、特有の機能にとって望ましく、好適である他の実施例の１つ以上の他の特徴と組み合わされてもよい。更に、詳細な説明および請求項で使われる「含む(including)」、「含む（includes）」、「有する(having)」、「有する(has)」、「備える(with)」、又は他の派生語の文言の範囲に関しては、かかる文言は「からなる(coｍprising)」と同様に包括的であることを意図している。
本発明の他の実施の形態は、明細書と、ここに開示される発明の実施を考慮して、当業者には自明であるだろう。明細書と実施例は、請求項に示される実際の本発明の精神と範囲に基づき、例としてのみ考慮されるよう意図されている。
本発明の他の実施の形態は、明細書と、ここに開示される発明の実施を考慮して、当業者には自明であるだろう。明細書と実施例は、請求項に示される実際の本発明の精神と範囲に基づき、例としてのみ考慮されるよう意図されている。
図１は、従来のＮＰＮバイポーラトランジスタを示す。 図２Ａは、超接合の概略図を示す。 図２Ｂは、超接合の概略図を示す。 図３Ａは、本発明の多様な実施の形態による超接合構造からなるＮＰＮバイポーラトランジスタの概略図を示す。 図３Ｂは、本発明の多様な実施の形態による超接合構造からなるＰＮＰバイポーラトランジスタの概略図を示す。 図４Ａ〜図４Ｅは、本発明の多様な実施の形態による超接合構造からなるＮＰＮ及びＰＮＰバイポーラトランジスタを備えた集積回路の製造方法の概略図を示す。 図５Ａは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｂは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｃは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｄは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｅは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｆは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｇは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｈは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図５Ｉは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ二層多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ａは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｂは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｃは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｄは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｅは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｆは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｇは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｈは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図６Ｉは、本発明の多様な実施の形態による超接合構造からなるＰＮＰ単一多結晶シリコンバイポーラトランジスタ構造を備えた集積回路の製造方法の概略図を示す。 図７は、従来のコレクタ構造と比較して記載されている超接合構造を用いて達成されるコレクタ抵抗の例を示す表である。 図８は、従来のコレクタ構造と比較して記載されている超接合構造を使用して達成されるコレクタ抵抗の例を示す別の表である。 図９は、拡散段階前の超接合構造のドーパント・プロフィールの例を示す。 図１０Ａ〜図１０Ｃは、拡散段階後の超接合構造の典型的なドーパント・プロフィールを示す。
符号の説明
１００ 従来のＮＰＮバイポーラトランジスタ
１０２ Ｎ＋コレクタ
２０２、２５２、３０２、３５２、４４８、４４９ コレクタ
２０３ａ〜ｉ、２５３ａ〜ｉ、３０３ａ〜ｇ、３５３ａ〜ｅ、４４５、４４６、４４７ 列
１０４、２０４、３０４ Ｎ＋埋め込み層
２５４、３５４、５０２、６０２ Ｐ＋埋め込み層
１０６、２０６、３０６、４５０ Ｐベース
２５６、３５６、４６０、６１２ Ｎベース
１０８、２０８、３０８ Ｎ＋シンカー
２５８、３５８、６０６ Ｐ＋シンカー
１１０、２１０、３１０、４７０ Ｎ＋エミッタ
２６０、３６０、４８０ Ｐ＋エミッタ
１１２、２１２、３１２ Ｐ＋ベースコンタクト
２６２、３６２ Ｎ＋ベースコンタクト
１１４、２１４、３１４ Ｎ＋コレクタコンタクト
２６４、３６４ Ｐ＋コレクタコンタクト
２００、３００、６００ ＮＰＮバイポーラトランジスタ
２５０、３５０ ＰＮＰバイポーラトランジスタ
４００、５００ 集積回路
４１０ 素子層
４１７ 半導体ウェハ
４１９ 結合酸化物
４２２ Ｎ＋埋め込み領域
４２４ Ｐ＋埋め込み領域
４３０ 第１エピタキシャル層
４４０ 第２エピタキシャル層
４３２ マスク層
４３５、４３６、４３７ 領域
５０４、６０４、 Ｎ＋エピタキシャル層
５０５、５０６、６０５ Ｐ＋シンカー注入物
５０８、６０８ フィールド酸化膜
５１０、６１０ Ｎ＋エピタキシャル層の一部
５１２、６３４ ベースコンタクト
５１４ 酸化物
５１６、６１８ フォトレジスト
５１８、６１６ ホール（開口部）
５２０ Ｐ型列
５２２ Ｎ型真性ベース
５２４、５２６ スペーサ
５２８ エミッタコンタクト
５３０ コレクタコンタクト
５３２、６２６ エミッタ
５３４、５３６、５３８ ベースコンタクト金属
６１１ ベース注入
６１４ ベース酸化物
６２０ コレクタ列
６２２ エミッタポリ
６２４ ベースコンタクト領域
６３２ ＩＬＤ
６３６ エミッタコンタクト金属
６３８ コレクタコンタクト金属

Claims (40)

  1. 基板と、
    正味の第１導電型から正味の第２導電型へ横方向に交互に配置された、複数の交互にドープされた領域からなるコレクタと、
    前記コレクタと電気的に接触するコレクタコンタクトと、
    前記コレクタの下の高濃度にドープされた埋め込み層と、
    ベースコンタクトと電気的に接触し、正味の第２導電型にドープされ、前記複数の交互にドープされた領域の一部まで広がるベースと、及び
    ベース内に配置され、正味の第１導電型にドープされたエミッタとからなり、
    エミッタの下の交互にドープされた領域の一部が横方向に約３×１０１２ｃｍ-２未満の濃度でドープされていることを特徴とするバイポーラトランジスタからなる集積回路。
  2. 前記エミッタの下の前記交互にドープされた領域の一部は、横方向に約２×１０１２ｃｍ-２未満の濃度でドープされていることを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  3. 前記エミッタの下に配置された交互にドープされた領域の一部は、正味の第１導電型にドープされていることを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  4. 前記エミッタの下に配置された前記ドープされた領域の幅は、前記エミッタの幅とほぼ同じであることを特徴とする請求項３に記載のバイポーラトランジスタからなる集積回路。
  5. 前記エミッタの下に配置された前記ドープされた領域は、前記ベースから高濃度にドープされた埋め込み層に延びることを特徴とする請求項３に記載のバイポーラトランジスタからなる集積回路。
  6. 前記ベースから前記埋め込み層まで画定される、前記エミッタの下の前記交互にドープされた領域の長さは、ＢＶＣＥＯ／Ｅｃｒｉｔで定義されることを特徴とする請求項５に記載のバイポーラトランジスタからなる集積回路。
  7. 前記コレクタコンタクトと電気的に接触し、前記高濃度にドープされた埋め込み層と電気的に接触する電気的シンカーをさらに含むことを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  8. 前記エミッタの下に配置された前記ドープされた領域に隣接するよう配置された少なくとも１つの第２のドープされた領域を更に含み、前記少なくとも１つの第２のドープされた領域が正味の第２導電型にドープされることを特徴とする請求項３に記載のバイポーラトランジスタからなる集積回路。
  9. 前記エミッタの下に配置された前記ドープされた領域は、ＢＶＣＥＯの絶対値未満の大きさの逆バイアス・コレクタ・ベース電圧で空乏することを特徴とする請求項８に記載のバイポーラトランジスタからなる集積回路。
  10. 前記エミッタの下に配置された前記ドープされた領域に隣接する前記第２のドープされた領域は、ＢＶＣＥＯ未満の逆バイアス・コレクタ・ベース電圧下で空乏することを特徴とする請求項８に記載のバイポーラトランジスタからなる集積回路。
  11. 第２のバイポーラトランジスタを更に含み、前記バイポーラトランジスタが前記第２のバイポーラトランジスタより大きい降伏電圧を有することを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  12. 前記エミッタの下に配置された前記ドープされた領域に隣接するよう配置された前記第２のドープされた領域は、ＢＶＣＥＯ降伏電圧の大きさより小さい逆バイアス・コレクタ・ベース電圧では完全に空乏しないことを特徴とする請求項８に記載のバイポーラトランジスタからなる集積回路。
  13. 前記エミッタの下の前記ドープされた領域の幅にわたる全体は、約３Ｅ１２ｉｏｎｓ／ｃｍ２未満の値を有することを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  14. 前記エミッタの下の前記ドープされた領域の一部は、前記エミッタに自己整合することを特徴とする請求項１に記載のバイポーラトランジスタからなる集積回路。
  15. 基板と、
    基板上に形成されたベースと、
    正味の第２導電型にドープされた前記ベースの下に配置され、正味の第１導電型にドープされた第１のドープされた領域と、前記第１のドープされた領域の反対側に配置され、正味の第２導電型にドープされた第２のドープされた領域からなるコレクタと、
    前記コレクタと電気的に接触するコレクタコンタクトと、
    前記第１のドープされた領域と前記第２のドープされた領域の下で高濃度にドープされた埋め込み層と、及び
    前記ベース内に配置され、正味の第１導電型にドープされたエミッタとからなり、
    前記エミッタの下に配置された前記ドープされた領域は、ＢＶＣＥＯの絶対値未満の大きさの逆バイアス・コレクタ・ベース電圧で空乏することを特徴とするバイポーラトランジスタからなる集積回路。
  16. 前記第１のドープされた領域に隣接して配置された前記第２のドープされた領域は、コレクタ・ベース接合の逆バイアス下では完全に空乏しないことを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  17. 前記バイポーラトランジスタは、少なくとも６９ボルトのＢＶＣＥＯからなるＮＰＮバイポーラトランジスタであることを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  18. 前記バイポーラトランジスタは、少なくとも８２ボルトのＢＶＣＥＯからなるＰＮＰバイポーラトランジスタであることを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  19. 前記バイポーラトランジスタはＮＰＮバイポーラトランジスタであり、前記コレクタは少なくとも約２×１０１５ａｔｏｍｓ／ｃｍ３でドープされることを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  20. 前記バイポーラトランジスタはＮＰＮバイポーラトランジスタであり、前記第１のドープされた領域は約４μｍ〜約６μｍの長さと約７μｍ〜約９μｍの幅を有することを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  21. 前記バイポーラトランジスタはＰＮＰバイポーラトランジスタであり、前記コレクタは少なくとも約４×１０１５ａｔｏｍｓ／ｃｍ３でドープされることを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  22. 前記バイポーラトランジスタはＰＮＰバイポーラトランジスタであり、前記第１のドープされた領域は約３μｍ〜約５μｍの長さと約３μｍ〜約５μｍの幅を有することを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  23. 少なくとも８２ボルトのＢＶＣＥＯからなるＰＮＰバイポーラトランジスタをさらに含むことを特徴とする請求項１８に記載のバイポーラトランジスタからなる集積回路。
  24. 前記エミッタの下に配置された前記ドープされた領域は、前記エミッタに自己整合することを特徴とする請求項１５に記載のバイポーラトランジスタからなる集積回路。
  25. 基板上への素子層を形成する工程と、
    前記素子層に埋め込み領域を形成する工程と、
    前記素子層上に正味の第１導電型にドープされた第１の層を形成する工程と、
    前記第１の層に第２の導電型のドーパント材料を使用して、前記第１導電型にドープされた少なくとも１つの領域に結合した少なくとも１つの第２の導電型領域を形成する工程と、
    前記第１の層にベース領域を形成する工程と、及び
    前記ベース領域の一部にエミッタを形成する工程からなることを特徴とするバイポーラトランジスタからなる集積回路の製造方法。
  26. 前記エミッタは前記少なくとも１つの第２の導電型領域のうち１つの上に形成されることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  27. 前記エミッタは前記少なくとも１つの第１の導電型領域のうち１つの上に形成されることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  28. 前記素子層への第２の埋め込み領域を形成する工程を更に含み、前記第１の埋め込み領域は正味の第１導電型にドープされ、前記第２の埋め込み領域は正味の第２導電型にドープされ、更に、ＮＰＮバイポーラトランジスタは前記第１の埋め込み領域を使用して形成され、ＰＮＰバイポーラトランジスタは前記第２の埋め込み領域を使用して形成されることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  29. 上に前記エミッタが形成される領域は、前記エミッタの幅とほぼ同じ幅からなることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  30. 前記上にエミッタが形成される領域に隣接する領域は、コレクタ・ベース接合の逆バイアス下では完全に空乏しないことを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  31. ＶＣＢの絶対値がＢＶＣＥＯの絶対値未満の場合、前記上にエミッタが形成される領域は完全に空乏しないことを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  32. 前記バイポーラトランジスタは、少なくとも６９ボルトのＢＶＣＥＯからなるＮＰＮバイポーラトランジスタであることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  33. 前記バイポーラトランジスタは、少なくとも８２ボルトのＢＶＣＥＯからなるＰＮＰバイポーラトランジスタであることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  34. 前記バイポーラトランジスタはＮＰＮバイポーラトランジスタであり、前記第１の層は少なくとも約２×１０１５ａｔｏｍｓ／ｃｍ３でドープされることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  35. 前記バイポーラトランジスタはＮＰＮバイポーラトランジスタであり、第１のエピタキシャル層から第１の埋め込み領域に第２の導電型のドーパント材料の一部を拡散することによって形成された少なくとも１つの第２の導電型領域は、約４μｍ〜約６μｍの長さを有し、更に第１の導電型にドープされた領域は約７μｍ〜約９μｍの幅を有することを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  36. 前記バイポーラトランジスタはＰＮＰバイポーラトランジスタであり、少なくとも１つの前記第２の導電型領域は、少なくとも約４×１０１５ａｔｏｍｓ／ｃｍ３でドープされることを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  37. 前記バイポーラトランジスタはＰＮＰバイポーラトランジスタであり、前記第１導電型にドープされた少なくとも１つの領域は、約３μｍ〜約５μｍの長さと、更に約３μｍ〜約５μｍの幅を有することを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  38. 第２のバイポーラトランジスタを形成する工程を更に含み、前記バイポーラトランジスタは前記第２のバイポーラトランジスタより大きい降伏電圧を有することを特徴とする請求項２５に記載のバイポーラトランジスタからなる集積回路の製造方法。
  39. 基板上に素子層を形成する工程と、
    前記素子層の下に埋め込み領域を形成する工程と、
    前記素子層の一部が露出する開口部からなるパターン化層を前記素子層上に形成する工程と、
    前記素子層の露出部に第１の導電型ドーパントを設け、前記素子層内に第１の導電型ドーパントの列を形成する工程と、
    前記素子層の露出部に第２の導電型ドーパントを設け、前記素子層内に真性ベースを形成する工程と、
    前記露出した素子層に接触するエミッタを形成する工程と、及び
    前記エミッタの上にエミッタコンタクトを形成する工程とからなるバイポーラトランジスタの製造方法。
  40. 基板上に素子層を形成する工程と、
    前記素子層の下に埋め込み領域を形成する工程と、
    前記素子層の第１の部分を露出する第１の開口部からなるパターン化絶縁体を前記素子層上に形成する工程と、
    前記素子層の前記露出した第１の部分に第１の導電型ドーパントを設け、前記素子層内にベースを形成する工程と、
    前記素子層の前記第１の部分の領域を露出する第２の開口部からなるパターン化ベース絶縁体を前記素子層の前記露出した第１の部分の上に形成する工程と、
    前記素子層の前記第１の部分の前記露出領域に第２の導電型ドーパントを設け、前記素子層内に第２の導電型ドーパントの列を形成する工程と、
    前記素子層の前記第１の部分の前記露出領域の一部に接触するエミッタを形成する工程と、及び
    前記エミッタの上にエミッタコンタクトを形成する工程からなるバイポーラトランジスタの製造方法。
JP2008529307A 2005-09-02 2006-09-01 空乏可能コレクタ列を備えた改良されたｂｖｃｅｏ／ｒｃｓ相殺を有するバイポーラ構造 Pending JP2009507378A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/217,304 US7285469B2 (en) 2005-09-02 2005-09-02 Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns
PCT/US2006/034224 WO2007028016A2 (en) 2005-09-02 2006-09-01 Bipolar method and structure with depletable collector colums

Publications (2)

Publication Number Publication Date
JP2009507378A true JP2009507378A (ja) 2009-02-19
JP2009507378A5 JP2009507378A5 (ja) 2012-04-12

Family

ID=37690563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529307A Pending JP2009507378A (ja) 2005-09-02 2006-09-01 空乏可能コレクタ列を備えた改良されたｂｖｃｅｏ／ｒｃｓ相殺を有するバイポーラ構造

Country Status (7)

Country Link
US (4) US7285469B2 (ja)
EP (1) EP1922758B1 (ja)
JP (1) JP2009507378A (ja)
KR (1) KR100956241B1 (ja)
CN (1) CN101258601B (ja)
TW (1) TWI356492B (ja)
WO (1) WO2007028016A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482672B2 (en) * 2006-06-30 2009-01-27 International Business Machines Corporation Semiconductor device structures for bipolar junction transistors
KR100812079B1 (ko) * 2006-08-22 2008-03-07 동부일렉트로닉스 주식회사 수직형 바이폴라 접합 트랜지스터 및 그 제조 방법, 이를갖는 씨모스 이미지 센서 및 그 제조 방법
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US7847373B2 (en) * 2008-12-22 2010-12-07 Agostino Pirovano Fabricating bipolar junction select transistors for semiconductor memories
US8546850B2 (en) * 2009-04-09 2013-10-01 Georgia Gech Research Corporation Superjunction collectors for transistors and semiconductor devices
US20170373174A1 (en) * 2016-06-25 2017-12-28 Texas Instruments Incorporated Radiation enhanced bipolar transistor
CN110010693B (zh) * 2019-05-07 2024-03-12 无锡紫光微电子有限公司 一种高压深沟槽型超结mosfet的结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840857A (ja) * 1981-08-10 1983-03-09 シ−メンス・アクチエンゲゼルシヤフト Ｍｏｓｆｅｔ
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532003A (en) 1982-08-09 1985-07-30 Harris Corporation Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance
US4729008A (en) 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5428233A (en) * 1994-04-04 1995-06-27 Motorola Inc. Voltage controlled resistive device
US5633180A (en) 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US6423990B1 (en) * 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
US6559517B2 (en) 2000-04-27 2003-05-06 En Jun Zhu Structure for a semiconductor device
DE10106073C2 (de) 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
US6822292B2 (en) * 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
WO2005020275A2 (ja) * 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
US6740563B1 (en) * 2003-10-02 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphizing ion implant method for forming polysilicon emitter bipolar transistor
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840857A (ja) * 1981-08-10 1983-03-09 シ−メンス・アクチエンゲゼルシヤフト Ｍｏｓｆｅｔ
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子

Also Published As

Publication number Publication date
USRE44140E1 (en) 2013-04-09
US20070273006A1 (en) 2007-11-29
CN101258601A (zh) 2008-09-03
KR100956241B1 (ko) 2010-05-06
EP1922758A2 (en) 2008-05-21
KR20080037690A (ko) 2008-04-30
TW200721482A (en) 2007-06-01
USRE43042E1 (en) 2011-12-27
WO2007028016A2 (en) 2007-03-08
US7285469B2 (en) 2007-10-23
EP1922758B1 (en) 2019-12-04
US20070052066A1 (en) 2007-03-08
CN101258601B (zh) 2010-12-15
WO2007028016A3 (en) 2007-05-24
TWI356492B (en) 2012-01-11
US7473983B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
US9129983B2 (en) Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
KR101232662B1 (ko) 반도체 디바이스를 형성하는 방법 및 그의 구조
USRE44140E1 (en) Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns
JP2008538454A (ja) マスクなし多重シートポリシリコン抵抗器
JP2008529279A (ja) パワーダイオードを包含する集積回路
CN100490062C (zh) 半导体装置的制造方法
EP1156532A2 (en) Electrode contact section of semiconductor device
US10541241B2 (en) Semiconductor device having thyristor and metal-oxide semiconductor transistor
US9190501B2 (en) Semiconductor devices including a lateral bipolar structure with high current gains
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
US20190229213A1 (en) Semiconductor device and method of manufacturing the same
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
KR970030898A (ko) 바이시모스 트랜지스터 및 그 제조 방법
US6911715B2 (en) Bipolar transistors and methods of manufacturing the same
CN115483104A (zh) 一种变容二极管的制作方法
JP3099917B2 (ja) 電界効果トランジスタ
US6500723B1 (en) Method for forming a well under isolation and structure thereof
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US8237239B2 (en) Schottky diode device and method for fabricating the same
EP0239217A2 (en) Method of forming doped wells in integrated circuits and its use in the production of a bipolar transistor in such circuits
EP0718891B1 (en) High performance, high voltage non-epi bipolar transistor
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
CN116190375A (zh) 一种静电保护器件及其制备方法
TW200531179A (en) Junction barrier schottky with low forward drop and improved reverse block voltage
KR19980013697A (ko) 바이폴라 트랜지스터 제조방법(Method of Fabricating Bipolar Transistor)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312