TWI356492B - Structures having improved bvceo/rcs trade-off mad - Google Patents

Structures having improved bvceo/rcs trade-off mad Download PDF

Info

Publication number
TWI356492B
TWI356492B TW095130207A TW95130207A TWI356492B TW I356492 B TWI356492 B TW I356492B TW 095130207 A TW095130207 A TW 095130207A TW 95130207 A TW95130207 A TW 95130207A TW I356492 B TWI356492 B TW I356492B
Authority
TW
Taiwan
Prior art keywords
bipolar transistor
region
doped
emitter
integrated circuit
Prior art date
Application number
TW095130207A
Other languages
English (en)
Other versions
TW200721482A (en
Inventor
James Douglas Beasom
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW200721482A publication Critical patent/TW200721482A/zh
Application granted granted Critical
Publication of TWI356492B publication Critical patent/TWI356492B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

1356492 九、發明說明： 【發明所屬之技術領域】 本申請案之標的係關於具有雙極電晶體之積體電路。 更為特定而言’本申請案之標的係關於其包含超級接面之 雙極電晶體。 【先前技術】 諸多雙極電晶體係設定其尺寸以符合所需的集極電阻 (Rcs)。Rcs係正比於集極電阻率及於基極與埋層之間的集 極之長度因此’欲使得Rcs為最小化典型為使得集極 電阻率及集極長度為最小。 第1圖係顯示一種習用的NPN雙極電晶體1〇〇，其為 由形成於一 N+埋層104之上的一 N•集極1〇2、形成於n_ 市極102之中的一 p基極1〇6與一 N+下沉物、形成 於P基極丨06之中的—N+射極11〇與一 p+仏接點112、 及形成於N+下沉物1〇8之中的一 N+集極接點ιΐ4所组成。 於該種習料雙極電晶體中，集们Q2係各部分均為擦雜 至相同的導電率。習用的雙極電晶體1〇〇之擊穿電壓Βν^〇 與BVCbo係當N-集極1〇2之電阻率降低時而均降低。此等 擊穿電壓係當N·集極1〇2之長度降低至小於擊穿之集極耗 竭層厚度而亦降低。因此，針對一給定尺寸的雙極電晶體， 於擊穿與Rcs之間的交換妥協係存在。習用的pNp雙極電 晶體係典型為由類似結構所組成而具有反向的導電率。 欲提兩具有給定集極摻雜之電晶體的擊穿之一種方式 係串接該集極與一種接面式場效電晶體（JFET，抓 6 1356492 field effect transistor)。然而，相較於某些情形下藉由降低 集極摻雜所節省者，JFET所需的面積將消耗更大的面積， 故需要其他方法與結構。 因此，有必要克服先前技術之此等與其他問題，以提 出一種方法與裝置以減小雙極電晶體之尺寸，同時亦達成 改良的Rcs。 【發明内容】 根據本發明係具有製造包含雙極電晶體之積體電路的 種種方法。根據本發明之一個實施例，該種雙極電晶體係 可包含·一基板；一集極，包含複數個交替摻雜區域，其 中’複數個交替摻雜區域係交替於自一淨第一導電率至一 第—導電率之一側向方向；及一集極接點，電氣接觸於 該種雙極電晶體亦可包含：一重度換雜埋層，位在 集極之下方；一基極，電氣接觸於一基極接點，其中，基 夫系摻雜至一淨第二導電率型式，且基極係跨於複數個交 Μ雜區域之一部分；及一射極配置於基極之内，射極 :、摻雜至一淨第一導電率，纟中’在射極下方的交替摻雜 區域之一部分係摻雜至小於約3χ1〇12 cm_2之一濃度。 曰根據本發明之另一個實施例係具有另一種包含雙極電 日曰體之積體電路。該種雙極電晶體係可包纟：一基板；一 二_。形成於基板，一集極，包含一摻雜第一區域與摻雜 第:區域，摻雜第一區域係配置在基極下方且摻雜至一淨 且鈇導電率’其中，基極係摻雜至一淨第二導電率型式， 且摻雜第二區域係、配置在摻雜卜區域之相對側且推雜至 7 雙以二集極接點，電氣接觸於集極。該種 區域與摻雜第二[::之;；重:摻:：，埋入在摻雜第-且掺雜至—淨第一導J方=-射極’㉟置於基極之内 區域係在小於_ Bv 中’配置在射極下方的摻雜 極電壓而耗蝎。CE。絕對值之大小的-逆向偏壓集極基 電曰=本發明之另-個實施例係具有-種形成包含雙極 电日日體之積體雷又低 件岸苴换 該種方法係可包含：形成-元 件層’其摻雜於一美扨 、土板之上，形成一埋入區域於元件層之 ， 形成摻雜至一淨第—藤雷墙 上。該種方法亦可包含·運m第一層於元件層之 材料以形成至少一 摻雜 立 第—導電率型式區域於第一層之中， 至夕一 4固第二導電率型式區域係由摻雜至第一導電 式之至夕―個區域所界定；形成一基極區域於第一層 之中；及形成—射極於基極區域的一部分之中。 根據本發明之另一個實施例係具有一種製造雙極電晶 —之方法。該種方法係可包含：形成—元件層於_基板之 上，形成一埋入區域於元件層之下；及形成-圖案層於元 件層之上’其中’ $圖案層係包含一開口，其暴露元件層 之-部分。該種方法亦可包含：提供—第—導電率型式之 摻雜物至兀件層之暴露部分’以形成第一導電率型式摻雜 物之-柱於元件層之中；提供—第二導電率型式之摻雜物 至元件層之暴露部分’以形成一本質的基極於元件層之 令；形成一射極，其接觸所暴露的元件層之一部分；及形 成—射極接點於射極之上。
根據本發明之另一個實施例係具有-種製造雙極電晶 之方法。該種方法係可包含：形成-元件層於一基板： 上彼形成-埋人區域於元件層之下；形成—圖案絕緣物於 70層之上，其中，該圖案絕緣物係包含一第一開口，其 :路7L件層之一第一部分；提供一第一導電率型式之摻雜 至兀件層暴露第一部分’以形成一基極於元件層之中； 及提供一圖案基極絕緣物於元件層暴露第一部分之上，其 中，該圖案基極絕緣物係包含一第二開口，其暴露元件層 第°卩刀的區域❶該種方法亦可包含：提供一第二導 電率型式之摻雜物至元件層第一部分的暴露區域，以形成 第二導電率型式摻雜物之一柱於元件層之中；形成一射 極，其接觸元件層第一部分的暴露區域之—部分；及形成 一射極接點於射極之上。 / 將瞭解的是：前述的概括說明與以下的詳細說明係均
僅為範例及解說性質而不在限制如申請專利範圍所界定之 本發明。 納入且構成此說明書部分者之圖式係圖示本發明之數 個貫施例且連同詳細說明以作為解說本發明之原理。 【實施方式】 於以下說明中，係參照構成本說明書之—部分的圖式， 其中係說明可實施本發明之特定範例實施例。 ^ 凡寻貫施例 係以充分的細節描述，以使熟悉本項技術人士能夠實行本 發明’且所瞭解的是：於未脫離本發明範疇前提下，可利 9 1356492 用其他實施例，且可進行改變。因此，以下說明係不在於 限制。 儘管陳述本發明廣義範圍之數值範圍與參數係近似， 陳述於特定實例之數值係儘可能精確而提出。然而，任何 數值係本質上含有於個別測試測量所見的標準偏差而必然 泣成之某些誤差。甚者，於本文揭示的所有範圍係涵蓋任 何與所有的子範圍。舉例而言，“小於1〇，，之範圍係可包 括於最小值〇與最大值1G之間（且包括）的任何與所有子範 圍即.具有等於或大於0之一最小值與等於或小於μ 之一最大值的任何與所有子範圍，例如：丨至5。 在論述範例實施例的特定特點之前，t討論一種超級 接面結構。根據種種實施例’ 一種超級接面結構係可分別 形成於第2人與2B圖所示之一卿雙極電晶體細與一 PNP雙極電晶體25〇中的集極_基極接面處。概括而言相 較於-個給定擊穿電壓之一種習用元件的相同接面，一超 #結構’其允許於一 PN #面之輕度摻雜 ㈣及輕度摻雜側之長度減少。於—雙極電晶體 70件中’諸如於第1圖 — 圖s用70件100所示的均勻集極摻 雜係更換為諸如於第2八與2B圖所示之替代的？與N摻 雜柱。甚者，諸柱之掺雜係可匹配。舉例而言，p柱之厚 度乘以其摻雜係可相等於^之厚度乘以其捧雜。 在盤t 了查决疋諸柱之厚度’俾使當接面係逆向偏壓時，立 =穿達到之前而完全耗竭。超級接面柱性質係可表示 10
tN*ND = t/NA
[Π Nd=n柱之摻雜，tp=P柱之厚 度 其中’ tN=N柱之厚度 而NA=P柱之摻雜；及
tmax = 2Emax* £ /q*N
L^J ，=柱之最大®疮 ^ 辱度’ Ε_ =在擊穿發生之前的最 ε =基板（諸如：矽、 夕）之介電常數，Ν=柱之摻雜位 1耗竭柱之摻雜係自擊穿而中斷因為_ 固定電場係延伸該柱之長度。擊穿係Μ:
其中 大電場， 準。
BV==Ecri,*I
[3] 其中’ BV=擊穿電壓，Ecrit=擊穿之臨界電場，1=柱之 長度。 係可使用一超級接面之可耗竭柱以形成汲極區域，其 相較於相同擊穿電壓之習用DMOS結構而具有較短且較高 11 1356492 的摻雜層。尤其是，提供於一給定面積之降低的“導通 (on)”電阻。 亦可應用超級接面以降低於雙極電晶體元件之Rcs。 甚者，係可運用類似的柱結構以改良NPN與PNP雙極電 晶體元件，諸如：當該二種元件係形成於相同晶圓中時。 參考第2A圖，其顯示一種NPN雙極電晶體200之示 意圖，其包含：形成於一 N+埋層204之上的一集極（概括 標示為202)、形成於集極202之中的一 P基極206與一選 用式N+下沉物208、形成於P基極206之中的一 N+射極 210與一 P +基極接點212及形成於選用式N+下沉物208 之中的一 N+集極接點214。集極202之摻雜係包含：交替 N與P摻雜區域或柱203a-203i。 於第2B圖，係顯示一種PNP雙極電晶體250之示意 圖，其包含：形成於一 P +埋層254之上的一集極（概括標 示為25 2)、形成於集極25 2之中的一 N基極256與一選用 式P +下沉物258、形成於N基極256之中的一 P +射極260 與一 N+基極接點262、及形成於選用式P +下沉物258之 中的一集極接點264。集極252之摻雜係包含：交替P與 N摻雜區域或柱253a-253i。 如於第2A圖所顯示，至少在基極206之下方的區域 係包含交替N與P柱203c-203f。同理，於第2B圖，至少 在基極25 6之下方的區域係包含交替1^與？柱25 3(^-253£·。
用於NPN雙極電晶體元件之用以形成N與P柱的步 驟係可類似於用於PNP雙極電晶體元件者。舉例而言，NPN 12 1356492 • 係可形成於一 N+埋層（諸如：N+埋層204)之上，而PNP係 可形成於一 p+埋層（諸如：P+埋層254)之上。再者，集極 接點214係可形成於一 N柱（諸如：2〇3h)之中。替代而言， 一選用式N+下沉物（諸如：下沉物2〇8)係可透過N及/或p 柱（諸如：柱203g與203h)而形成，以連接元件表面之埋 層。PNP集極接點係可藉著類似NpN之方式而具有反向的 導電率型式所形成。
於先前技術的超級接面中，p肖整體的摻雜係 可能要求匹配。根據本發明之種種實施例，一種超級接面 結構係提出，其放寬該等匹配要求而同時保有Res改良， 至少是針對於設計以符合所需的BVce〇之雙極者。 根據種種實施例，一種雙極電晶體元件，其包含：一 超級接面結構，其包含位在—射極下方之一第一導電率型 式的至少一個可耗竭柱。可耗竭柱係可形成鄰近於摻雜至 -第二且相反導電率型式之至少一個柱。根據種種實施 例，第^導電率型絲係可形成鄰近於可耗竭柱之各側。 相鄰柱係可具有足夠高之摻雜，使得此等柱係在逆向偏壓 下而未完全耗竭。 舉例而言，於射極之下方的柱係可設計為在施加至集 ㈣基極且具有小於BVce〇、€對值的大小之一逆向偏壓電 、而耗竭。甚纟，對照於習用結構’本文所述的結構係可 包含鄰近於位在射極下方的集極柱（諸如：n 柏 導，柱(諸如型柱”根據種種實施例，一 係备集極基極接面為逆向偏壓而可自於p型與N型 間 13 1356492 • 接面展開βΝ型柱之厚度與摻雜係可運用本文所述 的式⑴與（2)而決定，以確保Ν型柱為完全耗竭。此亦為 對照於習用結構，其無法提供自一垂直接面跨過集極整個 :的類似耗竭。習用結構係僅可自於基極與集極之間的 :平接面而耗竭。而且，於一些實施例可耗竭柱係可設 。十為在bvceo發生於該柱之前而完全耗竭。 根據種種實施例，柱之耗竭特性係可藉由控制在射極 籲下方之柱的摻雜而達成。如上所論摻雜至第一導電率之 在射極下方之可耗竭柱與第二導電率之柱係可形成相鄰於 在射極下方之柱。根據種種實施例，於相鄰的第二導電率 型式柱之間的一水平方向之摻雜係可為小於約3E12原子/ 平方公分。於一些情形，此摻雜係可為小於約1E12原子/ 平方A刀。利用一適合的Emu，此摻雜係可運用上文顯示 用於tmax之式[2]而導出。注意的是：Ε_係可為擊穿電壓 之緩慢減小的函數。如此，可能不存在用於所有電壓之單 _ —個答案。 根據本發明之種種實施例，柱之長度係可控制以提供 一給定的擊穿電壓。舉例而言，於基極與埋層之間，射極 下方之可耗竭柱的概括長度係可由BVce〇所決定。因此， 柱之長度係可運用上式[3]而決定。於一範例實施例，E^it 係可為2E5 V/cn^注意的是：EcHt係可隨著電壓增大而緩 慢減小’故自式[3]所得到的結果係可能稍微低估用於低電 壓（例如：30伏特）元件之最小可達成的電壓。然而，此計 算係可做為一概括指標’以決定基極至埋層之長度。 1356492 第3 A與3B圖係分別描繪具有諸如本文所述之超級接 面結構的NPN與PNP雙極電晶體元件3〇〇與35〇。於第3A 圖，NPN雙極電晶體3〇〇係包含：形成於一 N+埋層3〇4 之上的一集極（概括標示為302)、形成於集極3〇2之中的 p基極3 06與一選用式N+下沉物308、形成於P基極306 之中的一N+射極310與一 p+基極接點312及形成於選用 式N十下沉物3〇8之中的一集極接點3丨4。NpN雙極電晶體 3〇〇亦可包含：交替p與N摻雜區域或柱（標示為3〇3a_ 3〇3e)。甚者，NPN雙極電晶體3〇〇可包含：交替n與N+ 區域（303e-303g)，其可視為單一 N型柱0 於第3B圖，PNP雙極電晶體35〇係包含：形成於一 p + 埋層354之上的一集極（概括標示為352)、形成於集極352 之中的一 N基極356與一選用式p+下沉物358、形成 基極356之中的一 P +射極36〇與一 N+基極接點362、及 升_/成於選用式P +下沉物358之中的一集極接點364。PNP 雙極電晶體350亦可包含：交替N與p摻雜區域或柱（標 示為 353a-353e)。 根據種種實施例，NPN雙極電晶體3〇〇與PNP雙極電 晶體350係分別包含分別在射極31〇與36〇下方的可耗竭 柱303c與353b。可耗竭柱303c與353b係由未完全耗竭 之相反導電率型式柱（諸如：分別為3〇3b與3〇3d、及35h 與353c)而界定於二側。此係對照於習用的超級接面結構， 其可具有均為完全耗竭之交替卩與N柱。甚者，本文所述 之本發明的實施例係相較於習用元件而需要較少的柱。 15 1356492 諸；根據種種實施例用以作成第3人與3B圖所示的柱之 者層係亦可用以作成習用結構雙極元件（諸如1 1圖所示 、極其具有較低的BVCE〇且形成於積體電路之1他 區域上。m 此，可能運用共同的製程步驟以作成具有二個 不同擊穿電壓之二組的雙極元件。
一具有包含一種超級接面結構之多個雙極電晶體元件的 積體電路％件’纟中，超級接面結構之柱的-者係自我 笛準至射極。形成該種積體電路元件之一個實例係顯示於 4A至4E圖。再者，形成一種雙多晶妙（p〇⑽㈣仙ne sHcon)( “多石夕（p〇lysilic〇n)”或“多（_”）雙極電晶體 架構係顯示於第从至51圖，而形成一種單多晶石夕電晶體 架構係顯示於第6八至61圖。該等雙極電晶體係可包含超 級接面結構之—可耗竭柱’其為自我對準至射極。甚者， 製造雙極電晶體元件之種種方法（其—些者為描述於本文） 係包含1用種種能量的多離子植入以形成集極柱，而無 須使用多個外延集極層沉積。 如上所述’用於形成包含超級接面結構的卿與清 雙極電晶體元件於相同積體電路之__種方法料圖係顯示 於第4A至4E圖。於第4A圖，諸如一 N型外延層之一元 件層4H)係可形成於-基板415之上。根據種種的實施例， 元件層4H)係可具有厚度於約2微米至約15微米之範圍。 基板415係可包含-半導體晶圓417 (諸如：旬與一黏接 氧化物419。根據種種的實施例，元件層41〇係可藉著黏 接氧化物4丨9而黏接至半導體晶圓4〗7以利於處理。曰 16 1356492 於第4B圖’重度摻雜n+與p+埋入區域422與424係 可形成於元件層410中。根據種種實施例，重度摻雜n+埋 入區域422係可藉由遮罩及離子植入^^型離子至元件層41〇 之一部分中而形成。同理，重度摻雜p+埋入區域424係可 藉由遮罩及離子植入P型離子至元件層41〇之另一部分中 而形成。重度掺雜N+埋入區域422係可作為NpN元件之 埋入區域，而重度摻雜P +埋入區域424係可作為pNp元 件之埋入區域。根據種種實施例，N+埋入區域422係可藉 由植入具有能量為約70KeV至約13〇KeV及劑量為約8EM 離子/平方公分（i〇ns/cm2)至約3E15離子/平方公分之磷（或 另一種N型摻雜物）而作成。於更進一步的實施例，埋 入區域422係可藉由植入具有能量為約丄〇〇 及劑量為 約1E15離子/平方公分之磷（或另一種^^型摻雜物）而作成。 根據種種實施例’ P+埋入區域424係可藉由植入具有能量 為約20 KeV至約40 KeV及劑量為約8EM離子/平方公分 至約則離子/平方公分之％ (或另一種p型推雜物）而 作成°於更進一步實施例’ P+埋入區域424係可藉由植入 具有能量為約30 KeV及劑量為約1El5離子/平方公分之 BF2(或另-種P型摻雜物）而作成。根據種種實施例，埋 入區域422與424係可運用—種擴散製程而形成。 如於第4C圖所示，一第_外延層43〇係形成於元件 層410之上。根據種種實施例，第一外延層伽係可推雜 N型。隨後，第一外延層43〇 層0係可遮罩及植入將形成集極 之摻雜物。舉例而言，笫一冰 J阳。弟外延層430係可例如顯示為以 17 1356492 遮罩層432而被遮罩，當第一外延層43〇為摻雜㈣，允 午P型離子434植入至埋入區域422上方之第一外延層㈣ 的區域435肖436内。當第一外延層43〇摻雜為㈣，遮 罩層432亦可被界定，以允許p型離子434植人至埋入區 域=24上方之第-外延層43〇的一個區域437内。根據種 ^實知命J p &離子（諸如：㈣或類似者）係可植入具有能 罝為自約150 KeV至約220 KeV及劑量為自約m2離子/ 平方公分至約1E13離子/平方公分。於更進一步的實施例， P型離子（諸如：蝴或類似者）係可植入具有能量為約180 及劑量為 '約5E12離子/平方公分。根據種種實施例， d里係可選取以提供在離子為擴散後之期望擊穿 的適當摻雜。 而 如於第4D圖所示，第三外延層44〇係可形成於第一 外延層430之上方。根據種種的實施例，第二外延層44〇 係可摻雜N型I。第一外延層43〇與第二外延層44〇之部分 係形成概括分別為於NPN與pNp雙極電晶體中之集極州 與集極449之區域。隨後，積體電路4〇〇係、可加敎以允許 播雜物…植入至區域435 ' 436、與43”，以擴散及形 成P型柱445、446於卿集極448令且形成p型柱447 於PNP集極449中。根據種種實施例，NPN集極448摻雜 係可自約1E15離子/平方公分至約5E16離子/平方公分。 對於約70伏特之BVcE0，係可使用約2E15離子/平方公分 之摻雜。再者，針對於具有約7〇伏特之BVCE〇的元件， 柱445與446係可具有約5微米之一長度與約8微米之— 18 1356492 厚度。甚者，如本文所陳述，式⑴與[2]係可用以設定所需 擊穿電壓之長度與厚度。再者，在射極下方之柱的厚度係 可為大於在其上方之射極的類似尺寸，使得實質整個射極 為位在於類似的導電率型式之一集極柱的上方。根據種種 實施例，PNP集極449摻雜係可為自約1E15離子/平方公 分至約1E17離子/平方公分，且於一些實施例為約佔15 離子/平方公分。再者，對於具有約7〇伏特之BVce〇的元 件，柱447係可具有約4微来之一長度與約4微米之—厚 度。甚者’如本文所陳述’式⑴與[2]係可用以設定所需擊 穿電壓之長度與厚度。再者，在射極下方之柱的厚度係可 為大於在其上方之射極的類似尺寸，使得實質整個射極為 可位在於類似的導電率型式之一集極的上方。 根據種種實施例，電晶體之N型柱係可形成自該二個 N型外延層430與440。再者，p型柱係可形成自至外延層 430與440之P型摻雜物。甚者，p型推雜物係分別為朝 下擴散至N+與P+埋入區域422、424，且朝上通過在其為 沉積之後的第二N外延層440。儘管圖式係顯示二個柱為 形成於NPN集極448中與一個柱為形成於pNp集極449 t，必須瞭解的是：係可形成更多個柱。甚者，上述的程 序係可實施多次。 如於第4E圖所示，一 P型基極45〇係形成於NpN集 極448中，且一 N型基極46〇係形成於pNp集極449中。 欲形成基極450,表面係可由一第一遮罩（未顯示）所遮罩 且P型離子係可植入以形成P型基極450。同理，表面係 19 1356492 可由第-遮罩或由-第二遮罩（未顯示}所遮罩，且N㈣ 子係可植入以形成N型基極46〇。隨後，_ N型射極㈣ 係可形成於P型基極45〇中，且_ p型射極係可形成 於N型基極460中。一 n知广立盔一 -Γ 柱（/、為一可耗竭柱）係因此直接 形成在射極470之下方。同理，一 J P柱（其為一可耗竭柱） 係直接形成在射極480之下方。 根據種種實施例，積體電路係可根據熟悉本項技藐人 士所習知的程序而繼續被處理。舉例而言，—階層間的介 電層係可μ ’接點孔係可㈣化，且種種的構件係可如 所需要而電氣連接。甚者，另外的ΝΡΝ與ΡΝρ雙極元件（諸 如.第1圖之習用元件)係可形成於相同積體電路上。此係 允許具有不同擊穿電壓之雙極電晶體被形成於相同元件 根據種種實施例，一種具有超級接面結構之雙多晶石夕 (P〇iy)電晶體架構係提出。包含具有如本文所述的一種超 級接面結構之-集極的雙多晶⑦電晶體架構係可形成。係 存在數個選項以遮罩集極植入。根據種種實施例，係可藉 由透過一基極多晶矽中之開口而作成之於不同能量之一^ 串的植入而形成超級接面結構之柱。舉例而言一開口係 可形成，其透過基極多晶砂而暴露射極區域，且集極係透 過該開口而植入。運用習用的光阻遮罩，於一後續步驟， 係可將在基極多晶石夕之外側邊緣圖案化。#代巾言，基極 多晶石夕係可藉著單一遮罩而圖案化以留下—圖案:俾二基 極多晶石夕與覆蓋的氧化物層之堆疊係足夠厚以阻斷高能量 大尺h子為免於到達島部（Μ—)。光阻係'亦可圖案化過 係暴露"暴露射極，俾使基極多晶硬之堆疊的邊緣 者：雔：射極開口之周邊。一植入係可接著形成集極。再 又夕晶♦電晶體架構之集極係可運用—離子植入在其 極多晶石夕钱刿夕乂 α 土 j之則且在光阻移除之後而形成。於此情形， $ 匕物係應為夠| 中 巧与以阻斷该集極植入於不必要的區域 ,舉例而言，—種形成雙多晶矽電晶體500之範例方法 係顯示於菌S A s τ „ 至51圖。儘管第5Α至51圖係描繪其形成 ρνρ雙極電晶體，所須瞭解的是：一 ΝρΝ雙極電晶體 係可藉由反轉摻雜設計而以類似方式形成。參考第5Α圖， 積體電路500係包括—P +埋層502與形成於P +埋層5〇2 N型外延層5〇4(亦稱為一元件層）。n型外延層5〇4 係形成所造成的雙極電晶體之集極柱。藉由植入p型 離子至N型外延層5〇4中，亦可形成一 p +下沉物植入5〇5。 根據種種實施例’ P+下沉物植入係可為硼或類似者，且可 植入具有能量為自約30 KeV至約70 KeV及劑量為自約 8E14離子/平方公分至約5E15離子/平方公分。於更進— 步的實施例，P +下沉物植入係可植入具有能量為約〖π 及劑量為約2E1 5離子/平方公分。 於第5B圖，一場氧化物508係形成，且P +下沉物505 植入係擴散至外延層504内，藉以形成接觸埋層502之P + 下沉物506。場氧化物508係形成，藉以暴露P +下沉物5〇6 與將形成元件區域之外延層504的一部分510。根據種種 21 1356492 實施例，場氧化物508係可為一局部氧化的氧化物（諸如： LOCOS，local oxidation oxide)、或一淺溝隔離氧化物（STI， shallow trench isolation oxide)。然而，將瞭解的是：亦可 使用其他的場氧化物技術。 第5C圖係顯示作用為一基極接點512之一圖案化的 第一多晶矽（poly)，其中，基極接點512係運用一圖案化 氧化物514與一圖案化光阻516而圖案化。基極接點512 係可圖案化以透過一孔518 (亦稱為一開口）而暴露外延層 504。卩型離子係可透過孔518而植入至外延層5〇4。根據 種種實施例，p型離子係可植入成為具有：i MeV之能量 及1.4E12 W之劑量；750 KeV之能量及i观2 cm_2之 劑量；500 KeV之能量及i.4E12 cm·2之劑量；3〇〇 μ之 能量及i观2 cm]之劑量；14〇 KeV之能量及i 2En⑽ 2之劑量U0 KeV之能量及6.2E11 cm-2之劑量。圖案 化光阻516係可被移除且元件·係可被加熱，以擴散所 植入的p型離子，藉以形成一柱52〇於外延層5〇4中如 於第5D圖所示。因此’柱52()係可為於外延層5G4之一 區域（亦稱為集極）’其摻雜至一淨p型導電率。甚者，柱 520係可跨越外延層504之厚度，藉以接觸埋層5〇2。， 如於第5E圖所示，運用基極接點512與圖案化的氧 化物514作為-遮罩，—N型本f基極522係可藉由植入 N型離子而形成。隨後，本質基極植入係可退火，藉以形 成為由基極接點512所接觸之本質基極522。本質基^ 係可因此為形成於外延層5〇4之一表面部分中。 22 1356492 第5F圖係顯示在間隔件524為已經形成於孔5丨8的 側壁之後的元件500。間隔件526亦可形成於基極接點5i2 與圖案化的氧化物514之側邊。間隔件524與5%係可藉 由蝕刻已經沉積於元件500之上的一絕緣層而形成。根據 種種實施例’間隔件係可包含：一氧化物、一氮化物、或 -氮氧化物、或其組合。舉例而t，間隔件係可包含：氧 化發。替代而言’間隔件係可包含：接觸本質基極⑵之 -薄層的氧化諸如：I約⑽A)及配置於薄氧化石夕上方 之—層的氮化物。 隨後，一層的傳導材料（諸如：多矽）係可配置於元件5〇〇 之上。傳導材料係可接著圖案化以形成一第二多晶矽，其 作用為一射極接點528且配置於側壁的間隔件524之間， 如於第5G圖所不。甚者，傳導材料係可圖案化以形成一 集極接點別於P+下沉物5G6之上方。根據種種實施例， -射極532係可形成於由射極接點下方的孔518所暴露之 外延層504的一部分。盛在丨丨品 舉例而s，射極532係可形成於暴 路於間隔# 526之間之外延層5〇4的部分中。因此，射極 5 3 2係接觸外延層5 〇4。奸始· ,ι ^ 根據一些實施例，射極532係可 藉由自形成射極接.點528之傳導材料而擴散摻雜物至本質 基極522中而形成。而於其他實施例中，射極532係可藉 由離子植入摻雜物至本質⑷22中而形成。因此，射極 532係可形成以自我對準於集極柱㈣上。 :第5H ® _階層間的介電質(ία，丨⑽士… dleleCtnG) 532係可沉積且㈣^㈣ 23 13^6492 5 1 2、射極接點528、盥隹払M m
^ '、集極接點530的部分之窗部。該ILD 系可為氧化物#於第51圖所示，一金屬層係可沉積於la 532之上且為圖案化以透過圖案化窗部而形成基極接點金 屬534、射極接點金屬別、與集極接點金屬别。根據種
種實施例，金屬層将. A 屬層係可包含·鋁、鈦、或是熟悉此技藝人 士所將習知之其他接點金屬。
就單多晶石夕電晶體架構而論，透過基極多晶石夕之開口 係可用以界定射極面積及自我對準在其下方之超級接面。 第6A至61圖係描繪一種用於形成具有一超級接面結 構於單多晶碎PNP雙極電晶體6〇〇之積體電路的方法。儘 言第6A至61圖係描繪為形成一種pNp雙極電晶體，瞭解 的是.一種NPN雙極電晶體係可藉由反轉摻雜設計而以類 似方式形成。參考第6A圖，電晶體600係包括一 P +埋層 6〇2與形成於P +埋層6〇2之一 N型外延層6〇4 (亦稱為一 元件層）。N型外延層6〇4之部分係形成所造成的雙極電晶 體之N型集極柱。藉由植入P型離子至n型外延層6〇4， 亦可形成一 P+下沉物植入605 ^根據種種實施例，删（或另 P型掺雜物）係可以能量自約30 KeV至約1〇〇 KeV及劑 量為自約8E14離子/平方公分至約4E15離子/平方公分而 被植入。於更進一步的實施例，硼（或另一 p型摻雜物）係 可以能量約50 KeV及劑量為約2E15離子/平方公分而被 植入。 於第6B圖，諸如一場氧化物608之一絕緣物係成長， 且P+下沉物605植入係擴散至外延層604，藉以形成接觸 24 1356492 埋層602之P+下沉物6〇6。根據種種實施例，場氧化物6〇8 亦可為一局部氧化的氧化物（諸如：LOCOS)、或—淺溝隔 離氧化物（STI)。然而，將瞭解的是：亦可為其他的場氧化 物技術。 於第6C圖’場氧化物608係圖案化以形成一孔（亦稱 為一開口），藉以暴露將形成元件區域之外延層604的一部 分610。第6C圖亦顯示N型基極植入611至外延層6〇4 的暴露部分之結果。根據種種實施例，磷（或另一種N型 摻雜物）係可以能量為約30 KeV至約1〇〇 KeV以及劑量為 約2E13離子/平方公分至約5E14離子/平方公分而被植入。 =更進一步的實施例，磷（或另一種N型摻雜物）係可以能 量為約50 KeV及劑量為約5E13離子/平方公分至約π" 離子/平方公分而被植入。 ，於第6D ®，N型基極植人611係已經擴散以形成一 1 土極612 基極氧化物614亦可成長於n型基極612 , 如於第6E圖，透過基極氧化物614之一開口 係運用-圖案化的光阻618而形成，藉以暴露元件層之一 面積。於第6F圖，藉著用以形成開口 616之遮罩，係可 1 - P型集極柱62〇βρ型離子係可透過該開口而植入， 使传集極柱62G係自我對準至開口根據種種實施例， 入物係可為硼（或另一種？型摻雜物），其具有：1 MeV 匕里及1.4E12 cm 2之劑量；75〇 KeV之能量及工4El2 」量，500 KeV之能量及i 4E12 cm.2之劑量； 之靶里及l.〇E12cm-2之劑量;14〇KeV之能量及i 2Ei2cm-2 25 1356492 之劑量；及，30 KeV之能量及6.2EI i cm-2之劑量。甚者， 集極柱620係可跨越外延層6〇4之厚度藉以接觸埋層 602 〇 —重度摻雜的射極多晶矽622係可接著形成於開口 616 之上，使得射極面積係由開口 616所界定，其界定射極多 晶矽為接觸基極612之面積，如於第6G圖所示。於製程 ，此點’在光阻618已經移除後，集錄62〇係可適當擴 散及作用。根據種種的實施例，集極係可在沉積該射極多 晶矽之前而擴散。第6H圖係顯示一圖案化的孔622，其允 許換雜物擴散至基極，#以形《一基極接點區域似。於 第6H圖，來自重度摻雜的射極多晶矽622之摻雜物係可 擴散以形成-射極626 ’其定位、及自我對準在集極柱62〇 之上方。 第61圖係顯示一圖案化的ILD㈣，其具有暴露基極 接點區域624之溝部。ILD係可沉積於射極多晶矽622之 上方。如於第61圖所示，一金屬層係可沉積於IU) 632之 上且圖案化，以透過圖案化的溝部而形成基極接點金屬 634、射極接點金屬636、與集極接點金屬638。根據種種 實％例’金屬層係可包含：#、鈦、或是熟悉此技藝人士 所將習知之其他接點金屬。 根據種種實施例，當射極下方之柱部分為完全耗竭， VCB之絕對值係可為小於BVce〇之絕對值。對於vcb與 BVCE0均為負之一種PNP元件以及對於其二者均為正之— 種NPN元件的情形，此係可為真實。根據一種NPN元件 26 的種種實施例，耗竭之區 成;^ J1巾Μ & a 係了為在射極下方之該集極形 风π具中的外延層之柱。 方之私拣-η 齿考，根據種種實施例，射極下 方之柱係可為殘元件如何形成而耗竭之柱。 習用元;牛* t所作成之疋件的集極-基極電容係將不同於 白用几件者。舉例而言，、 較高摻雜與増大接面面籍U刀始為較高。此係可為柱之 ♦柱為—A # 的結果。然而，集極-基極電容係 田柱為元全耗竭時而將突然下降。 根據種種實施例， 元件（諸^本文所述者=方之可耗竭柱所作成之 伏特之BV自 ）糸可具有-種NPN元件之至少69 将之BVce〇與約83的HFP、Η ^ ii ste 、及一種PNP元件之至少82 伙特與約1 〇 1的HFE。* 可Μ # f & 係瞭解為電流增益之一測量且 t ^ . μμ ^ 射極電壓之集極電流對基極 冤仙·的比值。此係對照於—
Rv 裡為用NpN兀件之37伏特之 KVcEO、及一種習用PNp元 ^ ^ ^ ^ 件為40伙特’其以相同摻雜層 所作成而在射極下方並盔 俜相動π …、耗蝎柱。甚者，此等新穎元件 係相較於以類似射極面積 檟厅作成的兀件而可具有較低的 KCS ’ 啫如：h5 kQ。 相較於習用的隼極έ士 ^ 狳彳，$ 。構之集極電阻（顯示為實線加上斜 ’運用本文所述的超級接而处姐^ 土 阻ί顧_ Α6 、接面…構所達成之範例的集極電 U'貝不為實線）係顯示於第7
隼揣换… * /與8圖。於此等圖式中，NPN 雜係約则原子咖3,柱長度係約5_且柱厚 ;二8微米。驗集極摻雜係約侧原子Cm、柱長 度係約4微米且柱厚度係約4微米。 根據種種實施例，本發明之元件係包含在射極下方之 27 1356492 一可耗竭集極柱且該元件係可達成約為習用元件者之二倍 的一bvceo。甚者，其包含在射極下方之一可耗蝎集極柱 之本發明的NPN元件係可達成約為較低於習用元件者之三 倍的一 Rcs。再者，其包含在射極下方之一可耗蝎集極柱 之本發明的PNP元件係可達成約為小於習用元件之的 一 Rcs。 於又一個範例實施例，包含本文所述的超級接面結構 之一種PNP雙極電晶體係可具有約3〇伏特之—擊穿電壓。 於此實例，在基極形成之前，射極下方之柱係可為約23 微米。超級接面之柱係可形成，其係使用例如六個硼植入 物’其具有以下參數：lMeV之能量及之劑量； 750 KeV之能量及1.4E12 cm]之劑量；5〇〇 KeVi能量及 1 ·4Ε 12 cm」之劑量；300 KeV之能量及丨〇E12 cm.2之劑量； 140 KeV之能量及12E12 cm-2之劑量；及’ 3〇 Kev之能 量及6.2E11 cm-2之劑量。甚者，於此範例的實施例，離子 係可植入至其摻雜為濃度約5·0Ε15 cm-3之約3微米厚的一 N型外延層。外延層係可形成於摻雜為濃度約2 〇Ei7 cm·3 之一埋層。舉例而言’埋層之摻雜物係可為硼。再者，超 級接面集極柱係可透過一 1.0微米寬的遮罩開口而作成， 且摻雜物係可為例如在攝氏1200度而擴散於約15分鐘。 針對於擴散前之一個範例的摻雜物剖面圖係顯示於第9 圖’且針對於擴散後之一個範例的摻雜物剖面圖係顯示於 第 10A-10C 圖。 儘管本發明係已經關於一或多個實施而說明，於未脫 28 1356492 離申請專利範圍之精神與範切提下，係、可進行所說明 例之變更及/或修改此外，儘管本發明之—特定特徵係^ 能已經關於數個實施之僅有一者而揭示，料特徵係可： 口八他實施之一或多個其他特徵，如同需要及有利於任 給定或特定作用。再者，用語“包括(including)”、“： 括（lnClU ㈣”、“具有伽一）”、“具有（has)”、 有（with)或其變化係用於詳細說明與申請專利範圍之範 圍内該等術sf係在於包括在内（inelusive)，類似於術語 “包含（comprising)”之方式。 错由本說明書以及於本文所揭示之本發明的實施方 式，熟悉本項技術人士將會清楚地明瞭本發明之其他實施 例。說明書與實例係視為僅為範例性質，且本發明之真正 範疇與精神係由申請專利範圍所界定。 【圖式簡單說明】 第1圖係顯示一種習用的NPN雙極電晶體。
第2A與2B圖係分別描繪根據本發明之種種實施例的 NPN與PNP雙極電晶體之示意圖。 第3 A圖係描繪NPN雙極電晶體之示意圖，其包含根 據本發明之種種實施例的一種超級接面結構。 第3 B圖係描繪PNP雙極電晶體之示意圖，其包含根 據本發明之種種實施例的一種超級接面結構。 第4A至4E圖係描繪用於形成包含NpN與pNp雙極 電晶體之積體電路兀件的方法之示意圖，該電晶體係包含 根據本發明之種種實施例的—種超級接面結構。 29 U56492 第5A至51圖係描繪用於形成包含PNP雙多晶矽雙極 電晶體架構之積體電路元件的方法之示意圖，該電晶體架 構係包含根據本發明之種種實施例的一種超級接面結構。 第6A至61圖係描繪用於形成包含pnp單多晶石夕雙極 電晶體架構之積體電路元件的方法之示意圖，該電晶體架 構係包含根據本發明之種種實施例的一種超級接面結構。 第7 集極電阻 第8 集極電阻 第9 物剖面圖
圖係運用本文所述之超級接面結構所達成的範例 之一繪圖，其係與習用的集極結構相比較。 圖係運用本文所述之超級接面結構所達成的範例 之另-输圖，其係、與習用的集極結構相比較。 圖係描繪擴散步驟前之龆έ 』夂超級接面結構的範例摻雜 之超級接面結構的 第10A至i〇C圖係描繪擴散步 範例摻雜物剖面圖。
【主要元件符號說明】 100 NPN雙極電晶體 1〇2 N-集極 1〇4 N+埋層 1〇6 P基極 1〇8 N+下沉物 110 N+射極 Π2 P +基極接點 114 N+集極接點 2〇〇 NPN雙極電晶體 30 1356492
202 集極 203a-203i 摻雜區域或柱 204 N+埋層 206 P基極 208 N+下沉物 210 N+射極 212 P+基極接點 214 N+集極接點 250 PNP雙極電晶體 252 集極 253a-253i 摻雜區域或柱 254 P +埋層 256 N基極 258 P+下沉物 260 P +射極 262 N+基極接點 264 P+集極接點 300 NPN雙極電晶體 302 集極 303a-303g 摻雜區域或柱 304 N+埋層 306 P基極 308 N +下沉物 310 N+射極 31 1356492
312 P +基極接點 314 N+集極接點 350 PNP雙極電晶體 352 集極 353a- 353e 摻雜區域或柱 354 P +埋層 356 N基極 358 P +下沉物 360 P +射極 362 N+基極接點 364 P +集極接點 400 積體電路 410 元件層 415 基板 417 半導體晶圓 419 氧化物 422 重度摻雜N+埋入 區 域 424 重度摻雜P +埋入 區 域 430 第一外延層 432 遮罩層 434 P型離子 435、 436、 437 植入區域 440 第二外延層 445 ' 446 ' 447 P型柱 32 1356492
448 NPN集極 449 PNP集極 450 P型基極 460 N型基極 470 N型射極 480 P型射極 500 雙多晶矽電晶體 502 P +埋層 504 N型外延層 505 P +下沉物植入 506 P +下沉物 508 場氧化物 510 外延層504的一部分 512 基極接點 514 氧化物 516 光阻 518 孔 520 柱 522 N型本質基極 524、526 間隔件 528 射極接點 530 集極接點 532 射極 534 基極接點金屬 33 1356492
536 射極接點金屬 538 集極接點金屬 600 PNP雙極電晶體 602 P +埋層 604 N型外延層 605 P +下沉物植入 606 P+下沉物 608 場氧化物 610 外延層604的一部分 611 N型基極植入 612 N型基極 614 基極氧化物 616 孔 618 光阻 620 P型集極柱 622 射極多晶梦 624 基極接點區域 626 射極 632 ILD 634 基極接點金屬 636 射極接點金屬 638 集極接點金屬 34

Claims (1)

  1. 丄项492 t 十、申請專利範圍： 該雙極電晶體係 種包含雙極電晶體之積體電路 包含： 一基板； 區域，其中，該複數個 導電率至一淨第二導電 一集極，包含複數個交替摻雜 交替摻雜區域係交替於自—淨第一 率之一侧向方向；
    一集極接點，電氣接觸於該集極； 一重度摻雜埋層，位在該集極之下方； 一基極’電氣接觸於—基極接點，其中，該基極係播 淨第—導電率型<，且該基極係跨於該複數個交替 摻雜區域之一部分；及 -射極’配置於該基極之内，該射極係摻雜至一淨第 導電率，其中’在該射極下方的交替摻雜區域之—部分 係於一側向方向摻雜至小於約3xl〇12 cm_2之一濃度。 2·如申請專利範圍第丨項之包含雙極電晶體之積體電 路，其中，在該射極下方的交替摻雜區域之部分係於—側 向方向摻·雜至小於約2χΐ〇12 cm-2之一濃度。 3. 如申請專利範圍第丨項之包含雙極電晶體之積體電 路，其中，配置在該射極下方的交替摻雜區域之一部分係 摻雜至一淨第一導電率型式。 4. 如申請專利範圍第3項之包含雙極電晶體之積體電 路，其中，配置在該射極下方的摻雜區域之一寬度係實質 相同於該射極之一寬度。 35 1356492
    5.如申請專利範圍第3項之包含雙極電晶體之積體電 路’其中，配置在該射極下方的摻雜區域係自該基極 至較重度摻雜埋層。 T 6·如申請專利範圍第5項之包含雙極電晶體之積體電 路，其中，如自該基極至埋層所界定之該射極下方的 摻雜區域之長度係由Β νε；Ε〇/Ε_所界定。 7·如申請專利範圍第i項之包含雙極電晶體之積體電 路，更包含：一電氣下沉物，電氣接觸於該集極接點且電 氣接觸於較重度摻雜埋層。 8·如申請專利範圍第3項之包含雙極電晶體之積體電 路’更包含：至少一個摻雜第二區域，配置為鄰近於配置 在該射極下方的摻雜區域’纟中，該至少一個摻雜第二區 域係摻雜至一淨第二導電率型式。 9.如申請專利範圍帛8項之包含雙極電晶體之積體電 路，其中，配置在該射極下方的摻雜區域係在小於一 絕對值之大小的一逆向偏壓集極基極電壓而耗竭。 〇·々申叫專利範圍第8項之包含雙極電晶體之積體電 路，其中，配置為鄰近於配置在該射極下方的摻雜區域之 夕雜第_區域係在小於Bv⑽之―逆向偏壓集極電壓下而 耗竭。 11. 如申請專利範圍第丨項之包含雙極電晶體之積體電 路更包含.一第二雙極電晶體，其中，該雙極電晶體係 八有擊穿電壓，其大於第二雙極電晶體之擊穿電壓。 12. 如申請專利範圍第8項之包含雙極電晶體之積體電 36 丄 U6492 2 ’其中，配置為鄰近於配置在該射極下方的摻雜區域之 ^第二區域係在小於BV⑽擊f電壓大小之—集極基極 电壓大小而未完全耗竭。 13.如申請專利範圍第！項之包含雙極電晶體之積體電 ’其中，跨於在該射極下方的摻雜區域之寬度的一整體 系具有小於約3E12離子/平方公分（職/cm2)之一值。 “ ·如申請專利範圍第Μ之包含雙極電晶體之積體電 ，其中，在該射極下方的摻雜區域之部分係 該射極。 包含1.5.-種包含雙極電晶體之積體電路，該雙極電晶體係 一基板； 一基極，形成於該基板中； —集極，包含一摻雜第一區域與摻雜第二區域，該掺 雜第一區域係配置在該基極下方且摻雜至一淨第一導電 率，其+，該基極係摻雜至一淨第二導電率型式，且該 摻雜第二區域係配置在該摻雜第一區域之相對側且推雜乂至 —淨第二導電率； 一集極接點，電氣接觸於該集極； —較重度摻雜層’埋入在該摻雜第-區域與摻雜第-區域之下方1 第- —射極，配置於該基極之内且摻雜至一淨第一導電率， 其中’配置在該射極下方的摻雜區域係在小於 祖从 v CEO絕 對值之大小的一逆向偏壓集極基極電壓而耗竭。 37 ^^0492 16•如申請專利範圍第15項之包含雙極電晶體之積體 電路，其卜鄰近於該摻雜第-區域之摻雜第二區域係在 該集極至基極接面之逆向偏壓下而未完全耗竭。 17·如申請專利範圍第15項之包含雙極電晶體之積體 電路’其中’該雙極電晶體係一卿雙極電晶體，其包含 至少69伏特之一 BVce。。 • 18.如中請專利範圍第15項之包含雙極電晶體之積體
    电路其中’該雙極電晶體係一 pNp雙極電晶體，其包含 至少82伏特之一 BVCE。〇 19. 如申請專利範圍第15項之包含雙極電晶體之積體 電路，其中，該雙極電晶體係一 NpN雙極電晶體，且該集 極係摻雜為至少約2χ1〇丨5原子/立方公分(a—)。
    20. 如申清專利範圍第15項之包含雙極電晶體之積體 2路其中，該雙極電晶體係一 NPN雙極電晶體，且第一 :雜區域係具有約4微米至@ 6微米之-長度，第一摻雜 區域係具有約7微米至約9微米之一寬度。 •如申请專利範圍第1 5項之包含雙極電晶體之積體 電路，复tb ^ "肀，該雙極電晶體係一 PNP雙極電晶體，且該集 極係摻雜為至少約4χ1〇15原子/立方公分。 22.如申請專利範圍第15項之包含雙極電晶體之積體 電路’甘 /、肀’該雙極電晶體係一 PNP雙極電晶體，且第一 穋雜區Μ 區域《糸八有約3微米至約5微米之一長度，第一摻雜 知、係具有約3微米至約5微米之一寬度。 23 ’如申請專利範圍第18項之包含雙極電晶體之積體 38 電路，更包含：-ΡΝΡ雙極電晶體，纟包含至少82伏特 之 ~ bvceo。 24.如申請專利範圍第15項之包含雙極電晶體之積體 電路，其巾’配置在該射極下方的摻雜區域係自我對準至 遺射極。 25·—種形成包含雙極電晶體之積體電路的方法，該種 方法係包含： 形成一元件層於一基板之上； 形成一埋入區域於該元件層之中； 形成摻雜至一淨第一導電率之一第一層於該元件層之 上； 運用一第二導電率型式之一摻雜材料以形成至少一個 第一導電率型式區域於第一層之中，其中，該至少一個第 二導電率型式區域係由摻雜至第一導電率型式之至少一個 區域所界定； 形成一基極區域於第一層之中；及 形成一射極於該基極區域的一部分之中。 26. 如申請專利範圍第25項之形成包含雙極電晶體之 積體電路的方法’其中，該射極係形成於該至少一個第二 導電率型式區域的一者之上。 27. 如申請專利範圍第25項之形成包含雙極電晶體之 積體電路的方法，其中，該射極係形成於至少一個第一導 電率型式區域的一者之上。 28. 如申請專利範圍第25項之形成包含雙極電晶體之 39 1356492 積體電路的方法，更包含：形成-第二埋入區域於該元件 層之中，其中，第一埋入區域係摻雜至一淨第一導電率， 而第一埋入區域係摻雜至一淨第二導電率，且一 NPN雙極 電日曰體係運用第一埋入區域所形成而一PNP雙極電晶體係 運用第二埋入區域所形成。 29.如申睛專利範圍第25項之形成包含雙極電晶體之 積體電路的方法，其中’該射極形成於其上之區域係包含 籲 寬度’其實質相同於該射極之一寬度。 3〇.如申凊專利範圍第25項之形成包含雙極電晶體之 積體電路的方法’其中，鄰近於該射極形成於其上之區域 的區域係在集極基極接面之逆向偏壓下而未完全耗竭。 31. 如申請專利範圍第25項之形成包含雙極電晶體之 積體電路的方法’其中，該射極形成於其上之區域係當一 vCB絕對值為小於_ BVce〇絕對值而完全耗竭。 32. 如申請專利範圍第25項之形成包含雙極電晶體之 積體電路的方法，甘+ 万沄其中，該雙極電晶體係一 NPN雙極電晶 體，其包含至少69伏特之- BVceo。 33. 如申睛專利範圍第25項之形成包含雙極電晶體之 積體電路的方法，其中，該雙極電晶體係- PNP雙極電晶 體，其包含至少82伏特之一 BV⑽。 34. 如申睛專利範圍第25項之形成包含雙極電晶體之 積體電路的方法，其中，該雙極電晶體係- NPN雙極電晶 體且°亥第一層係摻雜為至少約2x1 〇15原子/立方公分。 35’如申印專利範圍第25項之形成包含雙極電晶體之 40 1356492 積體電路的方法，甘Λ 體，藉由擴散-第1導電;雙二電之日:體係一 ΝΡΝ雙極電晶 外延#至筮 ^•式之摻雜材料部分為自第一 I主弟一埋入區域巾 ^ ^ . Μ ^ 中所形成之至少一個第二導電率型 微米至約6微米之-長度，且該摻雜至 ::導電率型式之區域係具有約7微米至約9微米之一寬 36.如申請專利範圍第25 唄之形成包含雙極電晶體之 積體電路的方法，纟中’該雙極電晶體係一 ρΝρ雙極電晶 體，且該至少—個第二導電率型式區域係摻雜 1015原子/立方公分。 Ί 阳 37·如申請專利範圍帛25項之形成包含雙極電晶體之 積體電路的方法’ |中’該雙極電晶體係一驗雙極電 體：該摻雜至第一導電率型式之至少一個區域係具有約一 微米至約5微米之一長度，且該摻雜至第一導電率型式之 至少一個區域係具有約3微米至約5微米之一寬度。 38.如申請專利範圍第25項之形成包含雙極又電晶體之 積體電路的方法，更包含：形成一第二雙極電晶體，其中， 該雙極電晶體係具有一擊穿電壓，其大於第二雙極電晶體 之擊穿電壓。 39_—種製造雙極電晶體之方法’該種方法係包含： 形成一元件層於一基板之上； 形成一埋入區域於該元件層之下； 形成一圖案層於該元件層之上，其中，該圖案層係包 含一開口，其暴露該元件層之一部分； 41 1356492 分 中 提供一第一導電率型式之摻雜物至該元件層之暴露部 以形成第一導電率型式摻雜物之一柱於該元件層之 分 提供-第二導電率型式之摻雜物至該元件層之暴露部 以形成一本質的基極於該元件層之中； 形成一射極，其接觸所暴露的元件層之一部分；及 形成一射極接點於該射極之上。 40.-種製造雙極電晶體之方法，該種方法係包含： 形成一元件層於一基板之上； 形成一埋入區域於該元件層之下· 形成一圖案絕緣物於該元件層之上，其中，該圖 緣物係包含-第一開口，其暴露該元件層之一第一部分、； "、提供：第—導電率型式之播雜物至該元件層暴露第— 部为，以形成一基極於該元件層之中； ::-圖案基極絕緣物於該元件層暴露第一部分之 上，，、中，該圖案基極絕緣物係包含_ 与rA/土思十哲 弟—開口’其暴露 該7L件層之第一部分的一區域； 提供一第2導電率 的暴露區域，以形忐@ ^ μ兀件層第一邛分 件層之十；场成第二導電率型式推雜物之一柱於該元 形成一射極，其接觸該元件層第 一部分；及 1刀的暴露區域之 形成—射極接點於該射極之上。 42
TW095130207A 2005-09-02 2006-08-17 Structures having improved bvceo/rcs trade-off mad TWI356492B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/217,304 US7285469B2 (en) 2005-09-02 2005-09-02 Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns

Publications (2)

Publication Number Publication Date
TW200721482A TW200721482A (en) 2007-06-01
TWI356492B true TWI356492B (en) 2012-01-11

Family

ID=37690563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095130207A TWI356492B (en) 2005-09-02 2006-08-17 Structures having improved bvceo/rcs trade-off mad

Country Status (7)

Country Link
US (4) US7285469B2 (zh)
EP (1) EP1922758B1 (zh)
JP (1) JP2009507378A (zh)
KR (1) KR100956241B1 (zh)
CN (1) CN101258601B (zh)
TW (1) TWI356492B (zh)
WO (1) WO2007028016A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482672B2 (en) * 2006-06-30 2009-01-27 International Business Machines Corporation Semiconductor device structures for bipolar junction transistors
KR100812079B1 (ko) * 2006-08-22 2008-03-07 동부일렉트로닉스 주식회사 수직형 바이폴라 접합 트랜지스터 및 그 제조 방법, 이를갖는 씨모스 이미지 센서 및 그 제조 방법
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US7847373B2 (en) * 2008-12-22 2010-12-07 Agostino Pirovano Fabricating bipolar junction select transistors for semiconductor memories
US8546850B2 (en) * 2009-04-09 2013-10-01 Georgia Gech Research Corporation Superjunction collectors for transistors and semiconductor devices
US20170373174A1 (en) * 2016-06-25 2017-12-28 Texas Instruments Incorporated Radiation enhanced bipolar transistor
CN110010693B (zh) * 2019-05-07 2024-03-12 无锡紫光微电子有限公司 一种高压深沟槽型超结mosfet的结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3131611A1 (de) * 1981-08-10 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Epitaxialer transistor
US4532003A (en) 1982-08-09 1985-07-30 Harris Corporation Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance
US4729008A (en) 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5428233A (en) * 1994-04-04 1995-06-27 Motorola Inc. Voltage controlled resistive device
US5633180A (en) 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US6423990B1 (en) * 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
AU2001255693A1 (en) 2000-04-27 2001-11-12 En Jun Zhu Improved structure for a semiconductor device
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
DE10106073C2 (de) 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
US6822292B2 (en) * 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
US6740563B1 (en) * 2003-10-02 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphizing ion implant method for forming polysilicon emitter bipolar transistor
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP1922758B1 (en) 2019-12-04
US20070273006A1 (en) 2007-11-29
CN101258601A (zh) 2008-09-03
TW200721482A (en) 2007-06-01
KR100956241B1 (ko) 2010-05-06
CN101258601B (zh) 2010-12-15
KR20080037690A (ko) 2008-04-30
WO2007028016A3 (en) 2007-05-24
EP1922758A2 (en) 2008-05-21
USRE43042E1 (en) 2011-12-27
WO2007028016A2 (en) 2007-03-08
USRE44140E1 (en) 2013-04-09
US20070052066A1 (en) 2007-03-08
US7473983B2 (en) 2009-01-06
JP2009507378A (ja) 2009-02-19
US7285469B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
TWI356492B (en) Structures having improved bvceo/rcs trade-off mad
TW511296B (en) Method of fabricating high voltage power MOSFET having low on-resistance
JP3109837B2 (ja) 電界効果トランジスタ素子及びその作製方法
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
TWI362737B (en) High energy esd structure
TWI284925B (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
TW201007946A (en) Semiconductor device and method of manufacturing the same
TW201251031A (en) Method of forming semiconductor device having deep trench charge compensation regions
TW200933750A (en) MOSFET active area and edge termination area charge balance
TW200941731A (en) Improved source and body contact structure for trench-DMOS devices using polysilicon
TW200908348A (en) Structures and methods for forming schottky diodes on a P-substrate or a bottom anode schottky diode
WO2003098663A2 (en) Trench mosfet with field relief feature
JP2003101022A (ja) 電力用半導体素子
CN107039502A (zh) 形成半导体器件的方法以及半导体器件
TW200300587A (en) Method for forming trench MOSFET device with low parasitic resistance
US20060148224A1 (en) Method of forming ultra shallow junctions
US10553681B2 (en) Forming a superjunction transistor device
CN115483104A (zh) 一种变容二极管的制作方法
KR101887910B1 (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
TW387132B (en) Method for manufacturing a BiCMOS semiconductor device
TW200905791A (en) Improved buried isolation layer
TW448581B (en) Fabrication of conductivity enhanced MOS-gated semiconductor devices
TW201021132A (en) Semiconductor structure and fabrication method thereof
TWI289356B (en) Semiconductor device and manufacturing method thereof
TWI259582B (en) Power semiconductor device for preventing punchthrough and manufacturing method thereof