DE10106073C2 - SOI-Bauelement - Google Patents
SOI-BauelementInfo
- Publication number
- DE10106073C2 DE10106073C2 DE10106073A DE10106073A DE10106073C2 DE 10106073 C2 DE10106073 C2 DE 10106073C2 DE 10106073 A DE10106073 A DE 10106073A DE 10106073 A DE10106073 A DE 10106073A DE 10106073 C2 DE10106073 C2 DE 10106073C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- connection
- semiconductor
- doped
- connection zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 97
- 239000000758 substrate Substances 0.000 claims description 72
- 238000009413 insulation Methods 0.000 claims description 48
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 10
- 230000007717 exclusion Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauelement
gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
Derartige Bauelemente, bei denen die aktiven Bereiche des
Bauelements auf einer Isolationsschicht auf einem Halbleiter
substrat ausgebildet sind, werden als SOI-Bauelement (SOI =
silicon on insulator) bezeichnet, wenn das verwendete Halb
leitermaterial Silizium ist.
Ein derartiges als Transistor ausgebildetes SOI-Bauelement
ist beispielsweise in der EP 0 497 427 A2 beschrieben. Die
Source-Zone, die Body-Zone, die Driftzone und die Drain-Zone
dieses Transistors sind in einer dünnen Siliziumschicht rea
lisiert, wobei diese dünne Siliziumschicht in einer Isola
tionsschicht auf einem Halbleitersubstrat untergebracht ist.
Die US 6,153,912 beschreibt ein als lateraler MOS-Transistor
ausgebildetes Halbleiterbauelement, dessen Source-Zone, Body-
Zone und Drain-Zone in einer Halbleiterschicht auf einer Iso
lationsschicht untergebracht sind. Diese Isolationsschicht
ist auf eine leitende Basisschicht aufgebracht, die bei
spielsweise aus einem Metall mit hoher elektrischer Leitfä
higkeit besteht. Die Source-Zone ist dabei über einen durch
die Isolationsschicht reichenden Kontakt mit dieser leitenden
Basisschicht verbunden, wobei es das Ziel ist, die Source-
Zone über diesen Kontakt und die leitende Basisschicht an ein
Versorgungspotential anzuschließen.
Die SOI-Technologie besitzt besonders dann Vorteile, wenn ei
ne Logikschaltung mit einer Vielzahl komplementärer Transis
toren (CMOS-Transistoren) zu realisieren ist. Bei herkömmli
chen Technologien sind die CMOS-Transistoren, bzw. die Halb
leiterbereiche, in denen sie realisiert sind, durch dotierte
Zonen aus Halbleitermaterial gegeneinander isoliert. Durch
die Abfolge unterschiedlich dotierter Halbleiterbereiche zwischen
den einzelnen Bauelementen entstehen parasitäre Bauele
mente, die sich negativ auf die Funktionsweise der Gesamt
schaltung auswirken. Zudem sind unter Umständen große parasi
täre Kapazitäten vorhanden, die die Schaltgeschwindigkeit ei
ner solchen Schaltung negativ beeinflussen.
Bei der SOI-Technologie können in einer Halbleiterschicht auf
der Isolationsschicht CMOS-Transistoren und andere Halblei
terbauelemente nebeneinander realisiert werden, wobei die
Halbleiterschicht zwischen den einzelnen Bauelementen ein
facherweise bis auf die Isolationsschicht entfernt wird, um
die Bauelemente gegeneinander zu isolieren. Elektrische Ver
bindungen zwischen den Bauelementen sind dabei in einer sepa
raten Verdrahtungsebene oberhalb der Halbleiterschicht reali
siert.
Neben einer Ansteuerlogik in CMOS-Technologie ist es erstre
benswert, in der Halbleiterschicht auf der Isolationsschicht
auch Leistungsbauelemente, beispielsweise Leistungs-MOSFET
oder Bipolartransistoren zu realisieren, die gegenüber den
Logiktransistoren eine erheblich höhere Spannungsfestigkeit
aufweisen. Übliche Versorgungsspannungen für Logiktransisto
ren liegen zwischen 1,5 V und 5 V, während die bei Leistungs
bauelementen auftretenden Spannungen üblicherweise zwischen
10 V und 100 V und mehr betragen.
Die Spannungsfestigkeit eines auf einer Isolationsschicht auf
einem Substrat gebildeten Transistors ist durch die Dicke der
Isolationsschicht bestimmt. Das Substrat unterhalb der Isola
tionsschicht liegt normalerweise auf dem niedrigsten in einer
Schaltung anliegenden Potential, üblicherweise Masse, so dass
die Isolationsschicht die Spannungsdifferenz zwischen dem
größten Potential in der Schaltungsanordnung oberhalb der I
solationsschicht und dem niedrigsten Potential aufnehmen
muss.
Zur Realisierung von Leistungsbauelementen auf einer Isolati
onsschicht auf einem Substrat ist es bekannt, eine Isolati
onsschicht zu verwenden, deren Dicke bis zu 1 µm betragen
kann, um dadurch die Spannungsfestigkeit zu erhöhen, während
bei SOI-Schaltungen für eine Ansteuerlogik die Dicke der Iso
lationsschicht üblicherweise zwischen 50 nm und 200 nm beträgt.
Dies bringt einige Nachteile mit sich: Die Dicke der Isolati
onsschicht beeinflusst die Eigenschaften der realisierten
Bauelemente. Um Bauelemente mit gleichen Eigenschaften zu er
halten, sind daher für jede Isolationsschicht mit unter
schiedlicher Dicke eigene Entwurfsparameter zu ermitteln, die
bei der Herstellung der Bauelemente benötigt werden. Außerdem
nimmt die mechanische Verspannung in dem Gebilde aus Halblei
tersubstrat, Isolationsschicht und darüberliegender Halblei
terschicht mit zunehmender Dicke der Isolationsschicht zu.
Schließlich erhöht sich der Wärmewiderstand zwischen der
Halbleiterschicht, in der die Bauelemente realisiert sind,
und dem Halbleitersubstrat. Die in den Bauelementen entste
hende Wärme kann dadurch über das Substrat, das auf einen
Kühlkörper aufgebracht sein kann, mit zunehmender Dicke der
Isolationsschicht schlechter abgeleitet werden. Gerade die
Fähigkeit Verlustleistung aufzunehmen und in Form von Wärme
an die Umgebung abzugeben spielt aber bei Leistungsbauelemen
ten eine wichtige Rolle. So müssen beispielsweise bei der An
steuerung von Motorbrücken mittels Leistungstransistoren die
Leistungstransistoren dafür ausgelegt sein, die Verlustleis
tung aufzunehmen und als Wärme abzuführen.
Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauele
ment mit einem Halbleitersubstrat, einer Isolationsschicht
auf dem Halbleitersubstrat und einer Halbleiterschicht auf
der Isolationsschicht zur Verfügung zu stellen, das eine hohe
Spannungsfestigkeit und einen geringen Wärmewiderstand zwi
schen dem Substrat und der Halbleiterschicht aufweist.
Dieses Aufgabe wird durch ein Halbleiterbauelement gemäß den
Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Das erfindungsgemäße Halbleiterbauelement weist ein Halblei
tersubstrat, eine Isolationsschicht auf dem Halbleitersub
strat und eine auf der Isolationsschicht angeordnete Halblei
terschicht auf, wobei in der Halbleiterschicht eine erste do
tierte Anschlusszone, eine zweite dotierte Anschlusszone und
eine zwischen der ersten und zweiten Anschlusszone angeordne
te Driftzone ausgebildet ist. Erfindungsgemäß schließt sich
wenigstens eine der ersten und zweiten Anschlusszonen direkt
an das Halbleitersubstrat an, wobei die wenigstens eine sich
an das Halbleitersubstrat anschließende Anschlusszone komple
mentär zu dem Halbleitersubstrat dotiert ist.
Das erfindungsgemäße Halbleiterbauelement ist eine Diode,
wenn die ersten und zweiten Anschlusszonen komplementär zu
einander dotiert sind, wobei eine der Anschlusszonen die Ano
de und die andere der Anschlusszonen die Kathode bildet. Das
erfindungsgemäße Halbleiterbauelement ist ein Transistor,
wenn die Anschlusszonen vom gleichen Leitungstyp sind, wobei
dann gemäß einer Ausführungsform der Erfindung eine komple
mentär zu den Anschlusszonen dotierte Sperrzone zwischen der
zweiten Anschlusszone und der Driftzone angeordnet ist.
Bei Anlegen einer Spannung zwischen der ersten und zweiten
Anschlusszone wird diese Spannung in der Halbleiterschicht im
wesentlichen von der Driftzone aufgenommen, die üblicherweise
schwächer als die erste und zweite Anschlusszone, bzw. die
Sperrzone, dotiert ist. Das Halbleitersubstrat befindet sich
üblicherweise auf dem niedrigsten Potential in der Schaltung
und die Leitungstypen der sich direkt an das Halbleitersub
strat anschließenden Anschlusszone und des Halbleitersub
strats sind so gewählt, dass der Halbleiterübergang zwischen
der Anschlusszone und dem Halbleitersubstrat stets in Sperr
richtung gepolt ist. Ausgehend von der sich direkt an das
Halbleitersubstrat anschließenden Anschlusszone bildet sich
bei Anlegen einer Spannung zwischen der ersten und zweiten
Anschlusszone, bzw. bei Anlegen eines positiven Potentials an
die erste Anschlusszone, eine Raumladungszone in dem Halblei
tersubstrat aus, die auch unterhalb der Driftzone verläuft.
Das Potential in dem Halbleitersubstrat unterhalb der Drift
zone und der Isolationsschicht ist durch die Raumladungszone
höher als das niedrigste Potential der Schaltung, an das das
Halbleitersubstrat angeschlossen ist.
Die an der Isolationszone zwischen der Driftzone und dem
Halbleitersubstrat anliegende Spannung ist bedingt durch die
Raumladungszone bei dem erfindungsgemäßen Halbleiterbauele
ment geringer als die Spannungsdifferenz zwischen dem Poten
tial an der ersten Anschlusszone und dem niedrigsten Potenti
al des Substrats. Die Dicke der Isolationszone muss bei dem
erfindungsgemäßen Halbleiterbauelement damit nicht auf die
maximal auftretende Spannung ausgelegt sein, sondern kann
entsprechend der geringeren Potentialdifferenz zwischen der
Driftzone und der Raumladungszone in dem Halbleitersubstrat
dünner dimensioniert sein, dadurch wird bei den üblichen e
lektrischen Isolationsschichten, wie Siliziumnitrid oder Si
liziumoxid, die schlechte Wärmeleiteigenschaften aufweisen,
ein geringerer Wärmewiderstand erreicht.
Vorteilhafterweise weist die Driftzone nach Art eines Kompen
sationsbauelements benachbart angeordnete jeweils komplemen
tär dotierte Abschnitte auf, die sich vorzugsweise jeweils in
Längsrichtung zwischen der ersten Anschlusszone und der
Sperrzone bei Transistoren oder zwischen der ersten An
schlusszone der zweiten Anschlusszone bei Dioden erstrecken.
Die einzelnen komplementär dotierten Abschnitte sind so auf
einander abgestimmt, dass die Anzahl der p-Ladungsträger der
Anzahl der n-Ladungsträger in der Driftzone entspricht. Bei
Anlegen einer Sperrspannung räumen sich die komplementär do
tierten Abschnitte gegenseitig aus, woraus eine hohe Durch
bruchspannung resultiert. Die sich gegenseitig ausräumenden
Abschnitte können vergleichsweise hoch dotiert sein und tra
gen so zu einem geringen Widerstand bei Anlegen einer Fluss
spannung bei.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei
spielen anhand von Figuren näher erläutert. In den Figuren
zeigt
Fig. 1 ein erstes Ausführungsbeispiel eines erfindungsge
mäßen Halbleiterbauelements, das als Diode ausge
bildet ist, in Seitenansicht im Querschnitt,
Fig. 2 ein zweites Ausführungsbeispiel eines erfindungsge
mäßen Halbleiterbauelements, das als MOS-Transistor
ausgebildet ist, in Seitenansicht im Querschnitt,
Fig. 3 ein als MOS-Transistor ausgebildetes erfindungsge
mäßes Halbleiterbauelement mit komplementär dotier
ten Abschnitten in der Driftzone,
Fig. 4 ein als Bipolartransistor ausgebildetes erfindungs
gemäßes Halbleiterbauelement in Seitenansicht im
Querschnitt.
In den Figuren bezeichnen, sofern nicht anders angegeben
gleiche Bezugszeichen gleiche Teile und Abschnitte mit glei
cher Bedeutung.
Fig. 1 zeigt ein als Diode ausgebildetes erfindungsgemäßes
Halbleiterbauelement in Seitensicht im Querschnitt. Das Bau
element weist ein Halbleitersubstrat 10 mit einer auf dem
Halbleitersubstrat 10 ausgebildeten Isolationsschicht 20 auf.
Das Halbleitersubstrat 10 besteht vorzugsweise aus Silizium,
die Isolationsschicht 20 aus Siliziumoxid oder Siliziumnit
rid. Auf der Isolationsschicht 20 ist eine Halbleiterschicht
12 angeordnet, in der eine erste Anschlusszone 30, eine zwei
te Anschlusszone 40 und eine Driftzone 32 zwischen der ersten
und zweiten Anschlusszone 30, 40 ausgebildet sind. Die erste
Anschlusszone 30 schließt sich direkt an das Halbleitersub
strat 10 an und erstreckt sich in dem Ausführungsbeispiel
durch die Isolationsschicht 20 bis in das Halbleitersubstrat
10.
Das Halbleitersubstrat 10 und die sich direkt an das Halblei
tersubstrat anschließende erste Anschlusszone 30 sind komple
mentär dotiert. In dem Ausführungsbeispiel ist das Substrat
10 p-dotiert, und die erste Anschlusszone 30 ist n-dotiert.
Die Dotierungsart des Halbleitersubstrats 10 und die Dotie
rungsart der sich daran anschließenden Anschlusszone 10 sind
unter Berücksichtigung der an dem Substrat 10 und der ersten
Anschlusszone 30 zu erwartenden Potentiale so gewählt, dass
der Halbleiterübergang zwischen der ersten Anschlusszone 30
und dem Substrat stets in Sperrrichtung gepolt oder spannungsfrei
ist. Liegt, das Substrat 10 wie üblich auf dem nied
rigsten in der Schaltung auftretenden Potential GND, bei
spielsweise Masse, so kann das Potential an der ersten An
schlusszone 30 dem des Substrats 10 entsprechen, der Halblei
terübergang ist dann spannungsfrei, oder das Potential an der
ersten Anschlusszone 30 kann größer als das Potential des
Substrats 10 sein, der Halbleiterübergang ist dann in Sperr
richtung gepolt.
Liegt das Substrat stets auf dem höchsten Potential in der
Schaltung, so ist die erste Anschlusszone anders als in dem
Ausführungsbeispiel dargestellt p-dotiert und das Substrat
ist n-dotiert.
Die erste n-dotierte Anschlusszone 30 bildet die Kathode K
des als Diode ausgebildeten in Fig. 1 dargestellten Bauele
ments und die p-dotierte zweite Anschlusszone 40 bildet die
Anode.
Bei Anlegen einer Sperrspannung zwischen der ersten An
schlusszone 30 und der zweiten Anschlusszone 40, wozu die
zweite Anschlusszone 40 beispielsweise auf das Potential des
Substrats 10 und die erste Anschlusszone 30 auf ein positives
Potential gelegt wird, fällt annäherungsweise die gesamte
Spannung über der Driftzone 32 ab, die geringer als die erste
und zweite Anschlusszone 30, 40 dotiert ist.
In dem Halbleitersubstrat 10 kommt es ausgehend von der ers
ten Anschlusszone 30 zur Ausbildung einer Raumladungszone
RLZ, deren Grenze in Fig. 1 gestrichelt dargestellt ist, wobei
das Potential in der Raumladungszone ausgehend von der ersten
Anschlusszone 30 zu den Grenzen der Raumladungszone hin ste
tig abnimmt. Die Raumladungszone erstreckt sich dabei über
die Länge der Driftstrecke 32 unterhalb der Isolationsschicht
20. In der Weise, in der das Potential in der Driftzone 32
ausgehend von der ersten Anschlusszone 30 bis zu der An
schlusszone 40 abnimmt und dort einen Minimalwert erreicht,
nimmt auch das Potential der Raumladungszone RLZ in dem Sub
strat 10 unterhalb der Isolationsschicht 20 ausgehend von der
ersten Anschlusszone 30 ab. Durch die sich unterhalb der
Driftzone 32 in dem Substrat 10 ausbildende Raumladungszone
RLZ ist die maximale an der Isolationsschicht 20 zwischen der
Driftzone 32 und dem Substrat 10 anliegenden Spannung gerin
ger als die maximal auftretende Spannung, die der Differenz
zwischen dem Potential an der ersten Anschlusszone 30 und dem
niedrigsten Potential GND entspricht, an das das Substrat 10
angeschlossen ist.
Die an der Isolationsschicht 20 anliegende Spannung ist Null,
wenn, der Potentialverlauf in der Driftzone 32 dem Potential
verlauf in der Raumladungszone RLZ unterhalb der Isolations
schicht 20 entspricht. Bei dem erfindungsgemäßen Halbleiter
bauelement ist die Isolationsschicht 20 damit dank der Raum
ladungszone RLZ, die sich durch die direkt an dem Substrat 10
anliegende erste Anschlusszone 30 ausbilden kann, damit einer
geringeren Spannungsbelastung ausgesetzt als bei vergleichba
ren Bauelementen, bei denen sich die erste Anschlusszone
nicht an das Substrat anschließt. Bei dem erfindungsgemäßen
Bauelement kann dadurch eine dünnere Isolationsschicht 20 als
bei vergleichbaren Bauelementen bei gleicher Spannungsfestig
keit verwendet werden, was wiederum zu einem geringeren Wär
mewiderstand zwischen der Halbleiterschicht 12 oberhalb der
Isolationsschicht 20 und dem Substrat 10 führt. Hieraus re
sultiert eine bessere Wärmeableitung aus der Halbleiter
schicht 12 in das Substrat 10 und an einen gegebenenfalls an
das Substrat 10 angeschlossenen Kühlkörper.
Fig. 2 zeigt ein Ausführungsbeispiel eines als n-Kanal-MOS-
Transistor ausgebildeten erfindungsgemäßen Halbleiterbauele
ments. Das Bauelement weist ein Halbleitersubstrat 10 mit ei
ner auf dem Substrat 10 aufgebrachten Isolationsschicht 20
und einer auf der Isolationsschicht aufgebrachten Halbleiter
schicht 12 auf, wobei in der Halbleiterschicht 12 eine n-
dotierte erste Anschlusszone 30, eine n-dotierte zweite Anschlusszone
42 und eine Driftzone 32 zwischen der ersten und
zweiten Anschlusszone 30, 42 ausgebildet ist. Die erste An
schlusszone 30 ist komplementär zu dem Substrat 10 dotiert
und reicht durch die Isolationsschicht 20 bis in das Halblei
tersubstrat 10.
Die Driftzone 32 schließt sich unmittelbar an die erste An
schlusszone 30 an. Zwischen der zweiten Anschlusszone 42 und
der Driftzone 32 ist eine p-dotierte Sperrzone 50 ausgebil
det. Bei dem Ausführungsbeispiel gemäß Fig. 2 bildet die
erste Anschlusszone 30 die Drain-Zone, die zweite Anschluss
zone 42 die Source-Zone und die Sperrzone 50 die Body-Zone
(das Body-Gebiet) des MOS-Transistors. Oberhalb der Sperrzone
50 ist eine Gate-Elektrode 60 aufgebracht, die mittels einer
Isolationsschicht 62 gegenüber der Halbleiterschicht 12 iso
liert ist.
Bei Anlegen eines gegenüber dem Bezugspotential GND des Sub
strats 10 positiven Potentials an die Drain-Zone 30 und bei
Anlegen eines geringeren Potentials, vorzugsweise des Bezugs
potentials GND, an die Source-Zone 42 kommt es zum einen zu
einem Spannungsabfall in der Driftzone 32 zwischen der Drain-
Zone 30 und der Sperrzone 50 und zur Ausbildung einer Raumla
dungszone RLZ in dem Halbleitersubstrat 10 ausgehend von der
Drain-Zone 30, wobei sich die Raumladungszone RLZ in dem Sub
strat 10 bis unterhalb der Sperrzone 50 erstrecken kann. Der
maximale Spannungsabfall zwischen der Drain und Source-Zone
30, 42 wird dabei erreicht, wenn der Transistor sperrt, wenn
also keine geeignete Ansteuerspannung zwischen Gate 60 und
Source 42 anliegt. Für diesen Fall muss die Isolationsschicht
20 dimensioniert sein.
Bedingt durch die Ausbildung der Raumladungszone RLZ ist die
maximal an der Isolationsschicht 20 anliegende Spannung ge
ringer als die Differenz zwischen dem Potential an der Drain-
Zone 30 und dem Bezugspotential GND. Der erfindungsgemäße
MOS-Transistor kann somit mit Spannungen betrieben werden,
die höher sind, als die für die die Isolationsschicht 20 aus
gelegt ist. Der erfindungsgemäße MOS-Transistor kann deshalb
zusammen mit MOS-Transistoren für eine Ansteuerlogik auf der
selben Isolationsschicht realisiert sein, wobei die Isolati
onsschicht nur auf die geringeren in der Ansteuerlogik auf
tretenden Spannungen ausgelegt zu sein braucht.
Der erfindungsgemäße MOS-Transistor kann beispielsweise mit
einer Spannungsfestigkeit bis zu 40 V auf einer Isolations
schicht realisiert werden, die eine auf die Realisierung ei
ner Ansteuerlogik ausgelegte Dicke zwischen 50 nm und 200 nm
aufweist, und die damit erheblich dünner ist, als eine Isola
tionsschicht, die für eine Spannungsfestigkeit von 40 V ausge
legt ist.
Wie in Fig. 2 gezeigt ist, ist die Halbleiterschicht 12 ne
ben dem Transistor vorzugsweise bis auf die Isolationsschicht
entfernt, um den Transistor gegenüber anderen (nicht darge
stellten) Bauelementen auf der Isolationsschicht 20 zu iso
lieren. Die Verbindung zwischen dem Transistor und anderen
Bauelementen erfolgt in einer nicht näher dargestellten Ver
drahtungsebene oberhalb der Halbleiterschicht 12.
Fig. 3 zeigt ein Ausführungsbeispiel eines als MOS-
Transistor ausgebildeten erfindungsgemäßen Halbleiterbauele
ments, das sich von dem in Fig. 2 dargestellten dadurch un
terscheidet, dass sich auch die n-dotierte Source-Zone 42
durch die Isolationsschicht 20 bis in das p-dotierte Halblei
tersubstrat 10 erstreckt. Dieser MOS-Transistor eignet sich
insbesondere als sogenannter High-Side-Schalter, bei dem so
wohl der Source-Anschluss als auch der Drain-Anschluss auf
einem hohen Potential liegen können. Liegt dabei an der Sour
ce-Zone 42 ein gegenüber dem Bezugspotential GND positives
Potential an, und liegt die Drain-Zone 30 auf Bezugspotenti
al. so breitet sich die Raumladungszone in dem Halbleitersub
strat 10 ausgehend von der Source-Zone 42 aus.
In dem Fall, in dem sowohl ein gegenüber dem Bezugspotential
GND positives Potential an der Drain-Zone 30 und an der Sour
ce-Zone 42 anliegt, breitet sich eine Raumladungszone ausge
hend von der Drain-Zone 30 und der Source-Zone 42 aus.
Der Transistor nach Fig. 3 unterscheidet sich von dem in
Fig. 2 dargestellten weiterhin dadurch, dass der Transistor
symmetrisch bezüglich der Source-Zone 42 ausgebildet ist. So
schließt sich in dem Beispiel links der Source-Zone 42 eine
weitere Sperrzone 52 mit einer darüberliegenden Gate-
Elektrode 64, eine Driftzone 34 und eine nicht dargestellte
weitere Drain-Zone an, wobei die beiden Gate-Elektroden 60,
64 miteinander verbunden sind und wobei die beiden Drain-
Zonen miteinander verbunden sind.
Die Driftzone 32 kann bei den erfindungsgemäßen Bauelementen
vom selben Leitungstyp wie die erste Anschlusszone 30, d. h.
die Kathode in Fig. 1 und die Drain-Zone D in Fig. 2, sein,
wobei die Driftzone allerdings schwächer als die erste An
schlusszone 30 dotiert ist. Gemäß einer Ausführungsform der
Erfindung ist vorgesehen, dass die Driftzone jeweils komple
mentär dotierte Abschnitte 32A-32F aufweist, wie dies bei dem
perspektivisch dargestellten MOS-Transistor in Fig. 3 darge
stellt ist. Bei dem Ausführungsbeispiel in Fig. 3 wechseln
sich n-dotierte Abschnitte 32A, 32C, 32E und p-dotierte Ab
schnitte 32B, 32D, 32F ab, wobei sich die Abschnitte 32A-32F
in Längsrichtung zwischen der Kanalzone 50 und der Drain-Zone
30 erstrecken. Die n-dotierten Abschnitte 32A, 32C, 32E sind
an die n-dotierte Drain-Zone 30 und die p-dotierten Abschnit
te sind an die p-dotierte Kanalzone 50 angeschlossen.
Die Anordnung komplementär dotierter Abschnitte in der Drift
zone ist von sogenannten Kompensationsbauelementen bekannt.
Hierbei können die n-dotierten Abschnitte 32A, 32C, 32E höher
dotiert werden als bei herkömmlichen Bauelementen, bei den
keine komplementären (p-dotierten) Abschnitte vorhanden sind.
Die höhere Dotierung der n-Abschnitte 32A, 32C, 32E führt zu
einem geringeren Widerstand der Driftzone bei leitendem Bau
element, d. h. bei Anlegen einer Flussspannung. Bei Anlegen
einer Sperrspannung räumen sich die n-dotierten Abschnitte
32A, 32C, 32E und die p-dotierten Abschnitte 32B, 32D, 32F
gegenseitig aus, woraus eine hohe Durchbruchspannung resul
tiert.
Fig. 4 zeigt ein als Bipolartransistor ausgebildetes erfin
dungsgemäßes Halbleiterbauelement mit einem p-dotierten Halb
leitersubstrat 10, einer auf dem Substrat 10 aufgebrachten
Isolationsschicht 20 und einer Halbleiterschicht 12 auf der
Isolationsschicht 20, wobei in der Halbleiterschicht eine n-
dotierte erste Anschlusszone 30, eine n-dotierte zweite An
schlusszone 42, eine Driftzone 32 und eine p-dotierte Sperr
zone 50 zwischen der Driftzone 32 und der zweiten Anschluss
zone ausgebildet sind. Die erste Anschlusszone 30 bildet den
Kollektor K des Transistors und erstreckt sich durch die Iso
lationsschicht 20 bis in das Halbleitersubstrat 10. Die zwei
te Anschlusszone 42 bildet den Emitter E und kann sich abhän
gig vom Verwendungszweck des Transistors wie der Kollektor
bis K in das Substrat 10 erstrecken. Die Sperrzone 50 bildet
die Basis des Transistors.
Claims (10)
1. Halbleiterbauelement, das folgende Merkmale aufweist:
- - ein Halbleitersubstrat (10),
- - eine Isolationsschicht (20) auf dem Halbleitersubstrat (10),
- - eine auf der Isolationsschicht (20) angeordnete Halbleiter schicht (12), in der eine erste dotierte Anschlusszone (30), eine zweite dotierte Anschlusszone (40; 42) und zwischen der ersten und zweiten Anschlusszone (30, 40; 30, 42) eine Drift zone (32) ausgebildet ist,
2. Halbleiterbauelement nach Anspruch 1, bei dem die erste
Anschlusszone (30) und die zweite Anschlusszone (42) durch
die Isolationsschicht bis in das Substrat reichen.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die
zweite Anschlusszone (40) von einem zu der ersten Anschluss
zone (30) komplementären Leitungstyp ist.
4. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die
zweite Anschlusszone (42) vom selben Leitungstyp wie die
erste Anschlusszone (30) ist, und bei dem zwischen der zwei
ten Anschlusszone (42) und der Driftzone (32) eine Sperrzone
(50) von einem zu der ersten und zweiten Anschlusszone (30,
42) komplementären Leitungstyp angeordnet ist.
5. Halbleiterbauelement nach einem der vorangehenden Ansprü
che, beidem die Driftzone (32) vom selben Leitungstyp wie
die erste Anschlusszone (30) ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei
dem die Driftzone komplementär dotierte benachbarte Abschnit
te (32A-32F) aufweist.
7. Halbleiterbauelement nach Anspruch 6, bei dem die komple
mentär dotierten Abschnitte (32A-32F) in Längsrichtung zwi
schen der ersten und zweiten Anschlusszone oder der Sperrzone
(50) und der ersten Anschlusszone (30) verlaufen.
8. Halbleiterbauelement nach Anspruch 6 oder 7, bei dem die
Abschnitte (32A, 32C, 32E), die vom selben Leitungstyp wie
die erste Anschlusszone (30) sind, an die erste Anschlusszone
(30) angeschlossen sind und bei dem Abschnitte, die vom sel
ben Leitungstyp wie die Sperrzone (50) sind, an die Sperrzone
(50) angeschlossen sind.
9. Halbleiterbauelement nach Anspruch 6 oder 7, bei dem die
Abschnitte, die vom selben Leitungstyp wie die erste An
schlusszone sind, an die erste Anschlusszone angeschlossen
sind und bei dem die komplementär dotierten Abschnitte, die
vom selben Leitungstyp wie die zweite Anschlusszone sind, an
die zweite Anschlusszone angeschlossen sind.
10. Halbleiterbauelement nach einem der vorangehenden Ansprü
che, bei dem das Halbleitersubstrat p-dotiert ist und bei dem
die wenigstens eine sich an das Halbleitersubstrat (10) an
schließende Anschlusszone (30, 42) n-dotiert ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10106073A DE10106073C2 (de) | 2001-02-09 | 2001-02-09 | SOI-Bauelement |
US10/073,847 US6873012B2 (en) | 2001-02-09 | 2002-02-11 | SOI component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10106073A DE10106073C2 (de) | 2001-02-09 | 2001-02-09 | SOI-Bauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10106073A1 DE10106073A1 (de) | 2002-08-29 |
DE10106073C2 true DE10106073C2 (de) | 2003-01-30 |
Family
ID=7673506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10106073A Expired - Fee Related DE10106073C2 (de) | 2001-02-09 | 2001-02-09 | SOI-Bauelement |
Country Status (2)
Country | Link |
---|---|
US (1) | US6873012B2 (de) |
DE (1) | DE10106073C2 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040192067A1 (en) * | 2003-02-28 | 2004-09-30 | Bruno Ghyselen | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
JP2005020518A (ja) * | 2003-06-27 | 2005-01-20 | Renesas Technology Corp | 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法 |
DE10343503B3 (de) * | 2003-09-19 | 2006-02-02 | Infineon Technologies Ag | SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung |
DE102005041838B3 (de) * | 2005-09-02 | 2007-02-01 | Infineon Technologies Ag | Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements |
US7285469B2 (en) | 2005-09-02 | 2007-10-23 | Intersil Americas | Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns |
DE102005045910B4 (de) * | 2005-09-26 | 2010-11-11 | Infineon Technologies Austria Ag | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand |
US7777257B2 (en) * | 2007-02-14 | 2010-08-17 | Freescale Semiconductor, Inc. | Bipolar Schottky diode and method |
JP2012514316A (ja) * | 2008-09-24 | 2012-06-21 | エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ | 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法 |
US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
KR101408475B1 (ko) | 2008-10-30 | 2014-06-19 | 소이텍 | 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들 |
US10078207B2 (en) | 2015-03-18 | 2018-09-18 | Endochoice, Inc. | Systems and methods for image magnification using relative movement between an image sensor and a lens assembly |
US10401611B2 (en) | 2015-04-27 | 2019-09-03 | Endochoice, Inc. | Endoscope with integrated measurement of distance to objects of interest |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0497427A2 (de) * | 1991-02-01 | 1992-08-05 | Koninklijke Philips Electronics N.V. | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung |
DE19702102A1 (de) * | 1996-01-22 | 1997-07-24 | Fuji Electric Co Ltd | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
US6153912A (en) * | 1999-10-25 | 2000-11-28 | Advanced Micro Devices, Inc. | SOI with conductive metal substrate used as VSS connection |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
-
2001
- 2001-02-09 DE DE10106073A patent/DE10106073C2/de not_active Expired - Fee Related
-
2002
- 2002-02-11 US US10/073,847 patent/US6873012B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0497427A2 (de) * | 1991-02-01 | 1992-08-05 | Koninklijke Philips Electronics N.V. | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung |
DE19702102A1 (de) * | 1996-01-22 | 1997-07-24 | Fuji Electric Co Ltd | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
US6153912A (en) * | 1999-10-25 | 2000-11-28 | Advanced Micro Devices, Inc. | SOI with conductive metal substrate used as VSS connection |
Also Published As
Publication number | Publication date |
---|---|
DE10106073A1 (de) | 2002-08-29 |
US6873012B2 (en) | 2005-03-29 |
US20020113275A1 (en) | 2002-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008064686B4 (de) | Halbleitervorrichtung | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE112013000784B4 (de) | Halbleiteranordnung mit aktikver Driftzone | |
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE68926384T2 (de) | Lateraler Leitfähigkeitsmodulations-MOSFET | |
DE69324871T2 (de) | Hochspannungs-MIS-Feldeffektransistor und integrierte Halbleiterschaltung | |
DE10214151A1 (de) | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich | |
DE10106073C2 (de) | SOI-Bauelement | |
DE19651247A1 (de) | Eingabe/Ausgabeschutzschaltung mit einer SOI-Struktur | |
DE102013206057A1 (de) | Integriertes schaltbauelement mit parallelem gleichrichterelement | |
DE102016105908A1 (de) | High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk | |
DE10012610C2 (de) | Vertikales Hochvolt-Halbleiterbauelement | |
DE10052170A1 (de) | Halbleiterbauelement | |
DE10313712B4 (de) | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen | |
DE3540433C2 (de) | ||
EP1245050B1 (de) | Steuerbares in beide richtungen sperrendes halbleiterschaltelement | |
DE10214160B4 (de) | Halbleiteranordnung mit Schottky-Kontakt | |
DE102005045910B4 (de) | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand | |
DE19902749C2 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE10343503B3 (de) | SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung | |
DE102004006002B3 (de) | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit | |
DE10005772B4 (de) | Trench-MOSFET | |
DE102004045944B4 (de) | MOS-Feldeffekttransistor | |
DE68910150T2 (de) | Zweirichtungs-MOS-Schalter. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |