JPH0246778A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0246778A JPH0246778A JP19840388A JP19840388A JPH0246778A JP H0246778 A JPH0246778 A JP H0246778A JP 19840388 A JP19840388 A JP 19840388A JP 19840388 A JP19840388 A JP 19840388A JP H0246778 A JPH0246778 A JP H0246778A
- Authority
- JP
- Japan
- Prior art keywords
- type ion
- layer
- implanted
- ion implantation
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 19
- 239000007943 implant Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000005465 channeling Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- KRQUFUKTQHISJB-YYADALCUSA-N 2-[(E)-N-[2-(4-chlorophenoxy)propoxy]-C-propylcarbonimidoyl]-3-hydroxy-5-(thian-3-yl)cyclohex-2-en-1-one Chemical compound CCC\C(=N/OCC(C)OC1=CC=C(Cl)C=C1)C1=C(O)CC(CC1=O)C1CCCSC1 KRQUFUKTQHISJB-YYADALCUSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910001216 Li2S Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
る。
（り従来の技術
Ｓ ｉ Ｆ−７”ｎ”Ｇ ａ Ａ ｓ基板（−？ヤリア
濃度〜１０ 傷 〕上に形成さｎたエピタキシャル成長
１！ （＋−Ｙ！７７ａ１５〜８Ｘ １０１５．−ｍｓ
−’、厚す１．５μｍ〕に注入イオンＳｉ１注入エネル
ギー４００ＫｅＶ１注入量３Ｘ１０ ａｍ の条件
でｎをイオン注入層を形成し、続いて、注入イオンＺｎ
、注入エネルギーｓ ｏ Ｋ ｅ Ｖ、注入量５×１
（） １４ 、ｍ−２の条件でＰ型イオン注入層を形成
し、ｐｎ接合を形成し比場合の濃度プロファイルは第４
因に示す如くなる。 斯様にして形成さｎたｐｎ接合を備えた半導体装置とし
ては、例えばバラクタダイオードがあり、このバラクタ
ダイオードの場合、濃度プロファイルは理論分布（＃！
４■の一点鎖線）に近いことが要求さｎる。 （ハ）発明が解決しようとするａ題 しかしながら、Ｐ層の濃度７”ＣＩファイルのフロント
側（表面＠］では略理論分布に近い曲線が得らｎている
ものの、濃度１０フアイルのリア側（裏面１１）では理
論分布から大きくずれている。 このずｎは、イオンが結晶中に注入さ３九際、該イオン
が結晶中で散乱さｎ、この散乱中に該イオンがチャネル
軸方向に曲げらｎてチャネルする成分によフ生じると考
えらｎている（ＪｈｐｈｘｚａｘＪａｌｙｎｘｈｘ、
ｏｒ Ａｐｒ、ｘｚｎ ＰＨｘｓｘａｔｓ Ｖ
ｏｘ、。 ２１；ＮＯ，２、Ｆｚｎｕａムｎｔ、１９８２ ＰＰ
ＬＩＯ３−Ｌｉ２Ｓ、半導体イオン注入技術Ｐ３１参照
】。 このずれによりｐｎ接合界面の急峻性が損なわれ、寄生
容量が増大しくｎ層側の濃度に比べ２層側の濃度が急峻
に立上。ていないと、ＰＩｇ！Ｉｇａへも空乏層が延び
、この空乏層が寄生容量となる。）斯かるｐｎ接合を備
え九半導体装置の性能が劣化するという問題がある。 また、チャンネリングが大きいと、テール部における前
記ずれがクエへ面内でばらつくなめ、斯かるｐｎ接合を
備えた半導体装置の歩留りが低下するという問題がある
。 本発明は上述の事情に鑑み為されたものであり、性能劣
化及び歩留りの低下を抑制することのできるｐｎ接合を
備えた半導体装置１に提供しようとするものである。 に）課Ｍを解決′ｒる之めの手段 本発明は、半導体基板にイオン注入し、ｎ型イオン注入
層を形成する工程と、前記ｎ型イオン注入層にイオン注
入し、名１のＰ型イオン注入層を形成する工程と、前記
ｎ型イオン注入層にイオン注入し、前記第１のＰ型注入
層よりも低濃度かつ基板表面から深い位置に第２のＰ型
イオン注入層を形成する工程、とを含むことを特徴とす
る半導体装置の製造方法である。 （ホ）作用 第１＋２）Ｐ型イオン注入層は高濃度であるので、コン
タクト抵抗を低減することができ、ま几、基板表面から
浅い位置に形成さｎる（低エネルギーのイオン注入で形
成さｎる）ので、テール部の濃度プロファイルが第２の
Ｐ型イオン注入層とｎ型イオン注入層で形成さｎるｐｎ
接合に与える影響を抑えることができる。 まｔ１第２のＰ型イオン注入層は低濃度かつ基板表面か
ら深い位置に形成さｎる（高エネルギーのイオン注入で
形成さｎる）ので、チャンネリングの影響の少ない急峻
な部分ｔ−ｎ型イオン注入層との接合界面部分に位置さ
せることができる。 （へ）実施例 本発明の一実施例として”のバラクタダイオードの作製
方法を第１図（＆）乃至（ｅ）の工程説明因に基づいて
説明する。 Ｓ ｌ ）−−デｎ”ＧａＡｇ基板（−？’！’５ｊ７
濃度〜１０ ” ８ａｓ−” ） （１）上に’８１ド
ープｎ−エピタキシャル成長層（キャリア濃度５〜８×
ｌＯ偶膜厚１．５＋ｓｍ）（２）ｆ形成し、この成長層
（２）上に選択的に開孔さｎたフォトレジスト（８）を
形′成する
濃度〜１０ 傷 〕上に形成さｎたエピタキシャル成長
１！ （＋−Ｙ！７７ａ１５〜８Ｘ １０１５．−ｍｓ
−’、厚す１．５μｍ〕に注入イオンＳｉ１注入エネル
ギー４００ＫｅＶ１注入量３Ｘ１０ ａｍ の条件
でｎをイオン注入層を形成し、続いて、注入イオンＺｎ
、注入エネルギーｓ ｏ Ｋ ｅ Ｖ、注入量５×１
（） １４ 、ｍ−２の条件でＰ型イオン注入層を形成
し、ｐｎ接合を形成し比場合の濃度プロファイルは第４
因に示す如くなる。 斯様にして形成さｎたｐｎ接合を備えた半導体装置とし
ては、例えばバラクタダイオードがあり、このバラクタ
ダイオードの場合、濃度プロファイルは理論分布（＃！
４■の一点鎖線）に近いことが要求さｎる。 （ハ）発明が解決しようとするａ題 しかしながら、Ｐ層の濃度７”ＣＩファイルのフロント
側（表面＠］では略理論分布に近い曲線が得らｎている
ものの、濃度１０フアイルのリア側（裏面１１）では理
論分布から大きくずれている。 このずｎは、イオンが結晶中に注入さ３九際、該イオン
が結晶中で散乱さｎ、この散乱中に該イオンがチャネル
軸方向に曲げらｎてチャネルする成分によフ生じると考
えらｎている（ＪｈｐｈｘｚａｘＪａｌｙｎｘｈｘ、
ｏｒ Ａｐｒ、ｘｚｎ ＰＨｘｓｘａｔｓ Ｖ
ｏｘ、。 ２１；ＮＯ，２、Ｆｚｎｕａムｎｔ、１９８２ ＰＰ
ＬＩＯ３−Ｌｉ２Ｓ、半導体イオン注入技術Ｐ３１参照
】。 このずれによりｐｎ接合界面の急峻性が損なわれ、寄生
容量が増大しくｎ層側の濃度に比べ２層側の濃度が急峻
に立上。ていないと、ＰＩｇ！Ｉｇａへも空乏層が延び
、この空乏層が寄生容量となる。）斯かるｐｎ接合を備
え九半導体装置の性能が劣化するという問題がある。 また、チャンネリングが大きいと、テール部における前
記ずれがクエへ面内でばらつくなめ、斯かるｐｎ接合を
備えた半導体装置の歩留りが低下するという問題がある
。 本発明は上述の事情に鑑み為されたものであり、性能劣
化及び歩留りの低下を抑制することのできるｐｎ接合を
備えた半導体装置１に提供しようとするものである。 に）課Ｍを解決′ｒる之めの手段 本発明は、半導体基板にイオン注入し、ｎ型イオン注入
層を形成する工程と、前記ｎ型イオン注入層にイオン注
入し、名１のＰ型イオン注入層を形成する工程と、前記
ｎ型イオン注入層にイオン注入し、前記第１のＰ型注入
層よりも低濃度かつ基板表面から深い位置に第２のＰ型
イオン注入層を形成する工程、とを含むことを特徴とす
る半導体装置の製造方法である。 （ホ）作用 第１＋２）Ｐ型イオン注入層は高濃度であるので、コン
タクト抵抗を低減することができ、ま几、基板表面から
浅い位置に形成さｎる（低エネルギーのイオン注入で形
成さｎる）ので、テール部の濃度プロファイルが第２の
Ｐ型イオン注入層とｎ型イオン注入層で形成さｎるｐｎ
接合に与える影響を抑えることができる。 まｔ１第２のＰ型イオン注入層は低濃度かつ基板表面か
ら深い位置に形成さｎる（高エネルギーのイオン注入で
形成さｎる）ので、チャンネリングの影響の少ない急峻
な部分ｔ−ｎ型イオン注入層との接合界面部分に位置さ
せることができる。 （へ）実施例 本発明の一実施例として”のバラクタダイオードの作製
方法を第１図（＆）乃至（ｅ）の工程説明因に基づいて
説明する。 Ｓ ｌ ）−−デｎ”ＧａＡｇ基板（−？’！’５ｊ７
濃度〜１０ ” ８ａｓ−” ） （１）上に’８１ド
ープｎ−エピタキシャル成長層（キャリア濃度５〜８×
ｌＯ偶膜厚１．５＋ｓｍ）（２）ｆ形成し、この成長層
（２）上に選択的に開孔さｎたフォトレジスト（８）を
形′成する
【ｇｉ図（＆）】。
仄に、フォトレジスト（８）ヲマスクとし、注入イオン
Ｓ！、注入エネルギー４００ＫｅＶ、注入量３ＸＩＱ”
ａ−”の条件でイオン注入し、ｎ型イオン注入層（３）
を形成する（第１図０］）−０続いて、フォトレジスト
（８）をマスクとし、注入イオンＺｎ、注入エネルギー
３−ＯＫｅＶ、注入量２ Ｘ １０１４ｔｓ−２’の条
件でイオン注入し、第１のＰ型イオン注入層（７）を形
成するｔＩＥＩ図（Ｃ〕）。 さらに、フォトレジスト（８）をマスクとし、注入イオ
ンＺ ｎ、注入エネルギー２００ Ｋ ｅ Ｖ１注入量
ｌＸｌ０１！ａｓ−”の条件でイオン注入し、第２のＰ
型イオン注入Ｎｊ （４）を形成する（男１図（ｄ］〕
。 次に、フォトレジスト（８）を除去し、この後、基板に
８５０℃、０４ｓａｃの熱処理を施こし、注入イオンの
活性化を行なう。最後に、Ｔｉ／Ｐｔ／Ａｕより成るｔ
極（５）及びＡｕｒａより成る電極（６）を形成するこ
とによりバラクタダイオードが完成する（第１因〔ｅ〕
〕。 第３図（ａ）Ｖｉ上記条件でイオン注入して形成さｎた
ｎ′ＩＪイオン注入層（３）、第１ｏＰ型イオン注入層
（力及び第２のＰ型イオン注入層（４）の濃度プロファ
イルを示す図であり、ま九第３肉（ｂ）はｎ型イオン注
入層（３］及び第１のＰ型イオン注入層（力と第２のＰ
型イ万ン注入層（４）を足し合わせた濃度プロファイル
を示す因である。 因から明らかな如く、第１のＰ型イオン注入層（刀は１
０２ Ｇ、、−３近い表面濃度を有しているので、電極
（５）とのコンタクト抵抗の低減を図ることができ、さ
らに、第１のＰ型イオン注入層（７）のテール部の、濃
度はＮ２のＰ型イオン注入層（４）とｎ型イオン注入層
（３）とのｐｎ接合界面付近では１０ ｅｓ以下と小
さいので、該テール部が該ｐｎ接合に与える影響は小さ
い。また、第２のＰ型イオン注入層（４）は基板表面か
ら深い位置に注入ｔを少なくして（低ａＥＦに〕形成さ
ｎるので、ｎ型イオン注入層（３）との界面付近でのａ
度ゾロ７アイルはチャネリングの影響が少ない急峻なも
のとなり、形成さｎるｐｎ接合の寄生容量は小さく、か
つクエへ面内における濃度プロファイルの均一性が同上
する。 次に、本発明を接合型ＰＥＴに適用した場合について第
２図（ａ）乃至（ｅ’）を参照しつつ説明する。 半絶縁性ＧａＡｓ基板ａＤ上に選択的に開孔され念フォ
トレジスト（１８）を形成し、このフオトレジス）ｕｌ
１９’ｔマスクとし、注入イオン８１、注入エネルギー
２００ Ｋ ６ Ｖ、注入量５Ｘ１０１２ｆｆｉ−”
の条件でイオン注入し、ｎ型イオン注入層α３を形成
する（第２図（１）〕。 次に、フオトレジス）［８を除去しｔ後に、選択的に開
孔さｎｆｔフォトレジストσ３ｔ−形成し、このフォト
レジストσ２ｔ−マスクとし、注入イオンＺｎ。 注入エネルギーＩＱＫｅＶ、注入量ｌＸ１０１の条件で
イオン注入し、第１のＰ型イオン注入層σｎｔ−形成す
る（第２図（ｂ）〕。 続いて、フォトレジストσ３をマスクとし、注入イオン
Ｚｎ、注入エネルギー１００ＫｅＶ、注入ｆｉｌｘ１ｇ
ｔｓ鋼−２の条件でイオン注入し、ｆｉｇ２のＰ型イオ
ン注入層（１４１形底する（第２図〔Ｃ）〕。 次に、フォトレジストα２ｔ−除去し、この後、基板に
８５０℃、０．１ａｅｃＯ熱逃理を施ＣＩ、、注入イオ
ンの活性化を行なう（第２図（ｄ〕）。 最後に、ゲート電ｆｆ１（１９、ソース電極σ９、及び
ドレイン１［極ｒＬＧを形成することにより接合型ＦＥ
Ｔが完成する。 この接合型ＦＥＴにおいても、ｎ型イオン注入層α３、
第１のＰ型イオン注入層αｎ及び第２のＰ型イ万ン注へ
層α瘤の濃度プロファイルは第３図と同様の傾向にあり
、寄生容量の小さいｐｎｎ接合−得ることができ、かつ
、クエへ面内における濃度プロファイルの均一性が向上
する。 （ト）発明の効果 本発明は以上の説明から明らかな如（％Ｐｎ接合界面部
分にチャンネリングの影響の小さい急峻な部分を位置さ
せることができるので、寄生容量の増大を防ぐことがで
きるとともに、ウエノ為面内における濃度プロファイル
の均一性を同上させることができ、ｐｎ接合を備えた半
導体装置の歩留りを向上させることができる。
Ｓ！、注入エネルギー４００ＫｅＶ、注入量３ＸＩＱ”
ａ−”の条件でイオン注入し、ｎ型イオン注入層（３）
を形成する（第１図０］）−０続いて、フォトレジスト
（８）をマスクとし、注入イオンＺｎ、注入エネルギー
３−ＯＫｅＶ、注入量２ Ｘ １０１４ｔｓ−２’の条
件でイオン注入し、第１のＰ型イオン注入層（７）を形
成するｔＩＥＩ図（Ｃ〕）。 さらに、フォトレジスト（８）をマスクとし、注入イオ
ンＺ ｎ、注入エネルギー２００ Ｋ ｅ Ｖ１注入量
ｌＸｌ０１！ａｓ−”の条件でイオン注入し、第２のＰ
型イオン注入Ｎｊ （４）を形成する（男１図（ｄ］〕
。 次に、フォトレジスト（８）を除去し、この後、基板に
８５０℃、０４ｓａｃの熱処理を施こし、注入イオンの
活性化を行なう。最後に、Ｔｉ／Ｐｔ／Ａｕより成るｔ
極（５）及びＡｕｒａより成る電極（６）を形成するこ
とによりバラクタダイオードが完成する（第１因〔ｅ〕
〕。 第３図（ａ）Ｖｉ上記条件でイオン注入して形成さｎた
ｎ′ＩＪイオン注入層（３）、第１ｏＰ型イオン注入層
（力及び第２のＰ型イオン注入層（４）の濃度プロファ
イルを示す図であり、ま九第３肉（ｂ）はｎ型イオン注
入層（３］及び第１のＰ型イオン注入層（力と第２のＰ
型イ万ン注入層（４）を足し合わせた濃度プロファイル
を示す因である。 因から明らかな如く、第１のＰ型イオン注入層（刀は１
０２ Ｇ、、−３近い表面濃度を有しているので、電極
（５）とのコンタクト抵抗の低減を図ることができ、さ
らに、第１のＰ型イオン注入層（７）のテール部の、濃
度はＮ２のＰ型イオン注入層（４）とｎ型イオン注入層
（３）とのｐｎ接合界面付近では１０ ｅｓ以下と小
さいので、該テール部が該ｐｎ接合に与える影響は小さ
い。また、第２のＰ型イオン注入層（４）は基板表面か
ら深い位置に注入ｔを少なくして（低ａＥＦに〕形成さ
ｎるので、ｎ型イオン注入層（３）との界面付近でのａ
度ゾロ７アイルはチャネリングの影響が少ない急峻なも
のとなり、形成さｎるｐｎ接合の寄生容量は小さく、か
つクエへ面内における濃度プロファイルの均一性が同上
する。 次に、本発明を接合型ＰＥＴに適用した場合について第
２図（ａ）乃至（ｅ’）を参照しつつ説明する。 半絶縁性ＧａＡｓ基板ａＤ上に選択的に開孔され念フォ
トレジスト（１８）を形成し、このフオトレジス）ｕｌ
１９’ｔマスクとし、注入イオン８１、注入エネルギー
２００ Ｋ ６ Ｖ、注入量５Ｘ１０１２ｆｆｉ−”
の条件でイオン注入し、ｎ型イオン注入層α３を形成
する（第２図（１）〕。 次に、フオトレジス）［８を除去しｔ後に、選択的に開
孔さｎｆｔフォトレジストσ３ｔ−形成し、このフォト
レジストσ２ｔ−マスクとし、注入イオンＺｎ。 注入エネルギーＩＱＫｅＶ、注入量ｌＸ１０１の条件で
イオン注入し、第１のＰ型イオン注入層σｎｔ−形成す
る（第２図（ｂ）〕。 続いて、フォトレジストσ３をマスクとし、注入イオン
Ｚｎ、注入エネルギー１００ＫｅＶ、注入ｆｉｌｘ１ｇ
ｔｓ鋼−２の条件でイオン注入し、ｆｉｇ２のＰ型イオ
ン注入層（１４１形底する（第２図〔Ｃ）〕。 次に、フォトレジストα２ｔ−除去し、この後、基板に
８５０℃、０．１ａｅｃＯ熱逃理を施ＣＩ、、注入イオ
ンの活性化を行なう（第２図（ｄ〕）。 最後に、ゲート電ｆｆ１（１９、ソース電極σ９、及び
ドレイン１［極ｒＬＧを形成することにより接合型ＦＥ
Ｔが完成する。 この接合型ＦＥＴにおいても、ｎ型イオン注入層α３、
第１のＰ型イオン注入層αｎ及び第２のＰ型イ万ン注へ
層α瘤の濃度プロファイルは第３図と同様の傾向にあり
、寄生容量の小さいｐｎｎ接合−得ることができ、かつ
、クエへ面内における濃度プロファイルの均一性が向上
する。 （ト）発明の効果 本発明は以上の説明から明らかな如（％Ｐｎ接合界面部
分にチャンネリングの影響の小さい急峻な部分を位置さ
せることができるので、寄生容量の増大を防ぐことがで
きるとともに、ウエノ為面内における濃度プロファイル
の均一性を同上させることができ、ｐｎ接合を備えた半
導体装置の歩留りを向上させることができる。
第１１Ｎ（ＪＬ）乃至（ｅ）はバラクタダイオードの作
製方法を説明するための工程説明図、第２図（ａ）乃至
（６）は接合型ＦＥＴの作製方法を説明するための工程
説明図、第３［６（ａ）（ｂ）は本発明に係る基板表面
からの距離とキャリア濃度の関係を示す図、第４図は従
来技術に係る基板表面からの距離とキャリア濃度の関係
を示す図である。 （１）αυ・・・半導体基板、（３）（１トｎ型イオン
注入層、（４）ａ釦・・第２のＰ型イオン注入層、（力
（１７）・・・第１のＰ型イオン注入層。
製方法を説明するための工程説明図、第２図（ａ）乃至
（６）は接合型ＦＥＴの作製方法を説明するための工程
説明図、第３［６（ａ）（ｂ）は本発明に係る基板表面
からの距離とキャリア濃度の関係を示す図、第４図は従
来技術に係る基板表面からの距離とキャリア濃度の関係
を示す図である。 （１）αυ・・・半導体基板、（３）（１トｎ型イオン
注入層、（４）ａ釦・・第２のＰ型イオン注入層、（力
（１７）・・・第１のＰ型イオン注入層。
Claims (1)
- １、半導体基板にイオン注入し、ｎ型イオン注入層を形
成する工程と、前記ｎ型イオン注入層にイオン注入し、
第１のＰ型イオン注入層を形成する工程と、前記ｎ型イ
オン注入層にイオン注入し、前記第１のＰ型注入層より
も低濃度かつ基板表面から深い位置に第２のＰ型イオン
注入層を形成する工程、とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19840388A JPH0246778A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19840388A JPH0246778A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246778A true JPH0246778A (ja) | 1990-02-16 |
Family
ID=16390549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19840388A Pending JPH0246778A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246778A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177770A (ja) * | 1990-11-09 | 1992-06-24 | Nec Corp | 可変容量ダイオードおよびその製造方法 |
-
1988
- 1988-08-09 JP JP19840388A patent/JPH0246778A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177770A (ja) * | 1990-11-09 | 1992-06-24 | Nec Corp | 可変容量ダイオードおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261337B1 (ko) | 셀을 프로그램하기 위하여 감소된 프로그래밍 전압을이용하는 단일 폴리 eprom셀 | |
| NL8020354A (nl) | Cmos- p-put selectieve implanterings werkwijze en inrichting daarvoor. | |
| US9583596B2 (en) | Drain extended CMOS with counter-doped drain extension | |
| US4746964A (en) | Modification of properties of p-type dopants with other p-type dopants | |
| JP3015253B2 (ja) | 半導体装置およびその製造方法 | |
| US5143857A (en) | Method of fabricating an electronic device with reduced susceptiblity to backgating effects | |
| US4783688A (en) | Schottky barrier field effect transistors | |
| JP2723936B2 (ja) | 半導体素子 | |
| JPH0246778A (ja) | 半導体装置の製造方法 | |
| JP2933796B2 (ja) | 半導体装置の製造方法 | |
| US4966859A (en) | Voltage-stable sub-μm MOS transistor for VLSI circuits | |
| US9780117B2 (en) | Semiconductor structure with active device and damaged region | |
| JPH07111976B2 (ja) | 半導体装置の製造方法 | |
| US4683485A (en) | Technique for increasing gate-drain breakdown voltage of ion-implanted JFET | |
| JP2858622B2 (ja) | 半導体装置 | |
| JPH04127537A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2537649B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04196170A (ja) | 半導体装置およびその製造方法 | |
| JPH05211331A (ja) | Ｍｉｓ型ｆｅｔ装置およびその製造方法 | |
| JPH08264723A (ja) | 集積抵抗の製造方法 | |
| JPH07263691A (ja) | キャリアインジェクショントランジスタ | |
| JPS6017946A (ja) | 半導体装置 | |
| KR101180501B1 (ko) | 수평 확산형 모스트랜지스터 및 그 제조 방법 | |
| JP2703246B2 (ja) | 化合物半導体装置 | |
| JP2658810B2 (ja) | 不均一チャネルドープｍｏｓトランジスタ及びその製造方法 |