KR100332626B1 - 가변용량 다이오드 및 그 제조방법 - Google Patents
가변용량 다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR100332626B1 KR100332626B1 KR1019990050208A KR19990050208A KR100332626B1 KR 100332626 B1 KR100332626 B1 KR 100332626B1 KR 1019990050208 A KR1019990050208 A KR 1019990050208A KR 19990050208 A KR19990050208 A KR 19990050208A KR 100332626 B1 KR100332626 B1 KR 100332626B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- cathode
- forming
- anode
- epitaxial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 12
- 239000011574 phosphorus Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000001851 vibrational circular dichroism spectroscopy Methods 0.000 description 21
- 238000009826 distribution Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
스펙(spec.)(또는 정격)을 만족하는 높은 정전용량 변동율을 확보할 수 있도록 하여 주파수 튜닝(tunning) 특성을 향상시킬 수 있도록 한 가변용량 다이오드 및 그 제조방법이 개시된다.
이를 구현하기 위하여 본 발명에서는, N+형의 실리콘 기판 상에 상기 기판과 동일 도전형의 에피층을 형성하는 단계와; 상기 결과물 중에서, 캐소드 형성부에만 선택적으로 인과 비소를 순차적으로 이온주입한 후 확산시켜 상기 에피층 내에 인 주입 영역이 비소 주입 영역을 감싸는 이중 정션 구조의 N-캐소드 영역을 형성하는 단계; 및 상기 결과물 중에서, 애노드 형성부에만 선택적으로 P형 불순물을 이온주입한 후 확산시켜 상기 에피층 내에 P-애노드 영역을 형성하는 단계로 이루어진 가변용량 다이오드 제조방법이 제공된다.
Description
본 발명은 가변용량 다이오드(variable capacitance diode:이하, VCD라 한다) 및 그 제조방법에 관한 것으로, 특히 높은 정전용량 변동율을 확보할 수 있도록 하여 주파수 튜닝(tunning) 특성을 향상시킬 수 있도록 한 VCD 및 그 제조방법에 관한 것이다.
VCD는 인가되는 전압(역방향 전압)에 따라 정전용량이 변화하는 소자로서, 인가전압을 높이면 용량이 감소되는 특성을 지니므로 주로, AFC 회로나 FM, PM 변조, 스위프 발진기, 오토 워쳐(auto watcher), 주파수 체배 등에서 널리 사용되고 있다.
상기 VCD의 용량 특성은 통상, 다이오드를 생산할 때 결정되는 다이오드의 구조 즉, PN 접합의 불순물 농도 분포에 따라 변화하게 되는데, 이를 도 1에 제시된 종래의 VCD 구조를 도시한 단면도를 참조하여 살펴보면 다음과 같다.
도 1의 단면도에 의하면 종래의 VCD는 크게, N+형의 실리콘 기판(10) 상에는 N형의 에피층(12)이 형성되고, 상기 에피층(12) 내의 표면쪽에는 깊은 정션 깊이를 갖는 N-캐소드 영역(14)과 얕은 정션 깊이를 갖는 P-애노드 영역(16)이 PN 접합을 이루도록 놓여지며, 상기 에피층(12) 상에는 상기 P-애노드 영역(16)의 표면이 소정 부분 노출되도록 절연막(18)이 형성되고, 상기 P-애노드 영역(16)의 표면 노출부를 포함한 절연막(18) 상의 소정 부분에 걸쳐서는 Al 재질의 애노드 전극(20)이 형성되며, 상기 실리콘 기판(10)의 이면에는 캐소드 전극(22)이 형성되어 있는 구조로 이루어져 있음을 알 수 있다.
따라서, 상기 구조의 VCD는 다음의 제 3 단계 공정을 거쳐 제조된다.
제 1 단계로서, N+형의 실리콘 기판(10) 상면에 N형의 에피층(12)을 형성하고, 캐소드 형성부에만 선택적으로 상기 에피층(12)보다 도핑 농도가 높은 N형 불순물(예컨대, 인)을 이온주입한 후 확산시켜 에피층(12) 내에 N-캐소드 영역(14)을형성한다.
제 2 단계로서, 상기 결과물 중, 애노드 형성부에만 선택적으로 P형 불순물(예컨대, 보론)을 이온주입한 후 확산시켜 에피층(12) 내에 P-애노드 영역(16)을 형성한다. 그 결과, N-캐소드 영역(14)과 P-애노드 영역(16)이 PN 접합을 이루게 된다.
제 3 단계로서, 상기 에피층(12) 상에는 P-애노드 영역(16)과 접하는 Al 재질의 애노드 전극(20)을 형성하고, 상기 기판(10)의 이면에는 캐소드 전극(22)을 형성하므로써, 본 공정 진행을 완료한다.
도 2에는 상기 공정 수순에 의거하여 제조된 VCD의 A-A' 절단면의 농도 분포 특성을 나타낸 그래프가 제시되어 있다.
상기 그래프를 참조하면, 종래의 VCD는 P-애노드 영역(16)과 N-캐소드 영역(14)이 PN 접합을 이루도록 소자 구성이 이루어져, 애노드 영역(16)과 캐소드 영역(14)이 PN 접합을 이루는 부분에서는 기울기가 급경사를 이루나 캐소드 영역(14)과 에피층(12)이 접하는 부분에서는 기울기가 완만한 형태를 가지도록 농도 분포가 이루어져 있음을 알 수 있다.
도 3에는 N-캐소드 영역(14)의 피크 농도가 ⓐ의 값을 가질때의 「전압-커패시턴스」의 특성 변화를 도시한 그래프가 제시되어 있다. 도 3에서 VR은 역방향 바이어스를 나타내고, C는 정전용량을 나타낸다.
도 3을 참조하면, t의 역바이어스가 걸린 초기 상태하에서는 X에 해당되는정전용량이 확보되나, 역바이어스의 값이 증가됨에 따라 정전용량의 값이 낮아짐을 확인할 수 있다.
그러나, 상기 구조를 가지도록 VCD를 제조할 경우에는 소자 구동시 다음과 같은 문제가 발생하게 된다.
N-캐소드 영역(14)을 현재와 같이 인 불순물만을 이온주입하여 단일 정션 구조로 가져갈 경우에는 도 2 및 도 3의 그래프에서 알 수 있듯이, 확보가능한 초기 정전용량의 값이 X로 제한되므로, 스펙(spec.)(또는 정격)을 만족하는 높은 정전용량 변동율을 가지도록 VCD를 구현하기 어려울 뿐 아니라 이로 인해 주파수 튜닝(tunning) 능력이 떨어지는 문제가 발생하게 된다.
이에 본 발명의 목적은, VCD 제조시 N-캐소드 영역을 서로 다른 피크 농도를 갖는 N형 불순물을 이용하여 이중 정션 구조를 가지도록 형성해 주므로써, 초기 정전용량의 값을 기존보다 크게 확보할 수 있도록 하여 스펙(또는 정격)을 만족하는 높은 정전용량 변동율을 가지도록 VCD를 구현할 수 있도록 하고, 주파수 튜닝 특성을 향상시킬 수 있도록 한 VCD를 제공함에 있다.
본 발명의 다른 목적은 상기 특성을 갖는 구조의 VCD를 용이하게 제조할 수 있는 제조방법을 제공함에 있다.
도 1은 종래의 VCD 구조를 도시한 단면도,
도 2는 도 1의 A-A' 절단면의 농도 분포 특성을 도시한 그래프,
도 3은 도 2의 농도 분포에 따른 전압-커패시턴스의 특성을 도시한 그래프,
도 4는 본 발명에 의한 VCD 구조를 도시한 단면도,
도 5는 도 4의 A-A' 절단면의 농도 분포 특성을 도시한 그래프,
도 6은 도 5의 농도 분포에 따른 전압-커패시턴스의 특성을 도시한 그래프이다.
상기 목적을 달성하기 위하여 본 발명에서는, N+형의 실리콘 기판과; 상기 기판 상에 형성된 N형의 에피층과; 깊은 정션 깊이를 가지도록 상기 에피층 내의 소정 부분에 형성되며, 인 주입 영역이 비소 주입 영역을 감싸는 이중 정션 구조를 갖는 N-캐소드 영역; 및 상기 N-캐소드 영역과 PN 접합을 이루도록 상기 에피층 내의 소정 부분에 형성되며, 얕은 정션 깊이를 갖는 P-애노드 영역으로 이루어진 VCD가 제공된다.
본 발명의 다른 목적은, N+형의 실리콘 기판 상에 상기 기판과 동일 도전형의 에피층을 형성하는 단계와; 상기 결과물 중에서, 캐소드 형성부에만 선택적으로 인과 비소를 순차적으로 이온주입한 후 확산시켜 상기 에피층 내에 인 주입 영역이 비소 주입 영역을 감싸는 이중 정션 구조의 N-캐소드 영역을 형성하는 단계; 및 상기 결과물 중에서, 애노드 형성부에만 선택적으로 P형 불순물을 이온주입한 후 확산시켜 상기 에피층 내에 P-애노드 영역을 형성하는 단계로 이루어진 VCD 제조방법이 제공된다.
상기 구조를 가지도록 VCD를 제조할 경우, N-캐소드 영역 내에서 불순물의 피크 농도가 2회에 걸쳐 변화되므로, 상기 캐소드 영역이 단일 정션 구조를 가지던 종래의 경우에 비해 동일 역바이어스(예컨대, t)가 걸린 상태하에서 초기 정전용량의 값을 크게 확보할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 4는 본 발명에서 제안된 VCD 구조를 도시한 단면도를 나타낸다.
도 4의 단면도에 의하면, 본 발명에서 제안된 VCD는 N+형의 실리콘 기판(10) 상에는 N형의 에피층(12)이 형성되고, 상기 에피층(12) 내의 표면쪽에는 깊은 정션 깊이를 갖는 N-캐소드 영역(14)이 이중 정션 구조(예컨대, N(Ⅱ)로 표시된 인 주입 영역(14b)이 N(Ⅰ)으로 표시된 비소 주입 영역(14a)을 감싸는 구조)로 형성되며, 상기 에피층(12) 내의 표면쪽에는 상기 N-캐소드 영역(14)과 PN 접합을 이루도록 얕은 정션 깊이를 갖는 P-애노드 영역(16)이 형성되고, 상기 에피층(12) 상에는 상기 P-애노드 영역(16)의 표면이 소정 부분 노출되도록 절연막(18)이 형성되며, 상기 P-애노드 영역(16)의 표면 노출부를 포함한 절연막(18) 상의 소정 부분에 걸쳐서는 애노드 전극(20)이 형성되고, 상기 실리콘 기판(10)의 이면에는 캐소드 전극(22)이 형성되어 있는 구조로 이루어져 있음을 알 수 있다.
따라서, 상기 구조의 VCD는 다음의 제 3 단계 공정을 거쳐 제조된다.
제 1 단계로서, N+형의 실리콘 기판(10) 상면에 N형의 에피층(12)을 형성하고, 캐소드 형성부에만 선택적으로 상기 에피층(12)보다 도핑 농도가 높은 N형 불순물 예컨대, 인과 비소를 순차적으로 이온주입한 후 확산시켜, 에피층(12) 내에 이중 정션 구조의 N-캐소드 영역(14)을 형성한다. 여기서, N(Ⅰ)은 비소 주입영역(14a)을 나타내고, N(Ⅱ)는 인 주입 영역(14b)을 나타낸다.
제 2 단계로서, 상기 결과물 중, 애노드 형성부에만 선택적으로 P형 불순물 예컨대, 보론을 이온주입한 후 확산시켜 에피층(12) 내에 P-애노드 영역(16)을 형성한다. 그 결과, N-캐소드 영역(14)과 P-애노드 영역(16)이 PN 접합을 이루게 된다.
제 3 단계로서, P-애노드 영역(16)의 표면이 소정 부분 노출되도록 에피층 상에 절연막(18)을 형성하고, 상기 결과물 전면에 Al을 형성한 다음, 상기 절연막(18)의 표면이 소정 부분 노출되도록 이를 선택식각하여 에피층(12) 상에는 애노드 전극(20)을 형성하고, 상기 기판(10)의 이면에는 캐소드 전극(22)을 형성하므로써, 본 공정 진행을 완료한다.
도 5에는 상기 공정 수순에 의거하여 제조된 VCD의 A-A' 절단면의 농도 분포 특성을 나타낸 그래프가 제시되어 있다.
상기 그래프를 참조하면, 본 발명에서 제안된 VCD는 P-애노드 영역(16)과 N-캐소드 영역(14)이 PN 접합을 이루되, 캐소드 영역이 이중 정션 구조를 가지는 관계로 인해 불순물 피크 농도가 ⓐ 값을 보인 상태에서 그대로 다운되지 않고, ⓑ로 다시 한번 업(up)되어진 후 다운되는 방식으로 소자 구성이 이루어짐을 확인할 수 있다.
도 6에는 N-캐소드 영역(14)이 ⓐ 및 ⓑ의 피크 농도를 가질때의 「전압-커패시턴스」의 특성 변화를 도시한 그래프가 제시되어 있다. 도 6에서 VR은 역방향 바이어스를 나타내고, C는 정전용량을 나타낸다.
도 6을 참조하면, t의 역바이어스가 걸린 초기 상태하에서는 X+α에 해당되는 정전용량이 확보되나, 역바이어스의 값이 증가됨에 따라 정전용량의 값이 낮아짐을 확인할 수 있다.
이로 보아, 본 발명의 경우가 종래와 같이 소자 제조를 이룬 경우에 비해 동일 역바이어스(t)가 걸린 상태하에서 더 큰 초기 정전용량 값을 확보할 수 있음을 알 수 있다. 즉, N-캐소드 영역(14)을 이중 정션 구조로 가져간 경우가 그렇지 않은 경우(종래의 단일 정션 구조로 가져간 경우)에 비해 큰 커패시턴스 변화량을 얻을 수 있게 되는 것이다.
그 결과, 스펙(또는 정격)을 만족하는 높은 정전용량 변동율을 가지도록 VCD를 제조할 수 있게 되므로, 주파수 튜닝(tunning) 능력이 떨어지는 것을 막을 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, N-캐소드 영역을 서로 다른 피크 농도를 갖는 N형 불순물을 이용하여 단일 정션 구조가 아닌 이중 정션 구조로 형성해 주므로써, 초기 정전용량의 값을 기존보다 크게 확보할 수 있게 되므로 스펙을 만족하는 높은 정전용량 변동율을 가지도록 VCD를 구현할 수 있게 될 뿐 아니라 주파수 튜닝 특성 또한 향상시킬 수 있게 된다.
Claims (2)
- N+형의 실리콘 기판과;상기 기판 상에 형성된 N형의 에피층과;깊은 정션 깊이를 가지도록 상기 에피층 내의 소정 부분에 이중 정션 구조로 형성되며, 상기 에피층에 형성되는 인 주입 영역이 상부에 형성되는 비소 주입 영역을 감싸도록 이루어져 불순물 피크농도를 2중으로 갖는 N-캐소드 영역; 및상기 N-캐소드 영역과 PN 접합을 이루도록 상기 에피층 내의 소정 부분에 상기 N-캐소드 영역보다 넓게 형성되며, 얕은 정션 깊이를 갖는 P-애노드 영역을 구비함을 특징으로 하는 가변용량 다이오드.
- N+형의 실리콘 기판 상에 상기 기판과 동일 도전형의 에피층을 형성하는 단계와;상기 결과물 중에서, 캐소드 형성부에만 선택적으로 인과 비소를 순차적으로 이온주입한 후 확산시켜 상기 에피층 내에서 인 주입 영역이 비소 주입 영역을 감싸는 이중 정션 구조의 N-캐소드 영역을 형성하는 단계; 및상기 결과물 중에서, 애노드 형성부에만 선택적으로 P형 불순물을 이온주입한 후 확산시켜 상기 에피층 내에 P-애노드 영역을 PN접합을 이루도록 형성하는 단계로 이루어진 것을 특징으로 하는 가변용량 다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990050208A KR100332626B1 (ko) | 1999-11-12 | 1999-11-12 | 가변용량 다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990050208A KR100332626B1 (ko) | 1999-11-12 | 1999-11-12 | 가변용량 다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010046433A KR20010046433A (ko) | 2001-06-15 |
| KR100332626B1 true KR100332626B1 (ko) | 2002-04-17 |
Family
ID=19619790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990050208A KR100332626B1 (ko) | 1999-11-12 | 1999-11-12 | 가변용량 다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332626B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610942B1 (ko) * | 2004-12-09 | 2006-08-09 | 주식회사 케이이씨 | 휴대 단말기의 텔레비젼 튜너용 바렉터 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016595B2 (ja) * | 2000-12-12 | 2007-12-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN117199145B (zh) * | 2023-09-18 | 2024-05-07 | 扬州国宇电子有限公司 | 一种高电容比超突变变容二极管及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987459A (en) * | 1989-01-19 | 1991-01-22 | Toko, Inc. | Variable capacitance diode element having wide capacitance variation range |
| JPH08274353A (ja) * | 1995-04-04 | 1996-10-18 | Hitachi Ltd | エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード |
-
1999
- 1999-11-12 KR KR1019990050208A patent/KR100332626B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987459A (en) * | 1989-01-19 | 1991-01-22 | Toko, Inc. | Variable capacitance diode element having wide capacitance variation range |
| JPH08274353A (ja) * | 1995-04-04 | 1996-10-18 | Hitachi Ltd | エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610942B1 (ko) * | 2004-12-09 | 2006-08-09 | 주식회사 케이이씨 | 휴대 단말기의 텔레비젼 튜너용 바렉터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010046433A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405790A (en) | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices | |
| US5034338A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| EP0004298A1 (en) | Method of fabricating isolation of and contact to burried layers of semiconductor structures | |
| EP0232510B1 (en) | Semiconductor device having a plane junction with autopassivating termination | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| US5374846A (en) | Bipolar transistor with a particular base and collector regions | |
| US5627402A (en) | Variable-capacitance device and semiconductor integrated circuit device having such variable-capacitance device | |
| KR100332626B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US5747865A (en) | Varactor diode controllable by surface layout design | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| EP0045848A1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| JPS6128236B2 (ko) | ||
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| EP0568466B1 (fr) | Diode à avalanche enterrée | |
| KR100305674B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| US7112461B2 (en) | Fabrication process for integrated circuit having photodiode device | |
| JP3144527B2 (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0163876B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2635762B2 (ja) | バリキャップダイオード構造からなる集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160328 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180312 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 18 |