KR20070076850A - 소이 기판 및 그 형성 방법 - Google Patents
소이 기판 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20070076850A KR20070076850A KR1020060006246A KR20060006246A KR20070076850A KR 20070076850 A KR20070076850 A KR 20070076850A KR 1020060006246 A KR1020060006246 A KR 1020060006246A KR 20060006246 A KR20060006246 A KR 20060006246A KR 20070076850 A KR20070076850 A KR 20070076850A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- substrate
- silicon substrate
- plugs
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 170
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 168
- 239000010703 silicon Substances 0.000 claims abstract description 168
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
소이 기판 및 그 형성 방법이 제공된다. 매몰 산화막을 관통하는 복수 개의 실리콘 플러그들이 상부 실리콘층과 하부 실리콘 기판을 연결한다. 상부 실리콘층상에 위치하는 소자에서 발생된 열은 상기 실리콘 플러그들에 의해 하부 실리콘 기판으로 방출된다.
소이, 매몰 절연막, 에피택시얼 성장
Description
도 1은 통상적인 소이 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 소이 기판의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 소이 기판의 단면도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 소이 기판의 형성 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 소이 기판의 형성 방법을 설명하기 위한 단면도들이다.
♧ 도면의 주요부분에 대한 참조번호의 설명 ♧
110 : 하부 실리콘 기판 120 : 매몰 절연막
125 : 실리콘 플러그 130 : 상부 실리콘층
본 발명은 반도체 장치에 관련된 것으로, 더욱 상세하게는 소이(SOI;Silicon On Insulator) 기판 및 그 형성 방법에 관련된 것이다.
소이는 단결정 실리콘 기판 상에 형성되는 반도체 장치들을 보다 효과적으로 상호 분리하는 기술로서, 접합 분리(Junction Isolation) 기술보다 빛 및 높은 공급전압에 안정된 특성을 나타낸다. 그리고 벌크 실리콘 기판 상에 형성된 소자보다 소이 기판 상에 형성된 소자에서 요구되는 공정수가 작으며, 반도체 칩 내에 형성된 소자들간에 나타나는 용량성 결합(capactive coupling)이 줄어드는 장점이 있다.
도 1은 통상적인 소이 기판의 단면도이다. 도 1을 참조하면, 소이 기판은 반도체 칩이 형성되는 상부 실리콘층(30)과 하부 실리콘 기판(10) 사이에 매몰 산화막(20)이 위치한다. 매몰 산화막(20)은 열전도도가 낮아 소자에서 발생되는 열이 배출되는 것을 방해하여 소자의 온도를 증가시킬 수 있다. 이러한 소자 온도의 증가에 의해 소자의 동작 특성이 저하될 수 있다.
본 발명은 이상에서 언급한 상황을 고려하여 제안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 열 방출 구조를 갖는 소이 기판 및 그 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 소이 기판의 형성 방법은 제1 실리콘 기판 상에 절연막을 형성하고, 상기 절연막을 식각하여 상기 제1 실리콘 기판을 노출시키는 복수 개의 콘택홀들을 형성하고, 상기 노출된 제1 실리콘 기판을 선택적 에피택시얼 성장시켜 상기 콘택홀들을 채우는 복수 개의 실리콘 플러그들을 형성하고, 상기 절연막 상에 상기 실리콘 플러그들에 의해 상기 제1 실리콘 기판과 연결되는 제2 실리콘 기판을 결합하는 것을 포함한다.
이 실시예에서, 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높도록 형성될 수 있다. 구체적으로 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상이 되도록 형성될 수 있다.
이 실시예에서, 상기 절연막을 형성하는 것은 상기 제1 실리콘 기판에 열산화 공정을 진행하는 것에 의해 이루어질 수 있다.
본 발명의 다른 실시예에 따른 소이 기판의 형성 방법은 이온주입 공정 및 열처리 공정을 진행하여 실리콘 기판을 하부 실리콘 기판과 상부 실리콘층으로 분리시키는 매몰 절연막을 형성하고, 상기 상부 실리콘층과 상기 매몰 절연막을 식각하여 상기 하부 실리콘 기판을 노출시키는 복수 개의 콘택홀들을 형성하고, 상기 노출된 하부 실리콘 기판을 선택적 에피택시얼 성장시켜 상기 콘택홀들 내에 상기 하부 실리콘 기판과 상기 상부 실리콘층을 연결하는 복수 개의 실리콘 플러그들을 형성하는 것을 포함한다.
이 실시예에서, 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높도록 형성될 수 있다. 구체적으로 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상이 되도록 형성될 수 있다.
본 발명의 일 실시예에 따른 소이 기판은 하부 실리콘 기판, 상기 하부 실리 콘 기판 상에 형성된 매몰 절연막, 상기 매몰 절연막 상에 형성된 상부 실리콘층, 및 상기 매몰 절연막을 관통하여 상기 하부 실리콘 기판과 상기 상부 실리콘층을 연결하는 복수 개의 실리콘 플러그들을 포함한다. 상기 실리콘 플러그들은 상기 하부 실리콘 기판 또는 상기 상부 실리콘층으로부터 선택적 에피택시얼 성장되어 형성된다.
이 실시예에서, 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높을 수 있다. 구체적으로 상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상일 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 실리콘 기판을 기술하기 위해서 사용되었지만, 실리콘 기판이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 어느 소정의 실리콘 기판을 다른 실리콘 기판과 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두 께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다.
도 2는 본 발명의 일 실시예에 따른 소이 기판의 단면도이고, 도 3은 본 발명의 다른 실시예에 따른 소이 기판의 단면도이다.
도 2를 참조하면, 하부 실리콘 기판(110) 상에 매몰 절연막(120) 및 상부 실리콘층(130)이 위치한다. 매몰 절연막(120)을 관통하는 복수 개의 실리콘 플러그들(125)이 하부 실리콘 기판(110)과 상부 실리콘층(130)을 연결한다. 실리콘 플러그들(125)은 선택적 에피택시얼 성장(selective epitaxial growth;SEG) 기술을 사용하여 하부 실리콘 기판(110) 또는 상부 실리콘층(130)으로부터 형성된다. SEG 기술은 절연막에서는 실리콘을 성장시키지 않으면서 기판이 노출된 부분에서만 실리콘을 기판과 같은 결정 구조로 성장시키는 기술로서 주로 화학기상증착 방법이 사용된다. 예컨대, 반응 챔버에 실리콘 원자를 포함하는 이염화실레인(SiH2Cl2)과 같은 소오스 가스 및 수소를 공급한 후 소정 온도에서 반응시키면 에피택시얼 실리콘이 성장된다.
본 실시예에 따르면, 상부 실리콘층(130) 상에 위치하는 소자(미도시)에서 발생된 열이 실리콘 플러그들(125)을 통해 하부 실리콘 기판(110)으로 방출된다. 따라서 소자가 장시간 동작하더라도 열이 모두 방출되기 때문에 소자의 동작 특성이 변하지 않는다.
통상적으로 단결정 실리콘 기판으로 사용되는 천연 실리콘(natural silicon) 에 포함된 실리콘 동위원소들 중에서 원자량이 28, 29, 30인 동위원소들의 비율이 각각 약 92.2%, 4.7%, 3.1%이다. 이러한 천연 실리콘에 대하여 원자량이 28인 동위원소의 비율이 증가할수록 열전도도가 증가한다. 따라서 본 실시예에서 실리콘 플러그들(125)은 원자량이 28인 실리콘(이하에서는 실리콘 28이라 칭함)의 함량이 천연 실리콘보다 더 높도록 형성되는 것이 바람직하다. 구체적으로 실리콘 플러그들(125)은 실리콘 28의 함량이 99% 이상이 되도록 형성되는 것이 바람직하다. 이에 의해, 실리콘 플러그들(125)에 의한 열 방출 효과도 더욱 향상될 수 있다.
도 3을 참조하면, 실리콘 플러그들(125)이 매몰 절연막(120) 및 상부 실리콘층(130)을 관통한다. 실리콘 플러그들(125)이 실리콘 28로 형성되는 경우, 도 2에 도시된 소이 기판보다 도 3에 도시된 소이 기판에서 상부 실리콘층(130)과 실리콘 플러그들(125)의 접촉 면적이 크기 때문에 열이 더 잘 방출될 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 소이 기판의 형성 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 실리콘 기판을 하부 실리콘 기판(110)과 상부 실리콘층(130)으로 분리시키는 매몰 절연막(120)이 형성된다. 매몰 절연막(120)은 이온주입 공정과 열처리 공정(anneal process)을 진행하여 산화막으로 형성될 수 있다.
먼저, 이온주입 공정에서 이온주입기를 사용하여 실리콘 기판에 고농도의 산소 원자들이 주입된다. 이어서, 열처리 공정에서 실리콘 기판이 고온(예를 들어, 1300℃ 정도)에서 열처리되면 주입된 산소가 실리콘과 반응하여 산화막이 형성 된다. 또한, 열처리 공정에 의해 상부 실리콘층의 결정도가 향상될 수 있다.
도 4b를 참조하면, 상부 실리콘층(130) 및 매몰 절연막(120)을 패터닝하여 하부 실리콘 기판(110)을 노출시키는 복수 개의 콘택홀들(125h)이 형성된다.
도 4c를 참조하면, 노출된 하부 실리콘 기판(110)을 선택적 에피택시얼 성장시켜 실리콘 플러그들(125)이 형성된다. 실리콘 플러그들(125)은 하부 실리콘 기판(110)과 같은 결정 구조로 형성된다.
실리콘 플러그들은 화학기상증착(CVD) 방법, 예컨대 반응 챔버에 실리콘 원자를 포함하는 소오스 가스와 수소를 공급한 후 소정 온도에서 반응시킴으로써 형성될 수 있다. 이때 소오스 가스에 포함된 실리콘은 실리콘 28인 것이 바람직하다. 이에 의해, 실리콘 28의 함량이 천연 실리콘보다 높은, 바람직하게는 실리콘 28의 함량이 99% 이상인 실리콘 플러그들(125)이 형성될 수 있다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 소이 기판의 형성 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 제1 실리콘 기판(210) 상에 절연막(220)이 형성된다. 절연막(220)은 열산화 공정을 통해 산화막으로 형성될 수 있다.
도 5b를 참조하면, 절연막(220)을 패터닝하여 제1 실리콘 기판(210)을 노출시키는 복수 개의 콘택홀들(225h)이 형성된다.
도 5c를 참조하면, 노출된 제1 실리콘 기판(210)을 선택적 에피택시얼 성장시켜 실리콘 플러그들(225)이 형성된다. 실리콘 플러그들(225)은 제1 실리콘 기판(210)과 같은 결정 구조로 형성된다.
전술한 실시예와 동일하게 본 실시예에서도, 실리콘 28의 함량이 천연 실리콘보다 높은, 바람직하게는 실리콘 28의 함량이 99% 이상인 실리콘 플러그들(125)이 형성될 수 있다.
도 5d를 참조하면, 실리콘 플러그들(225)이 형성된 제1 실리콘 기판(210)과 별도의 제2 실리콘 기판(230)이 결합된다. 결합은 절연막(220)의 일면과 제2 실리콘 기판(230)의 일면이 접착함으로써 이루어진다. 접착을 용이하게 하기 위해 접착 전에 절연막(220) 표면에 수소 원자가 주입될 수 있다. 이 결합에 의해 절연막(220)은 전술한 실시예의 매몰 절연막의 형태가 되고, 두 실리콘 기판(210,230)은 실리콘 플러그들(225)에 의해 연결된다.
도 5e를 참조하면, 소정의 두께를 갖도록 제1 실리콘 기판(210)의 일부를 잘라낸 후 어닐링 공정과 평탄화 공정이 진행된다. 이에 의해, 제1 실리콘 기판(210)은 도 2에 도시된 상부 실리콘층(130)과 동일한 형태가 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명의 실시예에 따르면, 열 방출 구조의 소이 기판이 형성될 수 있다. 즉, 소자에서 발생된 열이 실리콘 플러그들을 통해 하부 실리콘 기판으로 방출될 수 있다. 이에 의해 소자가 장시간 동작하더라도 소자의 동작 특성이 변하지 않는다.
Claims (10)
- 제1 실리콘 기판 상에 절연막을 형성하고;상기 절연막을 식각하여 상기 제1 실리콘 기판을 노출시키는 복수 개의 콘택홀들을 형성하고;상기 노출된 제1 실리콘 기판을 선택적 에피택시얼 성장시켜 상기 콘택홀들을 채우는 복수 개의 실리콘 플러그들을 형성하고;상기 절연막 상에 상기 실리콘 플러그들에 의해 상기 제1 실리콘 기판과 연결되는 제2 실리콘 기판을 결합하는 것을 포함하는 소이 기판의 형성 방법.
- 제 1 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높도록 형성되는 소이 기판의 형성 방법.
- 제 2 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상이 되도록 형성되는 소이 기판의 형성 방법.
- 제 1 항에 있어서,상기 절연막을 형성하는 것은,상기 제1 실리콘 기판에 열산화 공정을 진행하는 것에 의해 이루어지는 소이 기판의 형성 방법.
- 이온주입 공정 및 열처리 공정을 진행하여 실리콘 기판을 하부 실리콘 기판과 상부 실리콘층으로 분리시키는 매몰 절연막을 형성하고;상기 상부 실리콘층과 상기 매몰 절연막을 식각하여 상기 하부 실리콘 기판을 노출시키는 복수 개의 콘택홀들을 형성하고;상기 노출된 하부 실리콘 기판을 선택적 에피택시얼 성장시켜 상기 콘택홀들 내에 상기 하부 실리콘 기판과 상기 상부 실리콘층을 연결하는 복수 개의 실리콘 플러그들을 형성하는 것을 포함하는 소이 기판의 형성 방법.
- 제 5 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높도록 형성되는 소이 기판의 형성 방법.
- 제 6 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상이 되도록 형성되는 소이 기판의 형성 방법.
- 하부 실리콘 기판;상기 하부 실리콘 기판 상에 형성된 매몰 절연막;상기 매몰 절연막 상에 형성된 상부 실리콘층; 및상기 매몰 절연막을 관통하여 상기 하부 실리콘 기판과 상기 상부 실리콘층을 연결하는 복수 개의 실리콘 플러그들을 포함하며,상기 실리콘 플러그들은 상기 하부 실리콘 기판 또는 상기 상부 실리콘층으로부터 선택적 에피택시얼 성장된 소이 기판.
- 제 8 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 천연 실리콘보다 더 높은 소이 기판.
- 제 9 항에 있어서,상기 실리콘 플러그들은 원자량이 28인 실리콘의 함량이 99% 이상인 소이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060006246A KR20070076850A (ko) | 2006-01-20 | 2006-01-20 | 소이 기판 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060006246A KR20070076850A (ko) | 2006-01-20 | 2006-01-20 | 소이 기판 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070076850A true KR20070076850A (ko) | 2007-07-25 |
Family
ID=38501604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060006246A KR20070076850A (ko) | 2006-01-20 | 2006-01-20 | 소이 기판 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070076850A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN109935546A (zh) * | 2018-06-27 | 2019-06-25 | 北京工业大学 | 一种新型soi衬底的结构及其制备方法 |
-
2006
- 2006-01-20 KR KR1020060006246A patent/KR20070076850A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN109935546A (zh) * | 2018-06-27 | 2019-06-25 | 北京工业大学 | 一种新型soi衬底的结构及其制备方法 |
| CN109935546B (zh) * | 2018-06-27 | 2022-02-08 | 北京工业大学 | 一种新型soi衬底的结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1300853C (zh) | 制作集成半导体结构的方法 | |
| KR100855977B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP5350815B2 (ja) | 半導体装置 | |
| KR100683401B1 (ko) | 에피층을 이용한 반도체 장치 및 그 제조방법 | |
| JP2007299951A (ja) | 半導体装置およびその製造方法 | |
| KR20060018171A (ko) | 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| US20070096215A1 (en) | Transistor with dielectric stressor elements | |
| TW201824368A (zh) | 半導體裝置及其製造方法 | |
| JP5891597B2 (ja) | 半導体基板または半導体装置の製造方法 | |
| KR20070076850A (ko) | 소이 기판 및 그 형성 방법 | |
| KR100641068B1 (ko) | 듀얼 다마신 채널 구조물과 그 제조 방법 | |
| WO1997037377A1 (en) | Manufacture of a semiconductor device with an epitaxial semiconductor zone | |
| KR100951740B1 (ko) | 반도체 소자의 제조 방법 | |
| US20130023097A1 (en) | U-mos trench profile optimization and etch damage removal using microwaves | |
| CN103681505A (zh) | 一种源漏双外延层的形成方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| KR20090040989A (ko) | 반도체 소자 및 이의 제조 방법 | |
| TW201417165A (zh) | 利用板氧化物層來增加半導體元件中塊氧化物厚度之技術 | |
| KR100440078B1 (ko) | 반도체소자의 제조방법 | |
| CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
| TW201803022A (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
| KR100960925B1 (ko) | 반도체 소자의 제조방법 | |
| KR100691129B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116322052A (zh) | 闪存浮栅的制作方法 | |
| KR20060072827A (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |