KR100641068B1 - 듀얼 다마신 채널 구조물과 그 제조 방법 - Google Patents

듀얼 다마신 채널 구조물과 그 제조 방법 Download PDF

Info

Publication number
KR100641068B1
KR100641068B1 KR1020050005712A KR20050005712A KR100641068B1 KR 100641068 B1 KR100641068 B1 KR 100641068B1 KR 1020050005712 A KR1020050005712 A KR 1020050005712A KR 20050005712 A KR20050005712 A KR 20050005712A KR 100641068 B1 KR100641068 B1 KR 100641068B1
Authority
KR
South Korea
Prior art keywords
single crystal
preliminary
opening
members
forming
Prior art date
Application number
KR1020050005712A
Other languages
English (en)
Other versions
KR20060084944A (ko
Inventor
서준
김종혁
송종희
김영준
채민철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050005712A priority Critical patent/KR100641068B1/ko
Priority to US11/333,110 priority patent/US7358126B2/en
Publication of KR20060084944A publication Critical patent/KR20060084944A/ko
Application granted granted Critical
Publication of KR100641068B1 publication Critical patent/KR100641068B1/ko
Priority to US12/043,563 priority patent/US20080152866A1/en
Priority to US12/043,576 priority patent/US8372198B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C27/00—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels
    • B60C27/06—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables
    • B60C27/061—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables provided with radial arms for supporting the ground engaging parts on the tread
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

듀얼 다마신 채널 구조물 및 그 제조 방법에서, 상기 듀얼 다마신 채널 구조물은 절연성 부재, 단결정 부재, 및 매립 부재를 포함한다. 상기 절연성 부재는 듀얼 다마신 형상을 갖는 개구를 갖는다. 상기 매립 부재는 상기 개구의 측면 상에 형성된다. 상기 단결정 부재는 상기 매립 부재와 접하면서 상기 개구를 매립한다. 상기 듀얼 다마신 채널 구조물을 형성하기 위해서 예비 단결정 부재가 부분적으로 매립된 상기 개구를 갖는 상기 절연성 부재를 형성한다. 그리고 상기 개구의 측면 상에 상기 매립 부재를 형성한다. 이어서 상기 예비 단결정 부재를 에피택시얼 성장시켜 상기 개구를 매립한다. 상기 단결정 부재와 상기 절연성 부재 사이에는 상기 매립 부재가 위치하기 때문에 상기 단결정 부재와 상기 절연성 부재 사이에서 보이드의 발생이 억제된다.

Description

듀얼 다마신 채널 구조물과 그 제조 방법{Dual damascene channel structure and method of manufacturing the same}
도 1은 본 발명의 실시예 1에 따른 듀얼 다마신 채널 구조물을 나타내는 단면도이다.
도 2 내지 도 11은 도 1에 도시된 듀얼 다마신 채널 구조물의 제조 방법을 나타내는 단면도들이다.
도 12는 본 발명의 실시예 2에 따른 듀얼 다마신 채널 구조물을 나타내는 단면도이다.
도 13 내지 도 24는 도 12에 도시된 듀얼 다마신 채널 구조물의 제조 방법을 나타내는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 단결정 시드 110 : 제 1 절연막 패턴
151 : 절연성 부재 161 : 단결정 부재
210 : 제 2 절연막 패턴 310 : 매립 부재
1000 : 듀얼 다마신 채널 구조물
본 발명은 듀얼 다마신 채널 구조물과 그 제조 방법에 관한 것으로서, 보다 상세하게는 채널이 형성되는 듀얼 다마신 채널 구조물을 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 물질은 비정질(amorphous) 상태, 다결정(poly crystal) 상태, 및 단결정(single crystal) 상태로 분류 될 수 있다.
상기 비정질 상태를 갖는 물질은 불규칙하게 배열된 원자들을 포함하기 때문에 전기적으로 부도체이다.
상기 다결정 상태를 갖는 물질은 다수의 결정 구조들을 갖는 원자들을 포함하며 상기 다수의 결정 구조들의 사이에는 계면(grain boundary)들이 존재한다. 상기 계면들은 전자 또는 정공과 같은 캐리어의 이동이 방해한다. 따라서 상기 다결정 상태를 갖는 물질은 전기적 특성이 우수하지 않다.
상기 단결정 상태의 물질은 단일의 결정 구조를 갖는 원자들을 포함하기 때문에 상기 단결정 상태의 물질 내에는 계면이 존재하지 않는다. 따라서 상기 다결정 상태를 갖는 물질 보다 우수한 전기적 특성을 갖는다.
따라서 스택 구조의 박막 트랜지스터(thin film transistor : TFT), 에스오씨(SOC : system on chip) 등과 같은 다층 구조로 이루어지는 반도체 장치에서는 단결정 부재를 포함하는 것이 일반적이다.
그러나 상기 단결정 부재가 에피택시얼 성장 통해 형성되는 경우 상기 단결정 부재 및 상기 단결정 부재와 인접하여 위치하는 절연성 부재의 사이에서 보이드 (void)가 발생하는 문제점이 있었다.
또한, 단결정 부재들이 에피택시얼 성장을 하여 서로 접하게 되는 경우 상기 단결정 부재들의 사이에서 보이드가 발생하는 문제점이 있었다.
본 발명의 일 목적은 절연성 부재와 단결정 부재의 사이에서 보이드의 발생을 억제할 수 있는 듀얼 다마신 채널 구조물을 제공하는 것이다.
본 발명의 다른 목적은 절연성 부재와 단결정 부재들 사이 및 단결정 부재들 사이에서 보이드의 발생을 억제할 수 있는 듀얼 다마신 채널 구조물을 제공하는 것이다.
본 발명의 또 다른 목적은 절연성 부재와 단결정 부재 사이에서 보이드의 발생을 억제할 수 있는 듀얼 다마신 채널 구조물의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 본 발명의 다른 목적은 절연성 부재와 단결정 부재들 사이 및 단결정 부재들 사이에서 보이드의 발생을 억제할 수 있는 듀얼 다마신 채널 구조물의 제조 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 듀얼 다마신 채널 구조물은 절연성 부재, 매립 부재, 및 단결정 부재를 포함한다. 상기 절연성 부재는 단결정 시드를 노출시키는 제 1 개구 및 상기 제 1 개구와 연통하며 상기 제 1 개구의 폭 보다 넓은 폭을 갖는 제 2 개구를 포함한다. 상기 매립 부재는 상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립한다. 상기 단 결정 부재는 상기 제 1 개구 및 상기 제 2 개구를 연속적으로 매립하고 상기 매립 부재와 접한다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 듀얼 다마신 채널 구조물은 절연성 부재, 매립 부재, 단결정 부재들, 및 단결정 연결 부재를 포함한다. 상기 절연성 부재는 단결정 시드를 노출시키는 제 1 개구들 및 상기 제 1 개구들과 연통하며 상기 제 1 개구들보다 넓은 폭을 갖는 제 2 개구를 포함한다. 상기 매립 부재는 상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립한다. 상기 단결정 부재들은 상기 매립 부재와 접하고 상기 제 1 개구들 및 상기 제 2 개구를 연속적으로 매립한다. 상기 단결정 연결 부재는 비정질 상태로부터 변환된 단결정 상태를 갖고 상기 단결정 부재들의 사이를 매립하여 상기 단결정 부재들을 연결한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 듀얼 다마신 채널 구조물을 제조하기 위해서, 우선, 단결정 시드를 노출시키는 제 1 개구 및 상기 제 1 개구와 연통하며 상기 제 1 개구의 폭 보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재, 및 상기 단결정 시드와 연결되며 상기 제 1 개구만을 선택적으로 매립하는 예비 단결정 부재를 포함하는 예비 듀얼 다마신 채널 구조물을 형성한다. 그리고 상기 제 2 개구의 측면 상에 상기 제 2 개구를 부분적으로 매립하는 매립 부재를 형성한다. 이어서 상기 예비 단결정 부재를 에피택시얼 성장시켜 상기 매립 부재와 접하며 상기 제 1 개구 및 상기 제 2 개구를 연속적으로 매립하는 단결정 부재를 형성한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 듀얼 다마신 채널 구조물을 제조하기 위해서, 우선, 단결정 시드를 노출시키는 제 1 개구들 및 상기 개구들과 연통하며 상기 제 1 개구들보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재, 및 상기 단결정 시드와 연결되며 상기 제 1 개구들만을 선택적으로 매립하는 예비 단결정 부재들을 포함하는 예비 듀얼 다마신 채널 구조물을 형성한다. 그리고 상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립하는 매립 부재를 형성한다. 이어서 상기 매립 부재와 접하고 상기 제 1 개구들 및 상기 제 2 개구를 연속적으로 매립하는 단결정 부재들을 형성한다. 그 후, 비정질 상태로부터 변환된 단결정 상태를 갖고 상기 단결정 부재들의 사이를 매립하여 상기 단결정 부재들을 연결하는 단결정 연결 부재를 형성한다.
본 발명에 의하면 에피택시얼 성장에 의해서 형성되는 단결정 부재와 절연성 부재의 사이에 매립 부재가 형성되기 때문에 단결정 부재와 절연성 부재의 사이에서 보이드의 발생을 억제할 수 있다.
또한, 단결정 부재들의 사이에는 단결정 연결 부재가 형성되기 때문에 단결정 부재들 사이에서 보이드의 발생을 억제할 수 있다.
이하, 본 발명의 바람직한 실시예들을 도면들을 참조하여 상세히 설명한다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 듀얼 다마신 채널 구조물(1000)을 나타내는 단면도이다.
도 1을 참조하면, 듀얼 다마신 채널 구조물(1000)은 절연성 부재(151), 단결정 부재(161), 및 매립 부재(310)를 포함한다.
절연성 부재(151)는 단결정 시드(10) 상에 단결정 시드(10)를 노출시키는 제 1 개구 및 상기 제 1 개구와 연통하며 상기 제 1 개구보다 넓은 폭을 갖는 제 2 개구를 포함한다. 즉, 절연성 부재(151)는 듀얼 다마신 구조를 갖는다.
단결정 시드(10)는 실리콘을 포함할 수 있다.
본 실시예에서 사용할 수 있는 단결정 시드의 예로서는 실리콘 기판, 실리콘-온-인슐레이터(silicon-on-insulator : SOI) 기판, 실리콘을 포함하는 단결정 시드를 에피택시얼 성장시켜 획득한 에피택시얼 막을 들 수 있다.
절연성 부재(151)는 산화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 산화물의 예로서는 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate) 또는 HDP-CVD(high density plasma-chemical vapor deposition) 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
절연성 부재(151)는 적어도 하나의 절연막 패턴을 포함할 수 있다. 본 실시예에 따른 절연성 부재(151)는 제 1 및 2 절연막 패턴들(110, 210)을 포함한다.
매립 부재(310)는 상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립한다.
매립 부재(310)의 하부는 상부보다 넓은 폭을 가질 수 있다.
매립 부재(310)는 질화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 질화물의 예로서는 실리콘 산질화물(SiON), 실리콘 질화물(SiN) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
단결정 부재(161)는 상기 제 1 및 2 개구들을 연속적으로 매립하고 매립 부재(310)와 접한다.
단결정 부재(161)는 단결정 시드(10)를 에피택시얼 성장시켜 형성될 수 있으므로 단결정 시드(10)에 포함되는 물질을 포함할 수 있다. 즉, 단결정 부재(161)는 실리콘을 포함할 수 있다.
비록 도시되지는 않았지만, 단결정 부재(161) 상에는 게이트 전극, 금속 배선 등과 같은 반도체 구조물이 형성될 수 있다.
또한, 적어도 둘의 듀얼 다마신 채널 구조물(1000)들을 적층시켜 다층 구조를 갖는 반도체 장치를 제공할 수 있다.
본 실시예에 따르면 절연성 부재(151)와 단결정 부재(161)의 사이에는 매립 부재(310)가 형성된다.
따라서 매립 부재(310)를 포함하는 듀얼 다마신 채널 구조물(1000)은 보이드를 갖지 않을 수 있다.
이하, 듀얼 다마신 채널 구조물(1000)의 제조 방법에 대해서 설명한다.
도 2 내지 도 11은 도 1에 도시된 듀얼 다마신 채널 구조물(1000)의 제조 방법을 나타내는 단면도들이다.
도 2를 참조하면, 단결정 시드(10) 상에 단결정 시드(10)를 부분적으로 노출시키는 제 1 개구(16)를 갖는 제 1 예비 절연막 패턴(110a)을 형성한다.
단결정 시드(10)는 실리콘을 포함할 수 있다.
제 1 예비 절연막 패턴(110a)은 산화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 산화물의 예로서는 BPSG, PSG, PSG, USG, SOG, PE-TEOS 또는 HDP-CVD 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
도 3을 참조하면, 단결정 시드(10)로부터 에피택시얼 성장하여 제 1 개구(16)를 매립하고 제 1 예비 절연막 패턴(110a)의 상부면보다 높게 위치하는 돌출부를 갖는 예비 에피택시얼 부재(160a)를 형성한다.
예비 에피택시얼 부재(160a)는 실리콘 소스 가스를 사용하여 형성할 수 있다. 본 실시예에서 사용할 수 있는 상기 실리콘 소스 가스의 예로 실리콘테트라클로라이드(SiCl4), 실란(SiH4), 디클로로실란(SiH2Cl2), 또는 트리클로로염화실란(SiHCl3)을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
예비 에피택시얼 부재(160a)를 형성할 때의 온도가 약 750℃ 미만이면 에피택시얼 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 1,250℃를 초과하면 에피택시얼 성장을 용이하게 제어할 수 없기 때문에 바람직하 지 않다.
따라서 예비 에피택시얼 부재(160a)는 약 750 내지 1,250℃의 온도에서 형성되는 것이 바람직하고, 약 800 내지 900℃의 온도에서 형성되는 것이 더욱 바람직하다.
도 4를 참조하면, 예비 에피택시얼 부재(160a)의 상기 돌출부를 제거하여 에피택시얼 부재(160)를 형성한다.
상기 돌출부는 화학 기계적 연마 공정에 의해서 제거될 수 있다.
도 5를 참조하면, 상기 제 1 예비 절연막 패턴(110a)과 에피택시얼 부재(160) 상에 제 2 절연막(210a)을 형성한다.
제 2 절연막(210a)은 산화물을 포함할 수 있다. 상기 산화물은 제 1 예비 절연막 패턴(110a)에 포함된 산화물과 동일한 산화물인 것이 바람직하다. 본 실시예에서 사용할 수 있는 상기 산화물의 예로서는 BPSG, PSG, PSG, USG, SOG, PE-TEOS 또는 HDP-CVD 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
도 6을 참조하면, 제 1 예비 절연막 패턴(110a)과 제 2 절연막(210a)을 에피택시얼 부재(160)가 부분적으로 돌출될 때까지 부분적으로 제거하여 제 1 및 2 절연막 패턴들(110, 210)을 형성한다.
따라서 단결정 시드(10) 상에는 제 1 및 2 절연막 패턴들(110, 210)을 포함하는 절연성 부재(151)가 형성된다.
절연성 부재(151)는 단결정 시드(10)를 노출시키는 제 1 개구(16) 및 제 1 개구(16)와 연통하며 제 1 개구(16)보다 넓은 폭을 갖는 제 2 개구(17)를 포함한다. 즉, 절연성 부재(151)는 듀얼 다마신 구조를 갖는다.
도 7을 참조하면, 에피택시얼 부재(160)의 제 2 개구(17)의 기저면으로부터 돌출된 부위를 제거하여 예비 단결정 부재(161a)를 형성한다.
상기 돌출된 부위는 건식 식각 공정에 의해서 제거될 수 있다.
따라서 절연성 부재(151)와 예비 단결정 부재(161a)를 포함하는 예비 듀얼 다마신 채널 구조물(171)이 형성된다.
도 8을 참조하면, 예비 듀얼 다마신 채널 구조물(171) 상에 제 3 절연막(310a)을 형성한다.
제 3 절연막(310a)은 질화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 질화물의 예로서는 실리콘 산질화물, 실리콘 질화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 질화물은 후속 공정에서 에피택시얼 성장의 방향을 유도하여 보이드의 발생을 효과적으로 감소시키는 역할을 한다.
도 9를 참조하면, 제 3 절연막(310a)을 이방성 식각하여 제 2 개구(17)의 측면 상에 매립 부재(310)를 형성한다.
매립 부재(310)는 하부 폭이 상부 폭보다 넓은 구조를 갖기 때문에 후속 공정에서 보이드의 발생을 효과적으로 감소시킬 수 있다.
도 10을 참조하면, 예비 단결정 부재(161a)를 에피택시얼 성장시켜 단결정 부재(161)를 형성한다.
단결정 부재(161)는 제 1 개구(16) 및 제 2 개구(17)를 연속적으로 매립하고 매립 부재(310)와 접한다.
단결정 부재(161)는 실리콘 소스 가스를 사용하여 형성할 수 있다. 본 실시예에서 사용할 수 있는 상기 실리콘 소스 가스의 예로 실리콘테트라클로라이드, 실란, 디클로로실란, 또는 트리클로로염화실란을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
단결정 부재(161)를 형성할 때의 온도가 약 750℃ 미만이면 에피택시얼 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 1,250℃를 초과하면 에피택시얼 성장을 용이하게 제어할 수 없기 때문에 바람직하지 않다.
따라서 단결정 부재(161)는 약 750 내지 1,250℃의 온도에서 형성되는 것이 바람직하고, 약 800 내지 900℃의 온도에서 형성되는 것이 더욱 바람직하다.
도 11을 참조하면, 단결정 부재(161), 매립 부재(310), 및 절연성 부재(151)를 평탄화하여 듀얼 다마신 채널 구조물(1000)을 형성한다.
단결정 부재(161), 매립 부재(310), 및 절연성 부재(151)는 화학 기계적 연마 공정에 의해서 평탄화될 수 있다.
도시하지는 않았지만, 단결정 부재(161) 상에 게이트 전극, 금속 배선 등과 같은 반도체 구조물이 형성될 수 있다.
또한 도 2 내지 도 11에서 설명한 공정들을 반복적으로 수행하여 적어도 둘의 듀얼 다마신 채널 구조물(1000)들을 적층할 수 있다.
실시예 2
도 12는 본 발명의 실시예 2에 따른 듀얼 다마신 채널 구조물(2000)을 나타내는 단면도이다.
도 12를 참조하면, 듀얼 다마신 채널 구조물(2000)은 절연성 부재(152), 제 1 단결정 부재(111), 제 2 단결정 부재(122), 및 매립 부재(320)를 포함한다.
절연성 부재(152)는 단결정 시드(20) 상에 단결정 시드(20)를 노출시키는 제 1 개구들 및 상기 제 1 개구들과 연통하며 상기 제 1 개구들보다 넓은 폭을 갖는 제 2 개구를 포함한다. 즉, 절연성 부재(152)는 듀얼 다마신 구조를 갖는다.
단결정 시드(20)는 실리콘을 포함할 수 있다.
본 실시예에서 사용할 수 있는 단결정 시드의 예로서는 실리콘 기판, 실리콘-온-인슐레이터 기판, 실리콘을 포함하는 단결정 시드를 에피택시얼 성장시켜 획득한 에피택시얼 막을 들 수 있다.
절연성 부재(152)는 산화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 산화물의 예로서는 BPSG, PSG, PSG, USG, SOG, PE-TEOS 또는 HDP-CVD 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
절연성 부재(152)는 적어도 하나의 절연막 패턴을 포함할 수 있다. 본 실시예에 따른 절연성 부재(152)는 제 1 및 2 절연막 패턴들(120, 220)을 포함한다.
매립 부재(320)는 상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립한다.
매립 부재(320)의 하부는 상부보다 넓은 폭을 가질 수 있다.
매립 부재(320)는 질화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 질화물의 예로서는 실리콘 산질화물, 실리콘 질화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제 1 및 2 단결정 부재들(111, 122)은 매립 부재(320)와 접하며 상기 제 1 개구들 및 상기 제 2 개구를 연속적으로 매립한다. 제 1 및 2 단결정 부재들(111, 122)은 서로 이격되어 형성될 수 있다.
제 1 및 2 단결정 부재들(111, 122)은 단결정 시드(20)를 에피택시얼 성장시켜 형성되므로 단결정 시드(20)에 포함되는 물질을 포함할 수 있다. 즉, 제 1 및 2 단결정 부재들(111, 122)은 실리콘을 포함할 수 있다.
단결정 연결 부재(400)는 제 1 및 2 단결정 부재들(111, 122)의 사이에 형성되어 제 1 및 2 단결정 부재들(111, 122)을 연결한다.
단결정 연결 부재(400)는 제 1 및 2 단결정 부재들(111, 122)에 포함되는 물질을 포함할 수 있다. 즉, 단결정 연결 부재(400)는 실리콘을 포함할 수 있다.
단결정 연결 부재(400)는 비정질 상태로부터 열처리에 의해 변환된 단결정 상태일 수 있다.
단결정 연결 부재(400)는 제 1 및 2 단결정 부재들(111, 122)을 시드들로 하여 형성되기 때문에 제 1 및 2 단결정 부재들(111, 122)과 단결정 연결 부재(400)의 사이에는 계면이 존재하지 않는다.
비록 도시되지는 않았지만, 제 1 단결정 부재(111), 제 2 단결정 부재(122), 및 단결정 연결 부재(400) 상에는 게이트 전극, 금속 배선 등과 같은 반도체 구조물이 형성될 수 있다.
또한, 적어도 둘의 듀얼 다마신 채널 구조물(2000)들을 적층시켜 다층 구조를 갖는 반도체 장치를 제공할 수 있다.
본 실시예에 따르면 절연성 부재(152)와 제 1 단결정 부재(111)의 사이 및 절연성 부재와 제 2 단결정 부재(122)의 사이에는 매립 부재(320)가 위치하고 제 1 및 2 단결정 부재들(111, 122)의 사이에는 단결정 연결 부재(400)가 위치한다.
따라서 매립 부재(320)와 단결정 연결 부재(400)를 포함하는 듀얼 다마신 채널 구조물(2000)은 보이드를 갖지 않을 수 있다.
이하, 듀얼 다마신 채널 구조물(2000)의 제조 방법에 대해서 설명한다.
도 13 내지 도 24는 도 12에 도시된 듀얼 다마신 채널 구조물(2000)의 제조 방법을 나타내는 단면도들이다.
도 13을 참조하면, 단결정 시드(20) 상에 단결정 시드(20)를 부분적으로 노출시키는 제 1 및 2 개구들(11, 12)을 갖는 제 1 예비 절연막 패턴(120a)을 형성한다.
단결정 시드(20)는 실리콘을 포함할 수 있다.
제 1 예비 절연막 패턴(120a)은 산화물을 포함할 수 있다. 본 실시예에서 사 용할 수 있는 상기 산화물의 예로서는 BPSG, PSG, PSG, USG, SOG, PE-TEOS 또는 HDP-CVD 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
도 14를 참조하면, 단결정 시드(20)로부터 에피택시얼 성장하여 제 1 및 2 개구들(11, 12)을 매립하고 제 1 예비 절연막 패턴(120a)의 상부면보다 높게 위치하는 돌출부들을 갖는 제 1 및 2 예비 에피택시얼 부재들(101a, 102a)을 형성한다.
제 1 및 2 예비 에피택시얼 부재들(101a, 102a)은 실리콘 소스 가스를 사용하여 형성할 수 있다. 본 실시예에서 사용할 수 있는 상기 실리콘 소스 가스의 예로 실리콘테트라클로라이드, 실란, 디클로로실란, 또는 트리클로로염화실란을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제 1 및 2 예비 에피택시얼 부재들(101a, 102a)을 형성할 때의 온도가 약 750℃ 미만이면 에피택시얼 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 1,250℃를 초과하면 에피택시얼 성장을 용이하게 제어할 수 없기 때문에 바람직하지 않다.
따라서 제 1 및 2 예비 에피택시얼 부재들(101a, 102a)은 약 750 내지 1,250℃의 온도에서 형성되는 것이 바람직하고, 약 800 내지 900℃의 온도에서 형성되는 것이 더욱 바람직하다.
도 15를 참조하면, 제 1 및 2 예비 에피택시얼 부재들(101a, 102a)의 상기 돌출부들을 제거하여 제 1 및 2 에피택시얼 부재들(101, 102)을 형성한다.
상기 돌출부들은 화학 기계적 연마 공정에 의해서 제거될 수 있다.
도 16을 참조하면, 상기 제 1 예비 절연막 패턴(120a)과 제 1 및 2 에피택시얼 부재들(101, 102) 상에 제 2 절연막(220a)을 형성한다.
제 2 절연막(220a)은 산화물을 포함할 수 있다. 상기 산화물은 제 1 예비 절연막 패턴(120a)에 포함된 산화물과 동일한 산화물인 것이 바람직하다. 본 실시예에서 사용할 수 있는 상기 산화물의 예로서는 BPSG, PSG, PSG, USG, SOG, PE-TEOS 또는 HDP-CVD 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
도 17을 참조하면, 제 1 예비 절연막 패턴(120a)과 제 2 절연막(220a)을 제 1 및 2 에피택시얼 부재들(101, 102)이 부분적으로 돌출될 때까지 부분적으로 제거하여 제 1 및 2 절연막 패턴들(120, 220)을 형성한다.
따라서 단결정 시드(20) 상에는 제 1 및 2 절연막 패턴들(120, 220)을 포함하는 절연성 부재(152)가 형성된다.
절연성 부재(152)는 단결정 시드(20)를 노출시키는 제 1 및 2 개구들(11, 12)과 제 1 및 2 개구들(11, 12)과 연통하며 제 1 및 2 개구들(11, 12)보다 넓은 폭을 갖는 제 3 개구(13)를 포함한다. 즉, 절연성 부재(152)는 듀얼 다마신 구조를 갖는다.
도 18을 참조하면, 제 1 및 2 에피택시얼 부재들(101, 102)의 제 3 개구의 기저면으로부터 돌출되는 부위들을 제거하여 제 1 및 2 예비 단결정 부재들(111a, 122a)을 형성한다.
상기 돌출되는 부위들은 건식 식각 공정에 의해서 제거될 수 있다.
따라서 절연성 부재(152)와 제 1 및 2 예비 단결정 부재들(111a, 122a)을 포함하는 예비 듀얼 다마신 채널 구조물(172)이 형성된다.
도 19를 참조하면, 예비 듀얼 다마신 채널 구조물(172) 상에 제 3 절연막(320a)을 형성한다.
제 3 절연막(320a)은 질화물을 포함할 수 있다. 본 실시예에서 사용할 수 있는 상기 질화물의 예로서는 실리콘 산질화물, 실리콘 질화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 질화물은 후속 공정에서 에피택시얼 성장의 방향을 유도하여 보이드의 발생을 효과적으로 감소시키는 역할을 한다.
도 20을 참조하면, 제 3 절연막(320a)을 이방성 식각하여 제 3 개구의 측면 상에 매립 부재(320)를 형성한다.
매립 부재(320)는 하부 폭이 상부 폭보다 넓은 구조를 갖기 때문에 후속 공정에서 보이드의 발생을 효과적으로 감소시킬 수 있다.
도 21을 참조하면, 제 1 및 2 예비 단결정 부재들(111a, 122a)을 에피택시얼 성장시켜 제 1 및 2 단결정 부재들(111, 122)을 형성한다.
제 1 및 2 단결정 부재들(111, 122)은 매립 부재(320)와 접하고 제 1 및 2 개구들(11, 12)과 제 3 개구(13)를 연속적으로 매립한다.
제 1 및 2 단결정 부재들(111, 122)은 실리콘 소스 가스를 사용하여 형성할 수 있다. 본 실시예에서 사용할 수 있는 상기 실리콘 소스 가스의 예로 실리콘테트라클로라이드, 실란, 디클로로실란, 또는 트리클로로염화실란을 들 수 있다. 이들 은 단독 또는 혼합하여 사용할 수 있다.
제 1 및 2 단결정 부재들(111, 122)을 형성할 때의 온도가 약 750℃ 미만이면 에피택시얼 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 1,250℃를 초과하면 에피택시얼 성장을 용이하게 제어할 수 없기 때문에 바람직하지 않다.
따라서 제 1 및 2 단결정 부재들(111, 122)은 약 750 내지 1,250℃의 온도에서 형성되는 것이 바람직하고, 약 800 내지 900℃의 온도에서 형성되는 것이 더욱 바람직하다.
제 1 및 2 단결정 부재들(111, 122)은 서로 이격되게 형성될 수 있다.
구체적으로, 제 1 및 2 단결정 부재들(111, 122)의 에피택시얼 성장 속도를 고려하여 성장 시간을 제어함으로서 제 1 및 2 단결정 부재들(111, 122)이 서로 접하기 이전에 제 1 및 2 단결정 부재들(111, 122)의 에피택시얼 성장을 중단시킨다.
도 22를 참조하면, 절연성 부재(152), 매립 부재(320), 제 1 단결정 부재(111), 및 제 2 단결정 부재(122) 상에 제 1 및 2 단결정 부재들(111, 122)의 사이를 매립하는 비정질 막(410)을 형성한다.
비정질 막(410)은 제 1 및 2 단결정 부재들(111, 122)에 포함되는 물질을 포함할 수 있다. 즉, 비정질 막(410)은 실리콘을 포함할 수 있다.
비정질 막(410)은 실리콘 소스 가스를 사용하여 형성 할 수 있다. 본 실시예에서 사용할 수 있는 상기 실리콘 가스의 예로 실리콘테트라클로라이드, 실란, 디클로로실란, 또는 트리클로로염화실란을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
비정질 막(410)을 형성할 때의 온도가 약 400℃ 미만이면 상기 실리콘 소스 가스로부터 실리콘 원자의 분리가 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 600℃를 초과하면 비정질 막(410)을 형성할 때 부수적으로 발생하는 제 1 및 2 단결정 부재들(111, 122)의 에피택시얼 성장이 촉진되어 바람직하지 않다.
따라서 비정질 막(400a)은 약 400 내지 600℃의 온도에서 형성하는 것이 바람직하고, 약 530 내지 540℃의 온도에서 형성하는 것이 보다 바람직하다.
상술한 바와 같이, 비정질 막(410)이 적층될 제 1 및 2 단결정 부재들(111, 122)도 부수적으로 에피택시얼 성장하지만 비정질 막(410)의 적층 속도가 제 1 및 2 단결정 부재들(111, 122)의 에피택시얼 성장 속도 보다 약 2배 이상 빠르기 때문에 비정질 막(410)은 제 1 및 2 단결정 부재들(111, 122)이 서로 접하기 이전에 제 1 및 2 단결정 부재들(111, 122)의 사이를 완전히 매립하게 된다.
그러나 제 1 및 2 단결정 부재들(111, 122)이 과도하게 에피택시얼 성장하여 서로 접하게 되는 경우 비정질 막(410)이 제 1 및 2 단결정 부재들(111, 122)의 사이를 완전히 매립하지 못하기 때문에 보이드가 발생할 수 있다.
따라서 상기 실리콘 소스 가스는 제 1 및 2 단결정 부재들(111, 122)의 사이로 노출되는 절연성 부재(152)의 표면을 향하여 제공되는 것이 바람직하다.
상기 실리콘 소스 가스와 함께 캐리어 가스로 질소(N2) 가스가 제공될 수 있 다. 상기 질소 가스의 유량은 상기 실리콘 가스로부터 분리된 실리콘 원자가 절연성 부재(152)의 표면, 제 1 및 2 단결정 부재들(111, 122)의 표면들에서 확산되지 않는 범위에서 제공되는 것이 바람직하다.
따라서 상기 질소 가스의 유량은 상기 반응 가스의 유량을 초과하지 않는 것이 바람직하다.
도 23을 참조하면, 비정질 막(410)을 절연성 부재(152), 제 1 단결정 부재(111), 및 제 2 단결정 부재(122)가 노출될 때까지 평탄화하여 제 1 및 2 단결정 부재들(111, 122)의 사이를 매립하는 비정질 연결 부재(400a)를 형성한다.
상기 비정질 막(410)은 화학 기계적 연마 공정에 의해서 평탄화될 수 있다.
도 24를 참조하면, 비정질 연결 부재(400a)를 열처리하여 비정질 상태를 단결정 상태로 변환함으로서 제 1 및 2 단결정 부재들(111, 122)을 연결하는 단결정 연결 부재(400)를 형성한다.
단결정 연결 부재(400)는 제 1 및 2 단결정 부재들(111, 122)을 시드들로 하여 형성되기 때문에 제 1 및 2 단결정 부재들(111, 122)과 단결정 연결 부재(400)의 사이에는 계면이 존재하지 않는다.
상기 열처리를 수행할 때의 온도가 약 570℃ 미만이면 비정질 상태에서 단결정 상태로의 변환이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 650℃를 초과하면 열처리 공정을 제어하는 것이 용이하지 않기 때문에 바람직하지 않다.
따라서 상기 열처리를 수행할 때의 온도는 약 570 내지 650℃인 것이 바람직하고, 상기 온도는 약 600 내지 620℃인 것이 더욱 바람직하다.
도시하지는 않았지만, 제 1 단결정 부재(111), 제 2 단결정 부재(122), 및 단결정 연결 부재(400) 상에 게이트 전극, 금속 배선 등과 같은 반도체 구조물이 형성될 수 있다.
또한 도 13 내지 24에서 설명한 공정들을 반복적으로 수행하여 다수의 듀얼 다마신 채널 구조물(2000)들을 적층할 수 있다.
본 발명에 의하면 에피택시얼 성장에 의해서 형성되는 단결정 부재와 절연성 부재의 사이에 매립 부재가 형성되기 때문에 단결정 부재와 절연성 부재의 사이에서 보이드의 발생을 억제할 수 있다.
또한, 단결정 부재들의 사이에는 단결정 연결 부재가 형성되기 때문에 단결정 부재들의 사이에서 보이드의 발생을 억제할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (47)

  1. 단결정 시드를 노출시키는 제 1 개구 및 상기 제 1 개구와 연통하며 상기 제 1 개구의 폭 보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재;
    상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립하는 매립 부재; 및
    상기 제 1 개구 및 상기 제 2 개구를 연속적으로 매립하고 상기 매립 부재와 접하는 단결정 부재를 포함하는 듀얼 다마신 채널 구조물.
  2. 제 1 항에 있어서, 상기 단결정 시드는 실리콘을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  3. 제 1 항에 있어서, 상기 절연성 부재는 산화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  4. 제 1 항에 있어서, 상기 매립 부재는 질화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  5. 제 1 항에 있어서, 상기 단결정 부재는 상기 단결정 시드에 포함되는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  6. 단결정 시드를 노출시키는 제 1 개구들 및 상기 제 1 개구들과 연통하며 상기 제 1 개구들보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재;
    상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립하는 매립 부재;
    상기 매립 부재와 접하고 상기 제 1 개구들 및 상기 제 2 개구를 연속적으로 매립하는 단결정 부재들; 및
    비정질 상태로부터 변환된 단결정 상태를 갖고 상기 단결정 부재들의 사이를 매립하여 상기 단결정 부재들을 연결하는 단결정 연결 부재를 포함하는 듀얼 다마신 채널 구조물.
  7. 제 6 항에 있어서, 상기 단결정 시드는 실리콘을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  8. 제 6 항에 있어서, 상기 절연성 부재는 산화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  9. 제 6 항에 있어서, 상기 매립 부재는 질화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  10. 제 6 항에 있어서, 상기 단결정 부재들은 상기 단결정 시드에 포함되는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  11. 제 6 항에 있어서, 상기 단결정 연결 부재는 상기 단결정 연결 부재들에 포함되는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물.
  12. 단결정 시드를 노출시키는 제 1 개구 및 상기 제 1 개구와 연통하며 상기 제 1 개구의 폭 보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재, 및 상기 단결정 시드와 연결되며 상기 제 1 개구만을 선택적으로 매립하는 예비 단결정 부재를 포함하는 예비 듀얼 다마신 채널 구조물을 형성하는 단계;
    상기 제 2 개구의 측면 상에 상기 제 2 개구를 부분적으로 매립하는 매립 부재를 형성하는 단계;
    상기 예비 단결정 부재를 에피택시얼 성장시켜 상기 매립 부재와 접하며 상기 제 1 개구 및 상기 제 2 개구를 연속적으로 매립하는 단결정 부재를 형성하는 단계를 포함하는 듀얼 다마신 채널 구조물의 제조 방법.
  13. 제 12 항에 있어서, 상기 단결정 부재, 상기 매립 부재, 및 상기 절연성 부재를 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  14. 제 13 항에 있어서, 상기 평탄화하는 단계는 화학 기계적 연마 공정, 에치백 공정, 또는 이들의 조합된 공정을 수행하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  15. 제 12 항에 있어서, 상기 단결정 시드는 실리콘을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  16. 제 12 항에 있어서, 상기 절연성 부재는 산화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  17. 제 12 항에 있어서, 상기 예비 단결정 부재는 상기 단결정 시드에 포함되는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  18. 제 12 항에 있어서, 상기 예비 듀얼 다마신 채널 구조물을 형성하는 단계는,
    상기 단결정 시드를 부분적으로 노출시키는 상기 제 1 개구를 갖는 제 1 예비 절연막 패턴을 형성하는 단계;
    상기 단결정 시드를 에피택시얼 성장시켜 상기 제 1 개구를 매립하고 상기 제 1 예비 절연막 패턴의 상부면보다 높게 위치하는 돌출부를 갖는 예비 에피택시얼 부재를 형성하는 단계;
    상기 예비 에피택시얼 부재의 돌출부를 제거하여 에피택시얼 부재를 형성하 는 단계;
    상기 제 1 예비 절연막 패턴 및 상기 에피택시얼 부재 상에 제 2 절연막을 형성하는 단계;
    상기 제 1 예비 절연막 패턴 및 상기 제 2 절연막을 상기 에피택시얼 부재가 부분적으로 돌출될 때까지 부분적으로 제거하여 제 1 및 2 절연막 패턴들을 형성하는 단계; 및
    상기 에피택시얼 부재의 돌출되는 부위를 제거하여 예비 단결정 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  19. 제 18 항에 있어서, 상기 예비 에피택시얼 부재를 형성하는 단계는 750 내지 1,250℃의 온도에서 실리콘 소스 가스를 사용하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  20. 제 19 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란, 및 트리클로로염화실란으로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  21. 제 18 항에 있어서, 상기 에피택시얼 부재를 형성하는 단계는 화학 기계적 연마 공정, 에치백 공정, 또는 이들의 조합된 공정을 수행하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  22. 제 18 항에 있어서, 상기 예비 단결정 부재를 형성하는 단계는 건식 식각 공정을 수행하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  23. 제 12 항에 있어서, 상기 매립 부재는 질화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  24. 제 12 항에 있어서, 상기 매립 부재를 형성하는 단계는,
    상기 예비 듀얼 다마신 채널 구조물 상에 제 3 절연막을 형성하는 단계; 및
    상기 제 3 절연막을 이방성으로 식각하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  25. 제 12 항에 있어서, 상기 단결정 부재를 형성하는 단계는 750 내지 1,250℃의 온도에서 실리콘 소스 가스를 사용하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  26. 제 25 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란, 및 트리클로로염화실란으로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  27. 단결정 시드를 노출시키는 제 1 개구들 및 상기 개구들과 연통하며 상기 제 1 개구들보다 넓은 폭을 갖는 제 2 개구를 포함하는 절연성 부재, 및 상기 단결정 시드와 연결되며 상기 제 1 개구들만을 선택적으로 매립하는 예비 단결정 부재들을 포함하는 예비 듀얼 다마신 채널 구조물을 형성하는 단계;
    상기 제 2 개구의 측면 상에 형성되어 상기 제 2 개구를 부분적으로 매립하는 매립 부재를 형성하는 단계;
    상기 예비 단결정 부재들을 에피택시얼 성장시켜 상기 매립 부재와 접하고 상기 제 1 개구들 및 상기 제 2 개구를 연속적으로 매립하는 단결정 부재들을 형성하는 단계; 및
    비정질 상태로부터 변환된 단결정 상태를 갖고 상기 단결정 부재들의 사이를 매립하여 상기 단결정 부재들을 연결하는 단결정 연결 부재를 형성하는 단계를 포함하는 듀얼 다마신 채널 구조물의 제조 방법.
  28. 제 27 항에 있어서, 상기 단결정 시드는 실리콘을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  29. 제 27 항에 있어서, 상기 절연성 부재는 산화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  30. 제 27 항에 있어서, 상기 예비 단결정 부재들은 상기 단결정 시드에 포함되 는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  31. 제 27 항에 있어서, 상기 예비 듀얼 다마신 채널 구조물을 형성하는 단계는,
    상기 단결정 시드를 부분적으로 노출시키는 상기 제 1 개구들을 갖는 제 1 예비 절연막 패턴을 형성하는 단계;
    상기 단결정 시드로부터 에피택시얼 성장하여 상기 제 1 개구들을 매립하고 상기 제 1 예비 절연막 패턴의 상부면보다 높게 위치하는 돌출부들을 갖는 예비 에피택시얼 부재들을 형성하는 단계;
    상기 예비 에피택시얼 부재들의 돌출부들을 제거하여 에피택시얼 부재들을 형성하는 단계;
    상기 제 1 예비 절연막 패턴 및 상기 에피택시얼 부재들 상에 제 2 절연막을 형성하는 단계;
    상기 제 1 예비 절연막 패턴 및 상기 제 2 절연막을 상기 에피택시얼 부재들이 부분적으로 돌출될 때까지 부분적으로 제거하여 제 1 및 2 절연막 패턴들을 형성하는 단계; 및
    상기 에피택시얼 부재들의 돌출된 부위들을 제거하여 예비 단결정 부재들을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  32. 제 31 항에 있어서, 상기 예비 에피택시얼 부재들을 형성하는 단계는 750 내 지 1,250℃의 온도에서 실리콘 소스 가스를 사용하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  33. 제 32 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란, 및 트리클로로염화실란으로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  34. 제 31 항에 있어서, 상기 에피택시얼 부재들의 상기 돌출부들은 화학 기계적 연마 공정에 의해서 제거되는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  35. 제 31 항에 있어서, 상기 예비 단결정 부재들을 형성하는 단계는 건식 식각 공정을 수행하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  36. 제 27 항에 있어서, 상기 매립 부재는 질화물을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  37. 제 27 항에 있어서, 상기 매립 부재를 형성하는 단계는,
    상기 예비 듀얼 다마신 채널 구조물 상에 제 3 절연막을 형성하는 단계; 및
    상기 제 3 절연막을 이방성으로 식각하는 단계를 포함하는 것을 특징으로 하 는 듀얼 다마신 채널 구조물의 제조 방법.
  38. 제 27 항에 있어서, 상기 단결정 부재들을 형성하는 단계는 750 내지 1,250℃의 온도에서 실리콘 소스 가스를 사용하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  39. 제 38 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란, 및 트리클로로염화실란으로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  40. 제 27 항에 있어서, 상기 단결정 연결 부재는 상기 단결정 부재들에 포함되는 물질을 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  41. 제 27 항에 있어서, 상기 단결정 연결 부재를 형성하는 단계는,
    상기 절연성 부재, 상기 매립 부재, 및 상기 단결정 부재들 상에 상기 단결정 부재들의 사이들을 매립하는 비정질 막을 형성하는 단계;
    상기 비정질 막을 상기 절연성 부재 및 상기 단결정 부재들이 노출될 때까지 평탄화하여 상기 단결정 부재들의 사이들을 매립하는 비정질 연결 부재를 형성하는 단계; 및
    상기 비정질 연결 부재를 열처리하여 비정질 상태를 단결정 상태로 변화시키 는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  42. 제 41 항에 있어서, 상기 비정질 막을 형성하는 단계는 450 내지 600℃의 온도에서 실리콘 소스 가스를 사용하여 형성하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  43. 제 42 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란 및 트리클로로염화실란으로 이루어지는 그룹에서 선택된 적어도 하나인 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  44. 제 42 항에 있어서, 상기 비정질 막을 형성하는 단계는 질소 가스를 더 사용하여 형성하는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  45. 제 44 항에 있어서, 상기 질소 가스의 유량은 상기 실리콘 소스 가스의 유량을 초과하지 않는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  46. 제 41 항에 있어서, 상기 비정질 막은 화학 기계적 연마 공정에 의해서 상기 절연성 부재 및 상기 단결정 부재들이 노출될 때까지 평탄화되는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
  47. 제 41 항에 있어서, 상기 비정질 연결 부재를 열처리하는 단계는 570 내지 650℃의 온도에서 수행되는 것을 특징으로 하는 듀얼 다마신 채널 구조물의 제조 방법.
KR1020050005712A 2005-01-21 2005-01-21 듀얼 다마신 채널 구조물과 그 제조 방법 KR100641068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050005712A KR100641068B1 (ko) 2005-01-21 2005-01-21 듀얼 다마신 채널 구조물과 그 제조 방법
US11/333,110 US7358126B2 (en) 2005-01-21 2006-01-17 Dual damascene structure and methods of forming the same
US12/043,563 US20080152866A1 (en) 2005-01-21 2008-03-06 Dual Damascene Structure
US12/043,576 US8372198B2 (en) 2005-01-21 2008-03-06 Methods of forming dual damascene structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005712A KR100641068B1 (ko) 2005-01-21 2005-01-21 듀얼 다마신 채널 구조물과 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060084944A KR20060084944A (ko) 2006-07-26
KR100641068B1 true KR100641068B1 (ko) 2006-11-06

Family

ID=36695931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005712A KR100641068B1 (ko) 2005-01-21 2005-01-21 듀얼 다마신 채널 구조물과 그 제조 방법

Country Status (2)

Country Link
US (3) US7358126B2 (ko)
KR (1) KR100641068B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641068B1 (ko) * 2005-01-21 2006-11-06 삼성전자주식회사 듀얼 다마신 채널 구조물과 그 제조 방법
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
JP6857447B2 (ja) 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270538A (ja) * 1996-03-29 1997-10-14 Sony Corp 超伝導トランジスタ及びその製造方法
KR20000043063A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010112965A (ko) * 2000-06-15 2001-12-24 박종섭 반도체 소자의 구리배선 형성방법
US20030153155A1 (en) 2002-02-11 2003-08-14 Micron Technology Inc. Fet having epitaxial silicon growth

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136060A (ja) 1991-11-15 1993-06-01 Canon Inc 結晶薄膜の形成方法
US5554870A (en) * 1994-02-04 1996-09-10 Motorola, Inc. Integrated circuit having both vertical and horizontal devices and process for making the same
US5731217A (en) * 1996-10-08 1998-03-24 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a filled upper transistor substrate and interconnection thereto
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
KR100641068B1 (ko) * 2005-01-21 2006-11-06 삼성전자주식회사 듀얼 다마신 채널 구조물과 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270538A (ja) * 1996-03-29 1997-10-14 Sony Corp 超伝導トランジスタ及びその製造方法
KR20000043063A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010112965A (ko) * 2000-06-15 2001-12-24 박종섭 반도체 소자의 구리배선 형성방법
US20030153155A1 (en) 2002-02-11 2003-08-14 Micron Technology Inc. Fet having epitaxial silicon growth

Also Published As

Publication number Publication date
US8372198B2 (en) 2013-02-12
US20080152866A1 (en) 2008-06-26
US7358126B2 (en) 2008-04-15
US20060163738A1 (en) 2006-07-27
US20080149021A1 (en) 2008-06-26
KR20060084944A (ko) 2006-07-26

Similar Documents

Publication Publication Date Title
JP5563623B2 (ja) ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法
US7482210B2 (en) Method of fabricating semiconductor device having junction isolation insulating layer
KR20180131915A (ko) 반도체장치 및 그 제조 방법
US20070257312A1 (en) Semiconductor-on-insulator (soi) substrates and semiconductor devices using void spaces
US9773699B2 (en) Methods of forming wiring structures including a plurality of metal layers
US11715666B2 (en) Method of fabricating semiconductor device
KR100641068B1 (ko) 듀얼 다마신 채널 구조물과 그 제조 방법
CN112017965A (zh) 制造半导体器件的方法
TWI777024B (zh) 用於半導體製程的方法與半導體裝置
KR100455724B1 (ko) 반도체소자의 플러그 형성방법
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
US9666478B2 (en) Methods of forming wiring structures and methods of manufacturing semiconductor devices
US20070085207A1 (en) Pad structure, method of forming a pad structure, semiconductor device having a pad structure and method of manufacturing a semiconductor device
TWI806726B (zh) 半導體裝置和其製造方法
US6593632B1 (en) Interconnect methodology employing a low dielectric constant etch stop layer
KR100624098B1 (ko) 박막 구조물 및 이의 형성 방법
KR100566675B1 (ko) 반도체 장치와 그 제조 방법
KR100428700B1 (ko) 반도체 기판 내부에 전도율이 높은 가로로 절연된 매립 구역을 만들기 위한 방법
KR100960925B1 (ko) 반도체 소자의 제조방법
CN102569158A (zh) 半导体结构间隔离结构及其形成方法
KR100648205B1 (ko) 반도체 장치 및 그 제조 방법
TW202347447A (zh) 半導體裝置及其製造方法以及半導體結構
KR20090013322A (ko) 리세스게이트를 갖는 반도체 소자 및 그 제조 방법
KR20040057472A (ko) 선택적 에피택셜 성장 방식을 이용한 반도체소자 및 그제조 방법
KR20030000966A (ko) 반도체 소자분리막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee