TWI777024B - 用於半導體製程的方法與半導體裝置 - Google Patents

用於半導體製程的方法與半導體裝置 Download PDF

Info

Publication number
TWI777024B
TWI777024B TW108102317A TW108102317A TWI777024B TW I777024 B TWI777024 B TW I777024B TW 108102317 A TW108102317 A TW 108102317A TW 108102317 A TW108102317 A TW 108102317A TW I777024 B TWI777024 B TW I777024B
Authority
TW
Taiwan
Prior art keywords
fin
film
layer
trench
fins
Prior art date
Application number
TW108102317A
Other languages
English (en)
Other versions
TW202005083A (zh
Inventor
余德偉
陳建豪
梁品筑
楊儀辰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202005083A publication Critical patent/TW202005083A/zh
Application granted granted Critical
Publication of TWI777024B publication Critical patent/TWI777024B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C23C16/45504—Laminar flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

此處所述的實施例一般關於形成閘極層於高深寬比的溝槽中之方法，其採用循環沉積-處理製程。在一實施例中，方法包括對具有至少一結構的基板表面進行膜沉積製程以形成順應膜，且順應膜形成於結構的下表面上並沿著結構的多個側壁表面；對基板表面進行處理製程，以形成個別的鹵素表面層或個別的鹵素封端層於側壁表面的個別上側部份上的順應膜上；以及依序重複進行膜沉積製程與處理製程，以將順應膜填入結構。

Description

用於半導體製程的方法與半導體裝置
本發明實施例關於沉積膜於高深寬比與小尺寸的溝槽中的方法。
隨著半導體產業進展至奈米技術製程節點，以求更高裝置密度、更高效能、與更低成本，來自製作與設計的挑戰導致三維設計的發展，如鰭狀場效電晶體。鰭狀場效電晶體裝置通常包含大高寬比的半導體鰭狀物，其中形成有通道與源極/汲極區。閘極沿著鰭狀結構的側部形成於鰭狀結構上(如包覆鰭狀結構)，有利於增加通道表面積以產生更快、更可信、與可更佳控制的半導體電晶體裝置。然而隨著尺寸縮小，如何沉積膜於高深寬比與小尺寸的溝槽中，而不產生縫或空隙為一大挑戰。
本發明一實施例提供之用於半導體製程的方法，包括：對具有至少一結構的基板表面進行膜沉積製程以形成順應膜，且順應膜形成於結構的下表面上並沿著結構的多個側壁表面；對基板表面進行處理製程，以形成個別的鹵素表面層或個別的鹵素封端層於側壁表面的個別上側部份上的順應膜上；以及依序重複進行膜沉積製程與處理製程，以將順應膜填入結構。
A-A、B-B:剖面
D1:第一尺寸
D2:第二尺寸
T1:第一厚度
T2:第二厚度
100:流程圖
102、104、106、108、110、112:步驟
150:虛置閘極層形成製程
152、156:膜沉積製程
154:頂部處理製程
158:選擇盒
202、220:界面介電層
204:晶種層
206:膜
208:鈍化層
214:矽化物區
219:阻障層
221:導電材料
222:閘極介電層
224:順應層
226:閘極導電充填材料
228a:置換閘極結構
230:第二層間介電層
240:半導體裝置結構
248:隔離區
251:閘極結構
253:溝槽
254:遮罩
255:下表面
257:側壁表面
259:上表面
270:半導體基板
274:鰭狀物
286:閘極間隔物
292:源極/汲極區
296:接點蝕刻停止層
297:第一層間介電層
圖1係一些實施例中，製作半導體裝置的例示性方法之流程圖。
圖2係一些實施例中，形成虛置閘極層的製程。
圖3至13、14A至14B、15A至15C、16A至18A、與16B至18B係一些實施例中，對應多種製作階段的半導體裝置結構之多種三維圖與剖視圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
此處所述的實施例關於在半導體製程中沉積膜或層。此處所述的實施例特別關於沉積膜或層於鰭狀物之間的溝槽中，且溝槽可具有高深寬比。循環的沉積-處理製程可包含沉積膜或層的一部份、處理膜或層的頂部以鈍化膜或層的頂部、並重複任何次數的沉積與處理步驟。處理步驟可在後續的沉積步驟中，減少膜或層成長於鈍化頂部，因此循環的沉積-處理製程可實質上由下而上的形成膜/或層於溝槽中，因此可避免形成縫或空隙於溝槽內的膜或層中。此 處所述的例子可用於沉積膜或層於任何溝槽或凹陷中，且溝槽或凹陷可具有高深寬比。
圖1係一些實施例中，用於製作半導體裝置結構240的例示性方法的流程圖100。圖2係一些實施例中，圖1之流程圖的步驟106可採用的虛置閘極層形成製程150。圖3至13、14A至14B、15A至15C、與16A至16B到18A至18B係一些實施例中，對應圖1的流程圖之多種製作階段的半導體裝置結構240之一部份的三維圖與剖視圖。值得注意的是，流程圖100可用於形成此處未提及的任何其他半導體結構。本技術領域中具有通常知識者應理解圖式或說明並非用於形成半導體裝置與相關結構的所有製程。雖然此處搭配圖式說明多種步驟，但非用於限制這些步驟的順序，或暗示中間步驟存在或不存在。除非特別說明，否則操作順序的內容僅用於說明目的，並非排除個別步驟實際上可能一起或重疊(若非完全，則至少部份)進行的可能性。
流程圖100一開始的步驟102如圖3所示，提供半導體裝置結構240。半導體裝置結構240具有鰭狀物274形成於半導體基板270上。半導體基板270可為或包括半導體基體基板、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。在一些實施例中，半導體基板270的半導體材料可包含半導體元素(包含矽或鍺)、半導體化合物、半導體合金、或上述之組合。每一鰭狀物274可提供一或多個裝置形成處的主動區。鰭狀物274的製作方法可在半導體基板270上進行合適製程(包括遮罩、光微影、及/或蝕刻製程)，以形成溝槽253至半導體基板270中，並保留自半導體基板270向上延伸的鰭狀物。溝槽253可填有絕緣材料。絕緣材料可為任何合適的介電層如氧化物(比如氧化矽)、氮化物、類似物、或上述之組合。接著使絕緣材料凹陷以形成隔離區248，且凹陷方法可採用可接受的蝕刻製程。絕緣材料凹陷後，即露出鰭狀物274的頂部。鰭狀物274自相鄰的隔離區248之間凸起並高於隔離區248。
圖3更顯示剖面A-A。圖4至13與14A係多種製作階段中，對應剖面A-A的半導體裝置結構240之剖面圖。
步驟104如圖4所示，順應性地形成界面介電層202於半導體基板270上，以覆蓋鰭狀物274及隔離區248的露出表面。界面介電層202可包含或可為氧化矽、氮化矽、類似物、或上述之多層，且其形成方法可為熱及/或化學成長於鰭狀物274上，或順應性的沉積製程如電漿增強化學氣相沉積、原子層沉積、或任何合適的沉積技術。在一些實施例中，步驟104可進一步順應性地形成晶種層204於界面介電層202上。圖4中的插圖為部份放大圖，其顯示界面介電層202具有晶種層204形成其上。晶種層204形成於界面介電層202上，以幫助成長一致的後續閘極於鰭狀物274及隔離區248上。晶種層204的選擇可取決於後續閘極的材料。在一些實施例中，後續閘極包含矽如多晶矽或非晶矽，則晶種層204可為含矽膜。在此例中，晶種層204的形成方法可為暴露基板表面至含矽化合物，以形成含矽的固體薄膜於界面介電層202上。本發明實施例中的用語「基板表面」可包含沉積於基板(如半導體基板270)上的膜層或部份膜層之露出表面，且新沉積的膜層之露出表面將成為任何後續製程的基板表面。晶種層204的形成方法可為原子層沉積、化學氣相沉積、或任何合適的沉積技術。在一些實施例中，晶種層204為原子層沉積形成的矽層。合適的含矽化合物可包含但不限於(SiH3)3N、Si[N(CH3)2]4、SiH[N(CH3)2]3、SiH2[N(CH3)2]2、SiH3[N(CH3)2]、SiH3[N((CH-(CH3)2)2]、類似物、或上述之組合。在一些實施例中，採用SiH3[N((CH-(CH3)2)2]形成晶種層204。
在步驟104之後，形成虛置閘極層於基板表面(如界面介電層202及/或晶種層204(若採用)上並填入溝槽253。每一溝槽253具有下表面255(如隔離區248的上表面)與自下表面255向上延伸的側壁表面257。在多種實施例中，溝槽253的深寬比可介於約3：1至約30：1之間，比如約5：1至約20：1之間，例如約8：1至約10：1 之間。用語「深寬比」指的是特定結構如溝槽的深度尺寸與寬度尺寸之間的比例，比如溝槽深度/溝槽寬度。溝槽高度實質上等於鰭狀物274凸起高於隔離區248的高度，而溝槽寬度實質上等於兩個相鄰的鰭狀物274之間的隔離區248之寬度或距離。
膜可為任何合適膜，比如用於形成虛置閘極層的膜。在一些實施例中，膜為非晶矽膜。對閘極置換製程而言，虛置閘極層的組成可為多晶矽或非晶矽。
此處所述之虛置閘極層的形成製程，可沉積膜於高深寬比的溝槽中而不具有縫或空隙。特別的是，虛置閘極的形成製程可用於填入具有任何合適深寬比的結構，比如深寬比(結構深度與結構寬度之間的比例)大於或等於5：1、10：1、20：1、25：1、30：1、35：1、40：1、50：1、或100：1的結構。虛置閘極層的形成製程之多種實施例，包含沉積膜於高深寬比的溝槽(定義於相鄰的鰭狀物之間)中，以及以含鹵素處理氣體處理與鰭狀物之頂部與頂部側壁相鄰的膜頂部之循環製程，以在循環製程的後續沉積階段中減少、抑制、及/或最小化與鰭狀物之頂部與頂部側壁相鄰的膜頂部之膜成長。由於可減少頂部的膜成長，膜可自溝槽底部選擇性地成長，而避免溝槽開口過早夾住而形成縫或空隙於溝槽中。因此可由無縫或無空隙的方式達到由下而上的充填。
在步驟106中，進行虛置閘極層形成製程，以沉積虛置閘極層於基板表面(如界面介電層202(或晶種層204，若採用)的露出表面)上並填入溝槽253。圖2係一些實施例中，步驟106可採用的虛置閘極層的形成製程150之例子，而圖5至14A係對應圖2之流程圖之充填溝槽的多種階段中，半導體裝置結構240的部份剖視圖。虛置閘極層的形成製程150通常包含膜沉積製程152、頂部處理製程154、與膜沉積製程156。在膜沉積製程152、頂部處理製程154、與膜沉積製程156之間，可將淨化氣體如惰性氣體流入製程腔室(半導體裝置結構240位於其 中)。舉例來說，虛置閘極層的形成製程150可包含膜沉積製程152、接著淨化腔室、接著進行頂部處理製程154、接著淨化腔室、接著進行膜沉積製程156、以及接著淨化腔室等步驟的循環。惰性氣體可為任何合適的惰性氣體如氬氣、氦氣、氖氣、或任何上述之組合。
可在相同或不同的製程腔室中進行膜沉積製程152與156及頂部處理製程154。可依序及/或交替重複沉積-處理製程，以逐漸填入溝槽253。在沉積-處理製程的循環達到預定次數之後，膜可由下而上地填入溝槽(如溝槽253)而不具有縫或空隙。可重複此循環的沉積-處理製程，直到完全填入溝槽，或達到虛置閘極層的所需高度。之後可進行流程圖100的步驟108。
膜沉積製程152包含形成膜206於基板表面上，如圖5所示。在一些實施例中，基板表面可包含界面介電層202的露出表面，且界面介電層202順應性地形成於鰭狀物274與隔離區248之上側表面上。在一些實施例中，基板表面可包含晶種層204的露出表面，且晶種層204順應性地形成於界面介電層202上。在多種實施例中，膜沉積製程152所形成的膜206可包含或可為適用於虛置閘極層的任何材料。膜206的合適材料可包含非晶矽或多晶矽。在一例中，膜沉積製程152所形成的膜206為非晶矽。非晶矽有利於填入高深寬比的溝槽以用於閘極，因為在後續製程中非晶矽與其他膜(如氧化矽、非晶碳、或類似物)之間可具有良好的蝕刻選擇性。膜沉積製程152可為任何合適沉積製程，包含但不限於低壓化學氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、電漿增強原子層沉積、或可產生固態材料於基板表面上的任何合適沉積技術。在一些實施例中，膜沉積製程152採用低壓化學氣相沉積。低壓化學氣相沉積對一些應用有利，因為其可沉積大範圍的膜，且沉積的膜組成具有優良的順應性階梯覆蓋。
膜206的形成方法可為暴露基板表面至含矽前驅物。合適的含矽前 驅物可包含矽烷、鹵化矽烷、或任何上述之組合。矽烷可含甲矽烷或較高矽數的矽烷(化學結構為SixH(2x+2)，比如乙矽烷、丙矽烷、或丁矽烷)。鹵化矽烷可包含但不限於鹵化的矽烷如單氯化矽烷、二氯化矽烷、三氯化矽烷、六氯化乙矽烷、八氯化丙矽烷、或四氯化矽。在一些實施例中，含矽前驅物可採用有機矽烷，其包含的化合物之化學結構為RySixH(2x+2-y)，其中R獨立地為甲基、乙基、丙基、或丁基。上述有機矽烷可為甲基矽烷、二甲基矽烷、乙基矽烷、甲基乙矽烷、二甲基乙矽烷、六甲基乙矽烷、三(二甲基胺基)矽烷、或任何上述之組合。在一些例子中，含矽前驅物不含碳。
例示性的膜沉積製程152包含採用低壓化學氣相沉積反應器處理批次的晶圓(如半導體裝置結構240)。晶圓並排堆疊且置於低壓化學氣相沉積反應器內的晶舟或籠中。以低壓化學氣相沉積反應器的加熱單元，加熱並維持反應器的溫度至約120℃至約550℃之間，比如約200℃至約500℃之間，例如約250℃至約450℃之間。可自位於低壓化學氣相沉積反應器的側壁之氣體注入器，將含矽前驅物如矽烷、乙矽烷、二氯矽烷、三氯矽烷、六氯乙矽烷、或任何上述之組合導入低壓化學氣相沉積反應器。在一些例子中，含矽前驅物包含矽烷或乙矽烷。含矽前驅物以層流的方式(比如平行於基板表面)，自氣體注入器橫向地流過半導體裝置結構240的基板表面，因此半導體裝置結構240的基板表面暴露至含矽前驅物(或在含矽前驅物中)。反應器中的壓力可維持在約20mTorr至約4.5Torr之間，比如約0.15Torr至約1Torr之間，或例如約0.25Torr，其維持壓力的方式可採用排氣泵浦與調整排氣閥。膜沉積製程152形成膜(如非晶矽)於基板表面上，且膜的厚度介於約10Å至約100Å之間。
在膜沉積製程152之後，繼續進行虛置閘極層的形成製程150之頂部處理製程154，以形成鈍化層208於鰭狀物274的頂部。鈍化層208的形成方法可為以處理氣體處理基板表面，因此鈍化層208形成在位於鰭狀物274之頂部的 膜206上(或膜206的表面層中)，如圖6所示。在一些實施例中，基板表面可包含位於鰭狀物274之頂部的界面介電層202上的膜206之露出表面。在一些實施例中，基板表面可包含位於鰭狀物274之頂部的晶種層204上的膜206之露出表面。鰭狀物274的頂部可包含鰭狀物274的上表面259，與鰭狀物274之側壁的上側部份。
頂部處理製程154可讓鈍化層208主要形成在鰭狀物274的頂部，因為鰭狀物274之頂部的處理氣體之反應，比在溝槽的側壁表面257快，而溝槽的下表面255之反應最慢。上述反應快慢的原因是溝槽的高深寬比。可發現在較高溫度(如高於或等於約350℃)下進行頂部處理製程154，可促進處理氣體與鰭狀物274之頂部的膜206進行較多反應，而處理氣體與溝槽之側壁表面257與下表面255的反應較少。此外，當膜206暴露至處理氣體一小段時間時，由於限制側壁表面257與下表面255暴露至處理氣體，因此側壁表面257與下表面255比鰭狀物的頂部產生的反應少。由於表面反應速率對低壓化學氣相沉積的溫度非常敏感，因此可調整頂部處理製程154的溫度與製程時間，使處理反應選擇性地發生在鰭狀物274的頂部。
在頂部處理製程154時，半導體基板270的溫度可維持在約350℃至約600℃之間，比如約400℃至約550℃之間，或例如約420℃至約500℃之間。在一些例子中，頂部處理製程154時的半導體基板270之溫度維持在約350℃至約450℃之間。頂部處理製程154可歷時約1秒至約120秒之間，比如約5秒至約60秒之間，或例如約10秒至約45秒之間。
可在處理氣體的存在下，在製程腔室中進行頂部處理製程154，其維持在足以解離處理氣體的高溫(如大於或等於350℃)下。處理氣體可為適於鈍化膜206的任何氣體。在一些實施例中，處理氣體為含鹵素前驅物。鹵素物種可鈍化鰭狀物274之頂部的膜206及/或與其化學反應，以形成鈍化層208於其上。鈍 化層208可為鹵素表面層(比如鹵素物種的單層)或膜(如矽)的鹵素封端層。鹵素表面層或矽的鹵素封端層在後續的膜沉積製程156時，可抑制、限制、或大幅減緩鰭狀物274的頂部上之膜成長反應。在一些實施例中，處理氣體為鹵素前驅物如氟氣或氯氣。
在一些實施例中，處理氣體為鹵化氫，而鹵素擇自氟、氯、溴、碘、或砈。合適的鹵化氫可包含溴化氫、碘化氫、氯化氫、氟化氫、砈化氫、或上述之任何混合物。在一些例子中，處理氣體不含氯，比如碘化氫或溴化氫。在一些例子中，處理氣體不是純氯氣或純含鹵素前驅物(如氯化氫)，以避免過度蝕刻鰭狀物頂部的膜206。可在相同的製程腔室中進行頂部處理製程154與膜沉積製程152。舉例來說，可在低壓化學氣相沉積反應器中，進行頂部處理製程154與膜沉積製程152。若必要的話，可在不同製程腔室中進行頂部處理製程154與膜沉積製程152。舉例來說，可在電漿增強化學氣相沉積腔室中進行頂部處理製程154，且可在低壓化學氣相沉積反應器中進行膜沉積製程152。
雖然來自處理氣體的鹵素可在頂部處理製程154時蝕刻膜206的小部份，但一些含鹵素前驅物對高溫(比如大於或等於350℃，例如約400℃或更高溫)下的非晶矽之蝕刻速率明顯較慢。舉例來說，在370℃或更低溫度下採用碘化氫或溴化氫蝕刻鰭狀物274之頂部上的膜206的蝕刻速率，比採用氯氣或氟化氫的處理氣體之蝕刻速率慢10倍或甚至慢100倍。在任何狀況下，含鹵素前驅物不會蝕刻穿過膜206以露出下方層(如視情況採用的晶種層204或界面介電層202)。因此頂部處理製程154時蝕刻或移除的膜206的厚度，通常小於膜沉積製程152時所沉積的膜厚。
例示性的頂部處理製程154包含採用低壓化學氣相沉積反應器處理批次的晶圓(如半導體裝置結構240)。同樣地，可並排堆疊晶圓於低壓化學氣相沉積反應器內的晶舟或籠中。以低壓化學氣相沉積反應器的加熱單元，加熱 並維持反應器的溫度至高於或等於約350℃，比如高於或等於約400℃，比如約450℃至約650℃之間，例如約500℃至約550℃之間。半導體裝置結構240的基板表面暴露至含鹵素前驅物(或在含鹵素前驅物中)，且含鹵素前驅物可為溴化氫、碘化氫、氯化氫、氯氣、或任何上述之組合。在一些例子中，含鹵素前驅物為溴化氫。在另一例中，含鹵素前驅物為碘化氫。可自位於低壓化學氣相沉積反應器的側壁之氣體注入器，將含鹵素前驅物導入低壓化學氣相沉積反應器。在一些實施例中，含鹵素前驅物以層流的方式(比如平行於基板表面)，自氣體注入器橫向地流過半導體裝置結構240的基板表面，因此半導體裝置結構240的基板表面暴露至含鹵素前驅物(或在含鹵素前驅物中)。藉由排氣泵浦與調整排氣閥，可讓反應器中的壓力維持在約1Torr至約80Torr之間，比如約4.5Torr至約20Torr之間，比如約10Torr。在頂部處理製程154之後，鈍化層覆蓋鰭狀物274之頂部處的膜206，且鈍化層的厚度小於或等於約2nm，比如小於或等於約1.5nm，例如約0.1nm至約1nm之間。
位於鰭狀物頂部的膜206上的鈍化層208具有第一尺寸D1的側壁表面，其實質上垂直(比如平行於鰭狀物274的側壁表面)。膜狀物具有第二尺寸D2的側壁表面，其實質上垂直。第一尺寸D1與第二尺寸D2之間的比例(D1：D2)可依應用與製程參數(如處理溫度、時間、及/或壓力等等)變化。舉例來說，第一尺寸D1與第二尺寸D2之間的比例可為約1：2或更小，比如約1：3、約1：4、約1：5、約1：6、約1：7、約1：8、約1：9、約1：10、約1：11、或約1：12等等。在一些例子中，第一尺寸D1與第二尺寸D2之間的比例為約1：3至約1：10之間，比如約1：4至約1：6之間，例如約1：5。可以預期的是，第一尺寸D1與第二尺寸D2之間的比例，可依半導體裝置結構的個別構件尺寸調整。
在頂部處理製程154之後，進行虛置閘極層的形成製程150之膜沉積製程156。膜沉積製程156可與前述的膜沉積製程152相同。膜沉積製程156形 成新的膜(如非晶矽)於鈍化層208上。因此一旦完成膜沉積製程156，鈍化層208即埋置於新膜下，如圖7所示。由於鈍化層208限制或明顯減緩鰭狀物274之頂部的膜206上的膜成長反應，膜沉積製程156時所形成的新膜，在溝槽253之下表面255與側壁表面257的膜206之未處理或處理較少的表面上之成長速率，通常大於在鰭狀物274之頂部的膜206上的鈍化層208上之成長速率。雖然新的膜206仍可形成於鰭狀物274之頂部的鈍化層208上並覆蓋鈍化層208，鰭狀物274的頂部之新的膜206之沉積反應通常因鈍化層208的存在而明顯較慢。鈍化層208造成新的膜206選擇性或特別成長於溝槽253之下表面255與側壁表面257上的膜206(其上未覆蓋鈍化層208)上。因此溝槽253之下表面255與側壁表面257的膜輪廓，比鰭狀物274之頂部的膜輪廓厚，如圖7所示。為使圖式清楚，頂部處理製程154所產生的鈍化層208未圖示於圖7中，然而可保留鈍化層208，或使鈍化層208與前驅物反應後形成可淨化的副產物。在鰭狀物274的頂部上的膜輪廓較薄，有利於避免溝槽253的開口合併而形成縫或空隙於溝槽中。
在一些實施例中，在未完成溝槽充填時持續進行虛置閘極層的形成製程150，一旦開始在鰭狀物274的頂部上形成新的膜206，或者在鰭狀物274的頂部上成長非常有限之新的膜206，即可切換膜沉積製程156回頂部處理製程154。厚度控制或時間控制的方式，有助於決定何時切換膜沉積製程156至頂部處理製程154。在此方式中，可讓成長於鰭狀物274之頂部上的新的膜206維持最小化。舉例來說，鈍化層208未覆蓋之溝槽253的下表面255上形成的新的膜206可具有第一厚度T1，而鰭狀物274之頂部上的鈍化層208上形成的新的膜206可具有第二厚度T2。在進行膜沉積製程(如膜沉積製程156)時，第一厚度T1與第二厚度T2之間的比例可為約10：1或更大，比如約30：1或更大，例如約60：1或更大。在一些例子中，第一厚度T1與第二厚度T2之間的比例可介於約60：1至約80：1之間，或甚至約100：1或更大。第一厚度T1與第二厚度T2之間的比例可用於確認是否應 將膜沉積製程156切換至頂部處理製程154，使鰭狀物274的頂部上成長之新的膜206最小化。在多種實施例中，一旦第一厚度T1與第二厚度T2的比例達到約30：1或更高，比如約50：1，例如約100：1，即可切換膜沉積製程156至頂部處理製程154。此切換可持續到完成溝槽充填。
在膜沉積製程156之後，虛置閘極層的形成製程150來到選擇盒158，以確認是否完成閘極。若答案為非，則虛置閘極層的形成製成150可進行前述的頂部處理製程154與膜沉積製程156，直到完成虛置閘極層的形成製程150。當膜填入鰭狀物274之間的溝槽253並在鰭狀物274的頂部上達到預定高度，即完成虛置閘極層的形成製程150。舉例來說，預定高度可介於約100Å至約1000Å之間，比如約150Å至約300Å之間。可以預期的是，預定高度可依閘極結構(如圖15A與15C所示的閘極結構)所需的高度變化。
圖8至13係一些實施例中，經歷多個沉積-處理製程(如頂部處理製程154與膜沉積製程156)的循環之多種階段的半導體裝置結構。為使圖式清楚，未圖示之前的頂部處理製程154所形成的鈍化層(如圖7所示的鈍化層208)。可看出膜的頂部處理製程154，可再鈍化之前膜沉積製程時形成的鰭狀物274之頂部處的膜206之露出表面，以形成鈍化層208於其上，如圖8所示。因此膜沉積製程156優先或選擇性地形成新的膜206於溝槽253之下表面255與側壁表面257上的膜206其未處理或較少處理的表面上，如圖9所示。由於鈍化層208的存在，沉積反應在鰭狀物274的頂部之速率較慢，造成溝槽253的下表面255與側壁表面257之膜輪廓厚度大於鰭狀物274的頂部之膜輪廓厚度，如圖9所示。
如圖10與11所示，對半導體裝置結構240進行另一沉積-處理製程(如頂部處理製程154與膜沉積製程156)的循環。可看出膜的頂處理製程154再一次鈍化鰭狀物274之頂部處的膜206(在之前膜沉積製程時形成)之露出表面，以形成鈍化層208於其上，如圖10所示。之後進行膜沉積製程156，以優先或選擇性地 形成新的膜206於溝槽253之下表面255與側壁表面257上的膜206其未處理或處理較少的表面上。同樣地，由於存在鈍化層208，沉積反應會導致溝槽253之下表面255與側壁表面257，比鰭狀物274的頂部具有較厚的膜輪廓，如圖11所示。在沉積-處理製程的循環之後，與先前循環後的狀態相較(見圖9)，新的膜206之邊緣遠離溝槽253之下表面255與側壁表面257。與此同時，鰭狀物274之頂部的膜206之厚度維持薄層，因此可避免溝槽253的開口夾住並產生縫或空隙於溝槽中。
如圖12與13所示，對半導體裝置結構240進行另一沉積-處理製程(如頂部處理製程154與膜沉積製程156)的循環。可以看出膜的頂部處理製程154再一次鈍化鰭狀物274之頂部處的膜206(在之前膜沉積製程時形成)之露出表面，以形成鈍化層208於其上，如圖12所示。之後進行膜沉積製程156，以優先或選擇性地形成新的膜206於溝槽253之下表面255與側壁表面257上的膜206其未處理或處理較少的表面上，使溝槽253之下表面255與側壁表面257的膜輪廓厚度大於鰭狀物274之頂部的膜輪廓厚度。在此沉積-處理製程的循環之後，沿著相鄰的鰭狀物274之間的溝槽253之側壁表面257成長的膜206可互相合併或接觸，如圖13所示。由於鈍化層208的存在，位於相鄰鰭狀物274之頂部上的膜206不會合併。相較於之前循環(見圖11)，新的膜206之邊緣遠離溝槽253之下表面255。此外，鰭狀物274之頂部的膜206之厚度仍維持薄層，因此可避免溝槽253的開口過早夾住而形成縫或空矽於溝槽中。
如圖14所示，在進行合適次數之沉積-處理製程的循環之後，可完全填滿相鄰的鰭狀物274之間的溝槽253，其實質上無縫或空隙(比如縫及/或空隙小於約1%之溝槽253的體積)。沉積製程(如膜沉積製程152與156)可持續到基板上的膜206達到預定高度。圖14B係一些實施例中，圖14A的半導體裝置結構240的三維圖，其中虛置閘極層(如膜206)形成於基板表面上。在形成虛置閘極層並填 入溝槽之後，流程圖100可進行步驟108如下詳述。在一些例子中，可平坦化膜206使其上表面平坦，且平坦化方法可為化學機械研磨。
雖然虛置閘極層的材料以矽作說明，但此處所述的概念亦可用於其他材料如矽鍺(SixGe1-x，其中x可介於近似0與1之間)、碳化矽、磷化矽、碳磷化矽、鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。在需要採用矽鍺的例子中，含鍺前驅物(如鍺烷或乙鍺烷)或鹵化鍺前驅物(如四氯化鍺、單氯化鍺、六氯乙鍺烷、六氯丙鍺烯、或類似物)可用於結合任何含矽前驅物，以與圖2所示的類似方式充填溝槽(如溝槽253)。
在步驟108中，可參考圖15A、15B、與15C，形成遮罩254於虛置閘極層(如膜206)上。接著採用光微影與一或多道蝕刻製程圖案化遮罩254、虛置閘極層、與界面介電層202(以及晶種層204，若存在)，可形成遮罩254、虛置閘極層(如膜206)、與界面介電層202以用於每一閘極結構(如閘極結構251)，如圖15A與15C所示。遮罩254可包含或可為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或任何合適的沉積技術。特別的是，閘極結構251位於鰭狀物274上，且延伸方向垂直於鰭狀物274。
圖15C亦顯示參考剖面。剖面A-A沿著兩側的源極/汲極區292之間的鰭狀物274中的通道區。剖面B-B垂直於剖面A-A，並越過兩個相鄰鰭狀物274中的源極/汲極區292。圖15C的剖面B-B對應圖3之剖面A-A的部份，本技術領域中具有通常知識者應理解如何將圖15A的剖面B-B之製程推及圖3的剖面A-A。圖15A與後續圖式末尾為A者，指的是多種製程對應圖15C的剖面A-A之剖面。圖15B與後續圖式末尾為B者，指的是多種製程對應圖15C的剖面B-B之剖面。
步驟110如圖16A與16B所示，沿著閘極結構251的側壁(如界面介電層202、虛置閘極層(如膜206)、與遮罩254的側壁)形成閘極間隔物286，且閘 極間隔物286亦形成於鰭狀物274上。舉例來說，閘極間隔物286的形成方法可為順應性地沉積用於閘極間隔物286的一或多層，並非等向蝕刻一或多層。用於閘極間隔物286的一或多層所包含的材料，可與用於閘極結構251的材料不同。在一些實施例中，閘極間隔物286可包含或可為介電材料，比如碳氧化矽、氮化矽、氮氧化矽、碳氮化矽、類似物、上述之多層、或上述之組合，其沉積方法可為任何合適的沉積技術。接著進行非等向蝕刻製程以移除間隔物層的部份，以形成閘極間隔物286，如圖16A與16B所示。
在形成閘極間隔物286之後，可形成源極/汲極區292於鰭狀物274中，如圖16A與16B所示。在一些例子中，可採用閘極結構251與閘極間隔物286作為遮罩，蝕刻凹陷於鰭狀物274中，因此凹陷形成於閘極結構251的兩側上。接著可磊晶成長材料於凹陷中，以形成源極/汲極區292。在額外實施例或其他實施例中，源極/汲極區292的形成方法可為採用閘極結構251作為遮罩，以佈植摻質至鰭狀物274及/或磊晶的源極/汲極區292中，因此源極/汲極區292形成於閘極結構251的兩側上。
用於源極/汲極區292的材料可擇以包含或可為矽鍺、碳化矽、磷化矽、碳磷化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物，端視電晶體的導電型態而定。源極/汲極區292可相對於鰭狀物274隆起並具有晶面，且晶面可對應半導體基板270的結晶平面。
視情況形成的接點蝕刻停止層296與第一層間介電層297可依序形成於源極/汲極區292的表面、閘極間隔物286的側壁與上表面、遮罩254的上表面、與隔離區248的上表面上，且形成方法可採用合適的沉積技術。順應性地沉積接點蝕刻停止層296，其可包含或可為氮化矽、碳氮化矽、碳氧化矽、氮化碳、類似物、或上述之組合。第一層間介電層297可包含或可為四乙氧基矽烷氧化物、氧化矽、或低介電常數的介電材料(介電常數低於氧化矽的材料)。接著可進行 化學機械研磨製程，以平坦化第一層間介電層297與接點蝕刻停止層296，並移除閘極結構251的遮罩，使第一層間介電層297與接點蝕刻停止層296的上表面與虛置閘極層(如膜206)的上表面齊平。
在步驟112中，移除虛置的閘極結構251並形成置換閘極結構228a於移除虛置的閘極結構251處，如圖17A與17B所示。閘極結構251的移除方法可採用一或多道蝕刻製程。移除閘極結構251之後，形成凹陷於閘極間隔物286之間，且凹陷露出鰭狀物274的通道區。接著形成置換閘極結構228a於移除閘極結構251處的凹陷中。置換閘極結構228a各自可包含界面介電層220、閘極介電層222、一或多個視情況形成的順應層224、與閘極導電充填材料226，如圖17A所示。界面介電層220沿著通道區形成於鰭狀物274的上表面上。界面介電層220可為熱氧化或化學氧化鰭狀物274所形成的氧化物(如氧化矽)，及/或採用任何合適沉積製程所形成的氧化物(如氧化矽)、氮化物(如氮化矽)、及/或另一介電層。
閘極介電層222可順應性地沉積於移除閘極堆疊處的凹陷中(比如形成於界面介電層220與閘極間隔物286的側壁上)，並形成於第一層間介電層297、接點蝕刻停止層296、與閘極間隔物286的上表面上。閘極介電層222可為或包含氧化矽、氮化矽、高介電常數的介電材料、上述之多層、或其他介電材料。高介電常數的介電材料之介電常數可大於約4.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、或鉛的金屬氧化物或金屬矽酸鹽、上述之多層、或上述之組合。
一或多個視情況形成的順應層224可包含一或多個阻障層及/或蓋層與一或多個功函數調整層。一或多個阻障層及/或蓋層可包含氮化鉭、氮化鈦、類似物、或上述之組合。一或多個功函數調整層可包含或可為碳化鋁鈦、氧化鋁鈦、氮化鋁鈦、類似物、或上述之組合。選擇用於一或多個功函數調整層、阻障層、及/或蓋層的材料，以達電晶體所需的臨界電壓。上述電晶體可為p型場效電晶體或n型場效電晶體。用於閘極導電充填材料226的層狀物可形成於 一或多個順應層224(若採用)及/或閘極介電層222上。用於閘極導電充填材料226的層狀物可填入移除閘極堆疊處所產生的凹陷。用於閘極導電充填材料226的層狀物可為或包括含金屬的材料，比如鎢、鈷、鋁、釕、銅、上述之多層、上述之組合、或類似物。
平坦化製程(如化學機械研磨)可移除第一層間介電層297、接點蝕刻停止層296、與閘極間隔物286的上表面上，用於閘極導電充填材料226、一或多個順應層224、與閘極介電層222之層狀物的部份。因此可形成含有閘極導電充填材料226、一或多個順應層224、閘極介電層222、與界面介電層220的置換閘極結構228a，如圖17A所示。
第二層間介電層230形成於閘極導電充填材料226、一或多個順應層224、閘極介電層222、第一層間介電層297、閘極間隔物286、與接點蝕刻停止層296上，如圖18A與18B所示。第二層間介電層230可包含或可為氧化矽、低介電常數的介電材料如氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、類似物、或上述之組合。
在形成第二層間介電層230之後，形成源極/汲極接點開口穿過第二層間介電層230、第一層間介電層297、與接點蝕刻停止層296以至源極/汲極區292，並露出源極/汲極區292的至少一部份。可圖案化第二層間介電層230、第一層間介電層297、與接點蝕刻停止層296以形成開口，且圖案化方法可採用光微影與一或多道蝕刻製程(如乾蝕刻或任何合適的非等向蝕刻製程)。源極/汲極接點開口可產生電性接點至源極/汲極區292，以用於電晶體。
在形成源極/汲極接點開口之後，形成導電結構於開口中以至源極/汲極區292。導電結構可包含形成於源極/汲極區292上的矽化物區214、阻障層 219、與阻障層219上的導電材料221。矽化物區214的形成方法可為熱反應源極/汲極區292的上側部份與金屬層(未圖示，如鈦、鉭、或類似物)，以形成矽化物區214於源極/汲極區292上。阻障層219係順應性地沉積於矽化物區214上的源極/汲極接點開口中，並沉積於第二層間介電層230、第一層間介電層297、與接點蝕刻停止層296上，如圖18A與18B所示。阻障層219可為或包含氮化鈦、氧化鈦、氮化鉭、氧化鉭、任何合適的過渡金屬之氮化物或氧化物、類似物、或任何上述之組合，且其沉積方法可為原子層沉積、化學氣相沉積、電漿增強化學氣相沉積、高密度電漿化學氣相沉積、低壓化學氣相沉積、物理氣相沉積、或任何合適的沉積技術。導電材料221可為或包含鈷、鎢、銅、釕、鋁、金、銀、上述之合金、類似物、或上述之組合，且其沉積方法可為化學氣相沉積、原子層沉積、物理氣相沉積、電化學鍍、或任何合適的沉積技術。在沉積導電材料221之後，可採用平坦化製程如化學機械研磨移除多餘的導電材料與阻障層219。平坦化製程可自第一層間介電層297的上表面上移除多餘的導電材料221與阻障層219。因此導電材料221、阻障層219、與第一層間介電層297的上表面可共平面。導電結構可稱作接點、插塞、或類似物。
此處所述的多種實施例可提供許多優點。應理解的是，此處不需說明所有優點，任一實施例不需具有特定優點，且其他實施例可提供不同優點。舉例來說，此處所述的實施例包含改善閘極的形成方法，其於低壓化學氣相沉積反應器中進行循環沉積-處理製程，以形成閘極層(如非晶矽)於高深寬比的溝槽中。循環沉積-處理製程可沉積膜層於相鄰的鰭狀物之間所定義的溝槽中，並於高於或等於350℃的溫度下以含鹵素的處理氣體處理鰭狀物的頂部及/或頂側壁處的膜層，可在循環製程的後續沉積階段時減少、抑制、或最小化膜層成長於鰭狀物的頂部及/或頂部側壁處。由於成長在鰭狀物的頂部及/或頂部側壁之膜減少，因此可自溝槽底部選擇性地成長膜，並避免溝槽開口過早夾住而形成 縫或空隙於溝槽中。因此可由無縫或無空隙的方式，達到由下而上的充填。
在一實施例中，提供用於半導體製程的方法。方法包括對具有至少一結構的基板表面進行膜沉積製程以形成順應膜，且順應膜形成於結構的下表面上並沿著結構的多個側壁表面；對基板表面進行處理製程，以形成個別的鹵素表面層或個別的鹵素封端層於側壁表面的個別上側部份上的順應膜上；以及依序重複進行膜沉積製程與處理製程，以將順應膜填入結構。
在一些實施例中，順應膜為非晶矽。
在一些實施例中，在相同的製程腔室中進行膜沉積製程與處理製程。
在一些實施例中，製程腔室為低壓化學氣相沉積腔室。
在一些實施例中，處理製程為在350℃或更高的溫度，以及介於1Torr至80Torr的腔室壓力下，暴露基板表面至含鹵素前驅物。
在一些實施例中，含鹵素前驅物包括溴化氫、碘化氫、或氯化氫。
在一些實施例中，含鹵素前驅物以層流的方式橫向地流過基板表面。
在一些實施例中，側壁部份的個別上側部份具有第一尺寸D1，其上形成有個別的鹵素表面層或個別的鹵素封端層，且結構的側壁表面具有第二尺寸D2，而第一尺寸D1與第二尺寸D2之間的比例介於1：3至1：10之間。
在另一實施例中，方法包括：形成鰭狀物於基板上，且鰭狀物的側壁與下表面定義鰭狀物之間的溝槽；將閘極層填入溝槽，包括在製程腔室中的基板上進行循環的沉積-處理製程；以及在將閘極層填入溝槽之後，圖案化閘極層以形成閘極結構於鰭狀物上。循環的沉積-處理製程包括：形成閘極層的第一部份於溝槽中，且閘極層的第一部份沿著鰭狀物的側壁；形成個別的鈍化層於鰭狀物的個別頂部之閘極層的第一部份上；以及形成閘極層的第二部份於鈍 化層未覆蓋的閘極層的第一部份上。
在一些實施例中，閘極層為非晶矽。
在一些實施例中，鈍化層的形成方法為暴露基板至包括含鹵素前驅物的處理氣體。
在一些實施例中，含鹵素前驅物為鹵化氫。
在一些實施例中，含鹵素前驅物包括碘化氫、溴化氫、氯化氫、或上述之組合。
在一些實施例中，在暴露基板至處理氣體時，基板溫度為350℃或更高，而腔室壓力介於1Torr至80Torr之間。
在一些實施例中，製程腔室為低壓化學氣相沉積腔室。
在另一實施例中，提供的方法包括：形成鰭狀物於基板上，且鰭狀物的側壁與下表面定義鰭狀物之間的溝槽；形成虛置閘極層於鰭狀物上；以及在形成虛置閘極層之後，圖案化虛置閘極層以形成閘極結構於鰭狀物上。形成虛置閘極於鰭狀物上的步驟包括：在第一沉積製程中將沉積氣體導入基板置於其中的製程腔室，以形成虛置閘極層的第一部份於溝槽中及鰭狀物上；在第一沉積製程中導入沉積氣體之後，在350℃或更高的溫度下將處理氣體導入製程腔室，以形成個別的鈍化層於鰭狀物的個別頂部之虛置閘極層的第一部份上；在導入處理氣體之後，在第二沉積製程將沉積氣體導入製程腔室，以形成虛置閘極層的第二部份於個別鈍化層未覆蓋的虛置閘極層的第一部份上，形成在鰭狀物的個別頂部之虛置閘極層具有第一厚度T1，在溝槽底部的虛置閘極層具有第二厚度T2；以及在第二沉積製程中導入沉積氣體之後，當第一厚度T1與第二厚度T2之間的比例達到30：1或更高時，切換沉積氣體至處理氣體。
在一些實施例中，虛置閘極層為非晶矽。
在一些實施例中，處理氣體包含鹵化氫。
在一些實施例中，含鹵素前驅物包括碘化氫、溴化氫、或上述之組合。
在一些實施例中，製程腔室為低壓化學氣相沉積腔室。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。
202:界面介電層
206:膜
208:鈍化層
240:半導體裝置結構
248:隔離區
253:溝槽
255:下表面
257:側壁表面
259:上表面
270:半導體基板
274:鰭狀物

Claims (10)

  1. 一種用於半導體製程的方法，包括：形成多個鰭狀物於一基板上，且該些鰭狀物的多個側壁與一下表面定義該些鰭狀物之間的一溝槽；將一閘極層填入該溝槽，包括在一製程腔室中的該基板上進行一循環的沉積-處理製程，且該循環的沉積-處理製程包括：形成該閘極層的第一部份於該溝槽中，且該閘極層的第一部份沿著該些鰭狀物的該些側壁；形成個別的多個鈍化層於該些鰭狀物的個別頂部之該閘極層的第一部份上；以及形成該閘極層的第二部份於該些鈍化層未覆蓋的該閘極層的第一部份上；以及在將該閘極層填入該溝槽之後，圖案化該閘極層以形成一閘極結構於該些鰭狀物上。
  2. 如請求項1之用於半導體製程的方法，其中該閘極層為非晶矽。
  3. 一種用於半導體製程的方法，包括：形成多個鰭狀物於一基板上，且該些鰭狀物的多個側壁與一下表面定義該些鰭狀物之間的一溝槽；形成一虛置閘極層於該些鰭狀物上，包括：在一第一沉積製程中將一沉積氣體導入該基板置於其中的一製程腔室，以形成該虛置閘極層的第一部份於該溝槽中及該些鰭狀物上；在該第一沉積製程中導入該沉積氣體之後，在350℃或更高的溫度下將一處理氣體導入該製程腔室，以形成個別的多個鈍化層於該些鰭狀物的個 別頂部之該虛置閘極層的第一部份上；在導入該處理氣體之後，在一第二沉積製程將該沉積氣體導入該製程腔室，以形成該虛置閘極層的第二部份於個別該些鈍化層未覆蓋的該虛置閘極層的第一部份上，形成在該些鰭狀物的個別頂部之該虛置閘極層具有一第一厚度T1，在該溝槽的底部的該虛置閘極層具有一第二厚度T2；以及在該第二沉積製程中導入該沉積氣體之後，當該第一厚度T1與該第二厚度T2之間的比例達到30：1或更高時，切換該沉積氣體至該處理氣體；以及在形成該虛置閘極層之後，圖案化該虛置閘極層以形成一閘極結構於該些鰭狀物上。
  4. 一種用於半導體製程的方法，包括：形成一第一鰭狀物與一第二鰭狀物於一基板上，且該第一鰭狀物的第一側壁與該第二鰭狀物的第二側壁形成一溝槽的側壁；以及進行一循環的沉積-處理製程以形成一層狀物於該溝槽中，且該循環的沉積-處理製程包括：沿著該溝槽的底部與側壁形成該層狀物的第一部分，且該層狀物延伸於該第一鰭狀物與該第二鰭狀物上；以及形成一第一鈍化層於該第一鰭狀物的上側表面與該第二鰭狀物的上側表面上的該層狀物的該第一部分上，其中沿著該溝槽的底部之該層狀物的第一部分不具有該第一鈍化層；以及沿著該溝槽的底部與側壁形成該層狀物的第二部分，且該層狀物的第二部分延伸於該第一鈍化層上。
  5. 一種用於半導體製程的方法，包括：對具有至少一結構的一基板表面進行一膜沉積製程以形成一順應膜，且該順應膜形成於該結構的一下表面上並沿著該結構的多個側壁表面； 對該基板表面進行一處理製程，以形成個別的鹵素表面層或個別的鹵素封端層於該些側壁表面的個別上側部份上的該順應膜上；以及依序重複進行該膜沉積製程與該處理製程，以將該順應膜填入該結構。
  6. 一種用於半導體製程的方法，包括：沉積一第一膜於一基板上，該基板包括一第一鰭狀物與一第二鰭狀物，該第一鰭狀物的一第一側壁與該第二鰭狀物的一第二側壁形成一溝槽的多個側壁，且該第一膜延伸於該第一鰭狀物、該第二鰭狀物、與該溝槽上；處理該第一膜以形成一第一含鹵素層於該第一鰭狀物與該第二鰭狀物上的該第一層上，而沿著該溝槽的底部之該第一膜實質上不具有該第一含鹵素層；以及沉積一第二膜於該第一膜上，該第一膜與該第二膜包括相同材料，其中沿著該溝槽的底部的該第二膜的厚度，大於該第一鰭狀物與該第二鰭狀物上的該第二膜的厚度。
  7. 一種用於半導體製程的方法，包括：沉積一第一膜於一基板上，該基板包括一第一鰭狀物與一第二鰭狀物，該第一鰭狀物的第一側壁與該第二鰭狀物的第二側壁形成一溝槽的側壁，且該第一膜延伸於該第一鰭狀物、該第二鰭狀物、與該溝槽上；將一閘極層填入該溝槽，包括進行一循環的沉積-處理製程與之後的一沉積製程於一製程腔室中的一基板上；其中該循環的沉積-處理製程的每一循環包括：形成該閘極層的第一部分於該溝槽中，且該閘極層的第一部分沿著該第一鰭狀物與該第二鰭狀物的側壁；以及處理該閘極層的第一部分以形成一含鹵素層於該第一鰭狀物與該第二鰭狀物上的該閘極層的該第一部分上；以及 其中進行該沉積製程的步驟包括將該閘極層的一第二部份填入該溝槽，其中該第一部分與該第二部分包括相同材料。
  8. 一種半導體裝置，包括：一基板，具有一第一鰭狀物、一第二鰭狀物、與一溝槽位於該第一鰭狀物與該第二鰭狀物之間；一第一膜層，位於該基板上；一鈍化層，位於該第一鰭狀物與該第二鰭狀物上的該第一膜層的部分上，其中沿著該溝槽的底部的該第一膜層不具有該鈍化層；以及一第二膜層，位於該第一膜層與該鈍化層上。
  9. 一種半導體裝置，包括：一基板，具有一第一鰭狀物、一第二鰭狀物、與一溝槽位於該第一鰭狀物與該第二鰭狀物之間；一第一膜層，位於該基板上，該第一鰭狀物在該第一鰭狀物上具有一第一上側厚度且在該第一鰭狀物與該第二鰭狀物之間具有一第一下側厚度，其中該第一上側厚度小於該第一下側厚度；一第一鹵素鈍化層，位於該第一鰭狀物與該第二鰭狀物的上側側壁與上側表面上的該第一膜層的部分上；以及一第二膜層，位於該第一膜層與該第一鹵素鈍化層上，該第二膜層在該第一鰭狀物上具有一第二上側厚度且在該第一鰭狀物與該第二鰭狀物之間具有一第二下側厚度，其中該第二上側厚度小於該第二下側厚度。
  10. 一種半導體裝置，包括：一基板，具有一第一鰭狀物、一第二鰭狀物、與一溝槽位於該第一鰭狀物與該第二鰭狀物之間；以及一膜層，填入該第一鰭狀物與該第二鰭狀物之間的該溝槽，且該膜層包括 ：多個膜子層，該些膜子層的每一者在該第一鰭狀物上具有一第一上側厚度，且在該第一鰭狀物與該第二鰭狀物之間具有一第一下側厚度，其中該第一上側厚度小於該第一下側厚度；以及多個鈍化層，且該些鈍化層的每一者沿著該第一鰭狀物的上側側壁與該第二鰭狀物的上側側壁夾設於相鄰的該些膜子層之間，其中沿著該溝槽的底部之該些鈍化層的每一者不連續。
TW108102317A 2018-05-30 2019-01-22 用於半導體製程的方法與半導體裝置 TWI777024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/992,357 US10535751B2 (en) 2018-05-30 2018-05-30 Selective silicon growth for gapfill improvement
US15/992,357 2018-05-30

Publications (2)

Publication Number Publication Date
TW202005083A TW202005083A (zh) 2020-01-16
TWI777024B true TWI777024B (zh) 2022-09-11

Family

ID=68694306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102317A TWI777024B (zh) 2018-05-30 2019-01-22 用於半導體製程的方法與半導體裝置

Country Status (3)

Country Link
US (3) US10535751B2 (zh)
CN (1) CN110556339A (zh)
TW (1) TWI777024B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569245B2 (en) * 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
US11908751B2 (en) 2021-05-05 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor isolation regions and methods of forming the same
TW202303708A (zh) * 2021-06-01 2023-01-16 美商應用材料股份有限公司 降低沉積速率的方法
WO2024167931A1 (en) * 2023-02-10 2024-08-15 Lam Research Corporation Control of flatband voltage in deposition of halogenated dielectric oxide

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201715583A (zh) * 2015-10-28 2017-05-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201735121A (zh) * 2016-01-04 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置
US20180102363A1 (en) * 2016-10-10 2018-04-12 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096191A (ja) * 2005-09-30 2007-04-12 Mitsubishi Electric Corp 半導体装置および放熱機構付き半導体装置
CN101989551B (zh) * 2009-08-06 2012-01-25 中芯国际集成电路制造(上海)有限公司 不对称晶体管的形成方法
JP5602414B2 (ja) * 2009-11-05 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法および半導体装置
KR102373622B1 (ko) * 2015-05-11 2022-03-11 삼성전자주식회사 반도체 장치
KR102400361B1 (ko) * 2016-03-18 2022-05-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9859172B1 (en) * 2016-09-29 2018-01-02 International Business Machines Corporation Bipolar transistor compatible with vertical FET fabrication
US10504747B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US10468501B2 (en) * 2017-09-29 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling germanium through selective bottom-up growth
US10332746B1 (en) * 2018-03-14 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Post UV cure for gapfill improvement
US10510865B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cap layer and anneal for gapfill improvement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201715583A (zh) * 2015-10-28 2017-05-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201735121A (zh) * 2016-01-04 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置
US20180102363A1 (en) * 2016-10-10 2018-04-12 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Also Published As

Publication number Publication date
US20200152771A1 (en) 2020-05-14
US10741674B2 (en) 2020-08-11
US20190371914A1 (en) 2019-12-05
US10535751B2 (en) 2020-01-14
US20200373412A1 (en) 2020-11-26
CN110556339A (zh) 2019-12-10
TW202005083A (zh) 2020-01-16
US11107903B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
KR102533146B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
TWI685035B (zh) 場效電晶體的製造方法及積體電路結構
TWI777024B (zh) 用於半導體製程的方法與半導體裝置
CN110379703B (zh) 半导体工艺方法
US10727064B2 (en) Post UV cure for gapfill improvement
TW201820540A (zh) 鰭狀場效電晶體的形成方法
TW201926424A (zh) 半導體結構與其形成方法
TW202002011A (zh) 半導體製程所用的方法
TWI792061B (zh) 半導體裝置及其形成方法
TWI739147B (zh) 半導體裝置及其形成方法
TW201830490A (zh) 半導體裝置之形成方法
US11205709B2 (en) Defect filling in patterned layer
TWI839692B (zh) 半導體裝置及其製造方法
TWI790608B (zh) 設置接觸插塞的不對稱磊晶區域
TWI776376B (zh) 半導體裝置及其形成方法
KR20160061615A (ko) 반도체 장치의 제조 방법
TWI762202B (zh) 半導體裝置與其製造方法
US10347741B1 (en) Gapfill improvement
TWI851009B (zh) 半導體裝置及其形成方法
US20230045415A1 (en) Semiconductor device and method for forming the same
TW202401836A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent