CN101989551B - 不对称晶体管的形成方法 - Google Patents
不对称晶体管的形成方法 Download PDFInfo
- Publication number
- CN101989551B CN101989551B CN2009100560322A CN200910056032A CN101989551B CN 101989551 B CN101989551 B CN 101989551B CN 2009100560322 A CN2009100560322 A CN 2009100560322A CN 200910056032 A CN200910056032 A CN 200910056032A CN 101989551 B CN101989551 B CN 101989551B
- Authority
- CN
- China
- Prior art keywords
- groove
- region
- dielectric layer
- source area
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
一种不对称晶体管的形成方法,包括:提供衬底,所述衬底包括有源区;在所述有源区表面形成栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;在介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,依次刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;以所述光刻胶图形为掩膜,对沟道区进行离子注入,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;在所述第一沟槽和第二沟槽内形成金属插塞。本发明能够节约掩膜版的费用投入,并且节约了工艺步骤。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种不对称晶体管的形成方法。
背景技术
低功率动态随机存取存储器(Low Power Dynamic Random AccessMemory,LPDRAM)凭借出色的低功耗,广泛应用于移动电话、数码播放器(Digital Player)、个人数字助理(Personal Digital Assistant,PDA)等领域。
衡量低功率动态随机存取存储器性能的一个重要参数是低功率动态随机存取存储器的刷新时间(Refresh Time),刷新时间定义为连续恢复存储器单元数据的操作动作的时间间隔,刷新时间越长,存储器的能耗就越低。
对于动态随机存取存储器,有两种方法可以提高刷新时间,一种是提高存储器单元的电容,另一种是降低存储器单元的漏电流。
一种不对称结构的存储器单元的晶体管结构被应用于降低存储器单元的漏电流,在US6297105B1的美国专利文件中还能发现更多关于不对称存储器单元的晶体管结构制备的相关消息,参考图1,所述不对称存储器单元的晶体管结构包括:衬底100,位于衬底100内的源极区110,漏极区120,位于衬底100上的栅极区140和侧墙141,位于栅极区140下衬底100内源极区110旁边的口袋区130。
现有的不对称结构的存储器单元的晶体管结构形成工艺在现有的晶体管工艺步骤上,还需要额外的口袋区130形成步骤,所述额外的口袋区130形成步骤需要与所述口袋区对应的掩膜版,提高费用投入。
发明内容
本发明解决的问题是节约掩膜版的费用投入,并且节约了工艺步骤。
为解决上述问题,本发明提供一种不对称晶体管的形成方法,包括:提供衬底,所述衬底包括有源区;在所述有源区表面形成栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;在介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,依次刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;以所述光刻胶图形为掩膜,对沟道区进行离子注入,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;在所述第一沟槽和第二沟槽内形成金属插塞。
本发明还提供了一种不对称晶体管的形成方法,包括:提供衬底,所述衬底包括多行的有源区;在所述每个有源区表面形成两个栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;所述两个栅极结构共用一个源极区;位于相同行内的有源区的栅极结构互连形成字线;在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;在介质层表面形成光刻胶图形;以所述光刻胶图形和字线为掩膜,刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;以所述光刻胶图形和字线为掩膜,对沟道区进行离子注入,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;在所述第一沟槽和第二沟槽内形成金属插塞。
与现有技术相比,本发明具有以下优点:通过形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽,在所述沟槽进行不对称存储器单元的注入区离子注入,然后在所述沟槽中填入金属层,形成金属插塞,不需要所述离子注入的掩膜版,降低工艺的资金投入,并且本发明通过形成与有源区排列对应的条状阵列的光刻胶图形,以所述光刻胶图形和字线为掩膜,刻蚀形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽,提高光刻胶图形的工艺窗口。
附图说明
图1是现有不对称结构的存储器单元的晶体管结构示意图;
图2是本发明提供的不对称晶体管的形成方法的流程示意图;
图3至图15是本发明提供的不对称晶体管的形成方法的过程示意图。
图16是本发明提供的另一种不对称晶体管的形成方法的流程示意图;
图17至图32是是本发明提供的另一种不对称晶体管的形成方法的过程示意图。
具体实施方式
本发明的发明人发现,现有的不对称存储器单元的晶体管形成口袋区的工艺包括形成单独的暴露出源极区/漏极区的光刻胶图形,以所述光刻胶图形为掩膜,进行离子注入形成口袋区,上述的工艺在常规的晶体管制备工艺中增加离子注入工艺,需要增加一块离子注入工艺所需的掩膜版,并采用相应的光刻工艺,整个工艺增加了额外的费用投入,并且延长了工艺时间。
为此,本发明提供了一种不对称晶体管的形成方法,其流程如图2所示,具体包括如下步骤:
步骤S101,提供衬底,所述衬底包括有源区;
步骤S102,在所述有源区表面形成栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;
步骤S103,在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;
步骤S104,在介质层表面形成光刻胶图形;
步骤S105,以所述光刻胶图形为掩膜,依次刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;
步骤S106,以所述光刻胶图形为掩膜,对沟道区进行离子注入,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;
步骤S107,在所述第一沟槽和第二沟槽内形成金属插塞。
下面结合附图,对本发明的不对称晶体管的形成方法进行详细说明。
参考图3,提供衬底100,所述衬底100可以为绝缘体上硅(SOI)衬底或者为硅基半导体,如硅衬底,本实施例中以硅衬底为例加以示例性说明。
参考图4,在所述衬底100形成有源区(AA,Active Area)101,所述有源区与有源区之间形成浅沟道隔离(Shallow Trench Isolation,STI)。
所述浅沟道隔离工艺步骤包括:在所述衬底100表面形成光刻胶图形,以所述光刻胶图形为掩膜,刻蚀所述衬底100形成浅沟槽,采用介质填充所述浅沟槽。
所述浅沟槽隔离形成工艺采用现有的图形化工艺、刻蚀工艺、化学气相沉积工艺,在此不作赘述。
参考图5,在所述有源区101表面形成栅极结构200;在所述有源区101内、栅极结构200两侧形成漏极区300、源极区400和介于源极区400与漏极区300之间的沟道区500;
所述栅极结构200包括:栅介质层201、形成在栅介质层201表面的栅电极层202、形成在栅电极层表面的硬掩膜层203以及在栅介质层201、栅电极层202及硬掩膜层203两侧的侧墙层204。
所述栅介质层201材料选自氧化硅,所述栅氧层的形成工艺可以为依次采用热氧化法、光刻胶图形化工艺和刻蚀工艺形成。
所述栅电极202的材料选自多晶硅,可以通过化学气相沉积形成,厚度约为150埃至3000埃,需要特别指出的是,所述栅电极202在其他实施例中还包括金属硅化物层,所述金属硅化物层形成包括:在所述多晶硅层上形成金属层,对所述金属层进行退火,形成金属硅化物层。
所述硬掩膜层203材料选自氮化硅,通过化学气相沉积工艺在栅电极202表面形成氮化硅层,在氮化硅层表面形成光刻胶层,去除多余的氮化硅层,形成所述硬掩膜层203。
通常形成栅介质层201后,会在栅介质层201两侧,在衬底100内形成轻掺杂注入区(LDD),所述轻掺杂注入区的掺杂类型与衬底100相反,所述衬底100的掺杂类型为N型,所述所述轻掺杂注入区的掺杂类型为P型;所述衬底100的掺杂类型为P型,所述轻掺杂注入区的掺杂类型为N型。
以所述衬底100掺杂类型为P型为例,做示范性说明,所述轻掺杂注入区的掺杂类型为N型,形成的具体工艺包括:在栅介质层201先进行硼离子注入形成轻掺杂区,然后进行退火使得离子扩散,形成与栅介质层201底部有交叠的轻掺杂注入区。
所述侧墙层204材料选自氮化硅,通过在栅介质层201、栅电极层202及硬掩膜层203以及半导体衬底100表面沉积覆盖氮化硅层,然后进行刻蚀形成。
在栅极结构200两侧形成漏极区300、源极区400和介于源极区400与漏极区300之间的沟道区500。
以轻掺杂注入区为基础,对栅极结构200两侧的体衬底100进行高浓度的离子注入,进一步深掺杂,形成漏极区300、源极区400和介于源极区400与漏极区300之间的沟道区500。
以轻掺杂注入区为N型为例,对栅极结构200两侧的P型衬底100进行高浓度的硼离子注入,进一步深掺杂,形成漏极区300、源极区400和介于源极区400与漏极区300之间的沟道区500。
上述实施例,以形成NMOS晶体管为例,如需要形成PMOS晶体管,可以采用类似的工艺流程,仅需改变掺杂类型即可。另外,所提及的尺寸以及参数范围为90nm工艺中根据实际的器件尺寸而选择的优选范围;进一步的,在65nm或者45nm工艺中,随着MOSFET的按比例缩小,上述实施例中所述尺寸以及参数选择,还可以随之调整,本领域技术人员能够根据本发明所公开的方法,选择相应的参数进行生产制造,应当视为未脱离本发明的保护范围,特此说明。
参考图6,在衬底100表面形成覆盖所述漏极区300、源极区400和栅极结构200的介质层600。
所述介质层600的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层600的形成工艺可以为现有的化学气相沉积工艺(ChemicalVapor Deposition,CVD),在这里不做赘述。
所述介质层600用于隔离形成在衬底100内或者衬底100表面的各个单元。
参考图7,在介质层600表面形成光刻胶图形601。
所述形成光刻胶图形601的工艺具体可以为:在所述介质层600表面旋涂光刻胶,接着通过曝光将掩膜版上想对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形601。
参考图8,以所述光刻胶图形601为掩膜,依次刻蚀介质层600直至形成暴露出漏极区300的第一沟槽301和暴露出源极区400的第二沟槽401;所述第二沟槽的线宽401大于第一沟槽301。
所述刻蚀介质工艺可以选用现有湿法刻蚀或者干法刻蚀。
在本实施例中,以干法刻蚀为例,做示范性说明。所述干法刻蚀的具体工艺参数为:选用电感耦合等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米,刻蚀介质层600直至形成暴露出漏极区300的第一沟槽301和暴露出源极区400的第二沟槽401,所述第二沟槽的线宽401大于第一沟槽301。所述刻蚀工艺还可以在其他刻蚀设备中进行,如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
参考图9,以所述光刻胶图形601为掩膜,对沟道区500进行离子注入,形成口袋区501,所述口袋区501与源极区400相邻,所述口袋区501掺杂类型与源极区400相反。
为了便于理解本发明,请参考图10,图10为图9的俯视图,本发明通过形成线宽不同的第一沟槽301和第二沟槽401,所述第二沟槽401的线宽大于第一沟槽301,来实现所述离子掺杂只在源极区400附近注入离子而不会在漏极区300附近注入离子。
参考图11,图11给出了图10中沿AA’的剖面图,所述第一沟槽宽度标记为S1,所述第一沟槽深度标记为H1。
参考图12,图12给出了图10中沿BB’的剖面图,所述第一沟槽宽度标记为S2,所述第一沟槽深度标记为H2。
一并参考图9、图10和图13,以所述光刻胶图形601和为掩膜,以注入角度θ进行离子注入,所述注入角度为离子注入与衬底100的夹角,
其中,Arc tan(S1/H1)<θ<Arc tan(S2/H2)。
上述的离子注入能够实现离子注入在源极区400旁形成一个注入区,而不会在漏极区300形成注入区,具体地说,由于暴露出源极区400的第二沟槽401的线宽大于暴露出漏极区300的第一沟槽301,以注入角度θ进行离子注入时,在第一沟槽301的离子注入会被第一沟槽301的侧壁挡住,无法注入到衬底100中形成注入区,而第二沟槽401的离子注入能够直接注入到衬底100中,形成注入区,之后,对所述注入区进行退火,使得注入离子扩散至栅极结构200下面的与源极区400相邻的沟道区500,形成口袋区501。
所述离子注入的类型与源极区的离子注入类型相反,离子注入的深度为现有技术,可根据不同的注入深度要求调整离子注入的能量和剂量。其中,形成源极区400和漏极区300的工艺为现有技术,当所述源极区400进行N型掺杂,所述离子注入的类型为P型,所述离子注入的离子为B离子或者BF2+离子;当所述源极区进行P型掺杂,所述离子注入的离子如砷离子、磷离子等。
在离子注入工艺完成后,通常会对所述离子注入区进行退火工艺,在本发明中,所述退火工艺可以为公知的退火工艺,如管式炉退火或者快速退火炉退火,所述退火的具体工艺参数为,温度900摄氏度至1100摄氏度,保护气体为N2,保护气体流量为每分钟5标准立方厘米至每分钟50标准立方厘米。
所述退火工艺能够使得注入离子扩散至与源极区400相邻的沟道区500,还能够恢复衬底100中被离子注入工艺损伤的晶格,并激活注入离子。
在退火工艺之前,通常还会采用去除光刻胶图形601,参考图14,所述去除光刻胶图形601工艺可以为去光刻胶溶液清洗或者灰化工艺去除。
在本实施例中,以灰化工艺去除为例做示范性说明,所述灰化工艺的具体参数为:将所述光刻胶图形601放置于等离子刻蚀设备腔室中,刻蚀设备腔体压力为50毫托至100毫托,射频功率为300瓦至500瓦,O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米,N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米,CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米,直至去除光刻胶图形601。
参考图15,在所述第一沟槽301和第二沟槽401内形成金属插塞602。
所述形成金属插塞602的工艺可以为物理气相沉积工艺,所述金属插塞602材料可以选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜,或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金。
所述金属插塞602用于将所述的若干源极或者所述的若干漏极连接起来,就构成存储器的位线。
在本实施例中,以金属插塞为铝做示范性说明。
所述形成具体工艺条件包括:物理气相沉积靶材材料为铝,反应温度为250摄氏度至500摄氏度,腔室压力为10毫托至18毫托,直流功率为10000瓦至40000瓦,氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米,直至形成填充所述第一沟槽301和第二沟槽401的金属层。
然后采用化学机械抛光或者刻蚀工艺,去除多余的金属层和介质层600,形成金属插塞602。
所述化学机械抛光工艺或者刻蚀工艺可以为现有的化学机械抛光工艺或者刻蚀工艺。
本发明还提供了一种不对称晶体管的形成方法,其流程如图16所示,具体包括如下步骤:
步骤S201,提供衬底,所述衬底包括多行的有源区;所述奇数行的有源区与偶数行的有源区交错排列,所述奇数行有源区与偶数行有源区交错一个后续形成的漏极区长度。
步骤S202,在每个有源区表面形成两个栅极结构;在每个有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;所述两个栅极结构共用一个源极区;
步骤S203,位于相同行内的有源区的栅极结构互连形成字线;
步骤S204,在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;
步骤S205,在介质层表面形成光刻胶图形;所述光刻胶图形为与有源区排列对应的条状阵列;
步骤S206,以所述光刻胶图形和字线为掩膜,刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;
步骤S207,以所述光刻胶图形和字线为掩膜,对沟道区进行离子注入,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;
步骤S208,在所述第一沟槽和第二沟槽内形成金属插塞。
下面结合附图,对本发明的不对称晶体管的形成方法进行详细说明。
参考图17,提供衬底1000,所述衬底1000可以为绝缘体上硅(SOI)衬底或者为硅基半导体,如硅衬底,本实施例中以硅衬底为例加以示例性说明。
参考图18,图18为图17的俯视图,后续的工艺会在所述衬底1000内形成多行有源区1010,所述有源区1010为晶体管的工作区域,所述有源区1010与有源区1010之间采用现有的浅沟道隔离技术(STI)隔离,所述奇数行的有源区1010与偶数行的有源区1010交错排列,所述奇数行有源区1010与偶数行有源区1010交错一个后续形成的漏极区长度。
参考图19,在所述有源区1010表面形成两个栅极结构1020;在所述有源区1010内形成两个漏极区1030、一个源极区1040和介于源极区1040与漏极区1030之间的沟道区1050。
所述栅极结构1020包括:栅介质层1021、形成在栅介质层1021表面的栅电极层1022、形成在栅电极层1022表面的硬掩膜层1023以及在栅介质层1021、栅电极层1022及硬掩膜层1023两侧的侧墙层1024。
所述栅介质层1021材料选自氧化硅,所述栅氧层的形成工艺可以为依次采用热氧化法、光刻胶图形化工艺和刻蚀工艺形成。
所述栅电极1022的材料选自多晶硅,可以通过化学气相沉积、刻蚀多余的多晶硅层形成,厚度约为150埃至3000埃,需要特别指出的是,所述栅电极1022在其他实施例中还包括金属硅化物层,所述金属硅化物层形成包括:在所述多晶硅层上形成金属层,对所述金属层进行退火,形成金属硅化物层。
所述硬掩膜层1023材料选自氮化硅,通过化学气相沉积工艺在栅电极1022表面形成氮化硅层,在氮化硅层表面形成光刻胶层,去除多余的氮化硅层,形成所述硬掩膜层1023。
通常形成栅介质层1021后,会在栅介质层1021两侧,在衬底1000内形成轻掺杂注入区(LDD),所述轻掺杂注入区的掺杂类型与衬底1000相反,所述衬底1000的掺杂类型为N型,所述轻掺杂注入区的掺杂类型为P型;所述衬底1000的掺杂类型为P型,所述轻掺杂注入区的掺杂类型为N型。
所述侧墙层1024材料选自氮化硅,通过在栅介质层1021、栅电极层1022及硬掩膜层1023以及半导体衬底1000表面沉积覆盖氮化硅层,然后进行刻蚀形成。
为了便于更好的理解本发明,请同时参考图19与图20,图20为图19的俯视图,在每个有源区1010内、栅极结构1020两侧形成漏极区1030、源极区1040和介于源极区1040与漏极区1030之间的沟道区1050;所述两个栅极结构1020共用一个源极区1040。
所述在每个有源区1010内、栅极结构1020两侧形成漏极区1030、源极区1040和介于源极区1040与漏极区1030之间的沟道区1050可以为现有的形成源极区与漏极区的工艺,具体包括:以轻掺杂注入区为基础,对栅极结构1020两侧的体衬底1000进行高浓度的离子注入,进一步深掺杂,形成漏极区1030、源极区1040和介于源极区1040与漏极区1030之间的沟道区1050。
以轻掺杂注入区为N型为例,对栅极结构1020两侧的P型衬底1000进行高浓度的硼等离子注入,进一步深掺杂,形成漏极区1030、源极区1040和介于源极区1040与漏极区1030之间的沟道区1050。
上述实施例,以形成NMOS晶体管为例,如需要形成PMOS晶体管,可以采用类似的工艺流程,仅需改变掺杂类型即可。另外,所提及的尺寸以及参数范围为90nm工艺中根据实际的器件尺寸而选择的优选范围;进一步的,在65nm或者45nm工艺中,随着MOSFET的按比例缩小,上述实施例中所述尺寸以及参数选择,还可以随之调整,本领域技术人员能够根据本发明所公开的方法,选择相应的参数进行生产制造,应当视为未脱离本发明的保护范围,特此说明。
现有的不对称存储器单元的晶体管形成工艺,会在形成源极区1040与漏极区1030之后形成口袋区,所述口袋区位于沟道区1050内,与源极区1040相邻,而不在漏极区1030内形成口袋区,从而不能利用现有的源极区和漏极区的掩膜版,只能额外制备的口袋区的掩膜版,用于形成口袋区,从而,整个工艺增加了额外的掩模版费用投入,并且延长了工艺时间。
为此,本发明的发明人提出一种改进的形成工艺,依旧参考图20,位于相同行内的有源区1010的栅极结构1020互连形成字线2000。
所述字线2000包括:栅介质层1021、形成在栅介质层1021表面的栅电极层1022、形成在栅电极层1022表面的硬掩膜层1023。
所述字线2000的形成方法为通过形成字线2000对应的光刻胶图形、刻蚀形成位于相同行内的有源区1010的栅极结构1020互连形成字线2000。
所述字线2000的形成工艺为现有的字线形成工艺,在此不再赘述。
参考图21,在衬底1000表面形成覆盖所述漏极区1030、源极区1040和栅极结构1020的介质层2100。
所述介质层2100的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层2100的形成工艺可以为现有的化学气相沉积工艺(ChemicalVapor Deposition,CVD),在这里不做赘述。
所述介质层2100用于隔离漏极区1030、源极区1040和栅极结构1020。
参考图22,在介质层表面2100形成光刻胶图形2200;所述光刻胶图形2200为与有源区1010排列对应的条状阵列。
所述形成光刻胶图形2200的工艺具体可以为:在所述介质层2100表面旋涂光刻胶,接着通过曝光将掩膜版上想对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形2200。
本发明的发明人经过大量的劳动,发现在多行的有源区1010排列,所述奇数行的有源区1010与偶数行的有源区1010交错排列,所述奇数行有源区1010与偶数行有源区1010交错一个后续形成的漏极区长度时,采用所述光刻胶图形2200为与有源区1010排列对应的条状阵列,能够降低形成所述光刻胶图形2200的工艺难度,为了方便理解本发明,请参考图23,图23为图22的俯视图,为了便于理解,图23中省略了介质层2100,但在实际制备中,由于有介质层2100的存在,图23并不能够直接观察到源极区1040与漏极区1030。
在现有的工艺流程中,通常会直接形成与要刻蚀沟槽对应的光刻胶图形,随着半导体集成度的提高,所述接触孔的线宽越来越小,使得光刻胶图形的工艺窗口也越来越小,本发明人通过对有源区排列的研究,采用了采用所述光刻胶图形2200为与有源区1010排列对应的条状阵列,以形成光刻胶图形2200,以作为后续沟槽刻蚀的掩膜。
一并参考图24和图25,以所述光刻胶图形2200和字线2000为掩膜,刻蚀介质层2100直至形成暴露出漏极区1030的第一沟槽1031和暴露出源极区1040的第二沟槽1041;所述第二沟槽1041的线宽大于第一沟槽1031,需要特别指出的是图25是图24的俯视图,所述第一沟槽1031在图25中与漏极区1030重叠。
所述刻蚀介质层2100的工艺可以为等离子体刻蚀工艺,选用感应耦合(Inductively Coupled Plasma,ICP)等离子刻蚀设备。具体工艺参数为:刻蚀设备的腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。所述C4F8和Ar作用为刻蚀剂,O2用于去除刻蚀过程中产生的多余的聚合物,CO作用为提高所述刻蚀工艺的选择比。所述刻蚀介质层2100直至形成暴露出漏极区1030的第一沟槽1031和暴露出源极区1040的第二沟槽1041工艺还可以选用电容耦合等离子(Capacitor Coupled Plasma,CCP)刻蚀设备等。
需要特别指出的是,由之前叙述可知,所述字线2000包括所述硬掩膜层1023,所述硬掩膜层1023材料选自氮化硅,在刻蚀工艺中可以选自硬掩膜层1023与介质层2000选择刻蚀比高低刻蚀剂,使得刻蚀工艺只刻蚀介质层2000。
并且本发明的发明人通过大量的研究,使得以所述光刻胶图形2200和字线2000为掩膜,刻蚀形成的暴露出漏极区1030的第一沟槽1031和暴露出源极区1040的第二沟槽1041线宽不同,所述第二沟槽1041的线宽大于第一沟槽1031。
图26给出了图25中沿CC’的剖面图,其中,所述第一沟槽宽度标记为s1,所述第一沟槽深度标记为h1。
图27给出了图25中沿DD’的剖面图,其中,所述第二沟槽宽度标记为s2,所述第二沟槽深度标记为h2。
一并参考图28、图29和图30,以所述光刻胶图形2200和字线2000为掩膜,以注入角度θ进行离子注入,所述注入角度为离子注入与衬底1000的夹角,
其中,Arc tan(s1/h1)<θ<Arc tan(s2/h2)。
上述的离子注入能够实现离子注入在源极区1040旁形成一个注入区,而不会在漏极区1030形成注入区,具体地说,由于暴露出源极区1040的第二沟槽1041的线宽大于暴露出漏极区1030的第一沟槽1031,在第一沟槽的离子注入会被第一沟槽1031的侧壁挡住,无法注入到衬底1000中形成注入区,而第二沟槽的离子注入能够直接注入到衬底1000中,形成注入区,之后,对所述注入区进行退火,使得注入离子扩散至栅极结构1020下面的与源极区104相邻的沟道区1050,形成口袋区1060。
所述离子注入的类型与源极区的离子注入类型相反,离子注入的深度为现有技术,可根据不同的注入深度要求调整离子注入的能量和剂量。其中,形成源极区1040和漏极区1030的工艺为现有技术,当所述源极进行N型掺杂,所述离子注入的类型为P型,所述离子注入的离子为B离子或者BF2+离子;当所述源极进行P型掺杂,所述离子注入的离子如砷离子、磷离子等。
需特别指出的是,为了使所述离子注入能够更有效的注入到与源极区1040相邻的沟道区1050,所述离子注入还以一定的旋转角度σ进行离子注入,参考图23,所述旋转角度为离子注入在衬底100上的投影与垂直与字线的延长线的夹角,当所述 其中w1为有源区的宽度,w2为有源区的长度,所述离子注入能够有效的在注入到与源极区1040相邻的沟道区1050形成口袋区1060。
在离子注入工艺完成后,通常会对所述离子注入区进行退火工艺,在本发明中,所述退火工艺可以为公知的退火工艺,如管式炉退火或者快速退火炉退火,所述退火的具体工艺参数为,温度900摄氏度至1100摄氏度,保护气体为N2,保护气体流量为每分钟5标准立方厘米至每分钟50标准立方厘米。
所述退火工艺能够使得注入离子扩散至与源极区1040相邻的沟道区1050,还能够恢复衬底1000中被离子注入工艺损伤的晶格,并激活注入离子。
在离子注入工艺完成后,通常会对所述离子注入区进行退火工艺,在本发明中,所述退火工艺可以为公知的退火工艺,如管式炉退火或者快速退火炉退火,所述退火的具体工艺参数为,温度900摄氏度至1100摄氏度,保护气体为N2,保护气体流量为每分钟5标准立方厘米至每分钟50标准立方厘米。
所述退火工艺能够使得注入离子扩散至与源极区1040相邻的沟道区1050,还能够恢复衬底1000中被离子注入工艺损伤的晶格,并激活注入离子。
在执行退火工艺之前,通常还会执行去除光刻胶图形2200工艺,参考图31,所述去除光刻胶图形2200工艺工艺可以为去光刻胶溶液清洗或者灰化工艺去除。
在本实施例中,以灰化工艺去除为例做示范性说明,所述灰化工艺的具体参数为:将所述光刻胶图形2200放置于等离子刻蚀设备腔室中,刻蚀设备腔体压力为50毫托至100毫托,射频功率为300瓦至500瓦,O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米,N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米,CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米,直至去除光刻胶图形2200。
参考图32,在所述第一沟槽1031和第二沟槽1041内形成金属插塞1070。
所述形成金属插塞1070的工艺可以为物理气相沉积工艺,所述金属插塞1070材料可以选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜,或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金。
所述金属插塞1070用于将所述的若干源极或者所述的若干漏极连接起来,就构成存储器的位线。
在本实施例中,以金属插塞为铝做示范性说明。
所述形成具体工艺条件包括:物理气相沉积靶材材料为铝,反应温度为250摄氏度至500摄氏度,腔室压力为10毫托至18毫托,直流功率为10000瓦至40000瓦,氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米,直至形成填充所述第一沟槽1031和第二沟槽1041的金属插塞1070。
本发明通过形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽,在所述沟槽进行不对称存储器单元的注入区离子注入,然后在所述沟槽中填入金属层,形成金属插塞,不需要所述离子注入的掩膜版,降低工艺的资金投入,并且本发明通过形成与有源区排列对应的条状阵列的光刻胶图形,以所述光刻胶图形和字线为掩膜,刻蚀形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽,提高光刻胶图形的工艺窗口。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种不对称晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底包括有源区;
在所述有源区表面形成栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;
在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;
在介质层表面形成光刻胶图形;
以所述光刻胶图形为掩膜,依次刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;
以所述光刻胶图形为掩膜,对沟道区进行离子注入,所述离子注入以注入角度θ进行注入,且Arc tan(S1/H1)<θ<Arc tan(S2/H2),其中所述第一沟槽宽度为S1,所述第一沟槽深度为H1;所述第二沟槽宽度为S2,所述第二沟槽深度为H2,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;
在所述第一沟槽和第二沟槽内形成金属插塞。
2.如权利要求1所述的不对称晶体管的形成方法,其特征在于,所述栅极结构包括栅介质层、形成在栅介质层表面的栅电极层、形成在栅电极层表面的硬掩膜层。
3.如权利要求2所述的不对称晶体管的形成方法,其特征在于,所述栅极结构还包括形成在栅介质层、栅电极层及硬掩膜层两侧的侧墙层。
4.如权利要求1所述的不对称晶体管的形成方法,其特征在于,所述形成口袋区的工艺还包括退火工艺。
5.如权利要求4所述的不对称晶体管的形成方法,其特征在于,所述退火工艺的具体参数为:温度900摄氏度至1100摄氏度,保护气体为N2,保护气体流量为每分钟5标准立方厘米至每分钟50标准立方厘米。
6.一种不对称晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底包括多行的有源区;
在所述每个有源区表面形成两个栅极结构;在所述有源区内、栅极结构两侧形成漏极区、源极区和介于源极区与漏极区之间的沟道区;所述两个栅极结构共用一个源极区;
位于相同行内的有源区的栅极结构互连形成字线;
在衬底表面形成覆盖所述漏极区、源极区和栅极结构的介质层;
在介质层表面形成光刻胶图形;
以所述光刻胶图形和字线为掩膜,刻蚀介质层直至形成暴露出漏极区的第一沟槽和暴露出源极区的第二沟槽;所述第二沟槽的线宽大于第一沟槽;
以所述光刻胶图形和字线为掩膜,对沟道区进行离子注入,所述离子注入以注入角度θ进行注入,且Arc tan(s1/h1)<θ<Arc tan(s2/h2),其中所述第一沟槽宽度为s1,所述第一沟槽深度为h1;所述第二沟槽宽度为s2,所述第二沟槽深度为h2,形成口袋区,所述口袋区与源极区相邻,所述口袋区掺杂类型与源极区相反;
在所述第一沟槽和第二沟槽内形成金属插塞。
7.如权利要求6所述的不对称晶体管的形成方法,其特征在于,所述栅极结构包括栅介质层、形成在栅介质层表面的栅电极层、形成在栅电极层表面的硬掩膜层。
8.如权利要求7所述的不对称晶体管的形成方法,其特征在于,所述栅极结构还包括形成在栅介质层、栅电极层及硬掩膜层两侧的侧墙层。
9.如权利要求6所述的不对称晶体管的形成方法,其特征在于,奇数行的有源区与偶数行的有源区交错排列,所述奇数行有源区与偶数行有源区交错一个漏极区长度。
10.如权利要求6所述的不对称晶体管的形成方法,其特征在于,所述光刻胶图形为与有源区排列对应的条状阵列。
12.如权利要求6所述的不对称晶体管的形成方法,其特征在于,所述形成口袋区的工艺还包括退火工艺。
13.如权利要求12所述的不对称晶体管的形成方法,其特征在于,所述退火工艺的具体参数为:温度900摄氏度至1100摄氏度,保护气体为N2,保护气体流量为每分钟5标准立方厘米至每分钟50标准立方厘米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100560322A CN101989551B (zh) | 2009-08-06 | 2009-08-06 | 不对称晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100560322A CN101989551B (zh) | 2009-08-06 | 2009-08-06 | 不对称晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101989551A CN101989551A (zh) | 2011-03-23 |
CN101989551B true CN101989551B (zh) | 2012-01-25 |
Family
ID=43746024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100560322A Expired - Fee Related CN101989551B (zh) | 2009-08-06 | 2009-08-06 | 不对称晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101989551B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
CN1187042A (zh) * | 1996-12-31 | 1998-07-08 | Lg半导体株式会社 | 静态随机存取存储器单元及其制造方法 |
US6369422B1 (en) * | 2001-05-01 | 2002-04-09 | Atmel Corporation | Eeprom cell with asymmetric thin window |
CN101231956A (zh) * | 2007-01-24 | 2008-07-30 | 中国科学院微电子研究所 | 一种实现部分耗尽绝缘体上硅器件体接触的方法 |
-
2009
- 2009-08-06 CN CN2009100560322A patent/CN101989551B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
CN1187042A (zh) * | 1996-12-31 | 1998-07-08 | Lg半导体株式会社 | 静态随机存取存储器单元及其制造方法 |
US6369422B1 (en) * | 2001-05-01 | 2002-04-09 | Atmel Corporation | Eeprom cell with asymmetric thin window |
CN101231956A (zh) * | 2007-01-24 | 2008-07-30 | 中国科学院微电子研究所 | 一种实现部分耗尽绝缘体上硅器件体接触的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101989551A (zh) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237310B (zh) | 集成电路及其制造方法 | |
CN105374688B (zh) | 嵌入式晶体管 | |
CN100375271C (zh) | 新型动态随机存取存储器存取晶体管 | |
US6337262B1 (en) | Self aligned T-top gate process integration | |
TW455995B (en) | Semiconductor apparatus and its manufacturing method | |
CN102054704B (zh) | 用于制造半导体装置的方法 | |
US20060113590A1 (en) | Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor | |
CN104517903B (zh) | 存储器件及其形成方法 | |
KR101768396B1 (ko) | 메모리 디바이스 및 그 제조 방법 | |
CN102487010B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
CN102969233A (zh) | 半导体器件及其形成方法 | |
KR20140133983A (ko) | 반도체 소자 및 이의 제조 방법 | |
US20020151138A1 (en) | Method for fabricating an NROM | |
CN101290879B (zh) | 栅极的制造方法 | |
CN104681498B (zh) | 存储器件及其制造方法 | |
CN103050407A (zh) | 嵌入式晶体管 | |
US20080224209A1 (en) | Semiconductor device and method for fabricating the same | |
CN100576513C (zh) | 半导体器件的制造方法 | |
CN103377928A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
US6524938B1 (en) | Method for gate formation with improved spacer profile control | |
CN102683189B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
CN101989551B (zh) | 不对称晶体管的形成方法 | |
CN102097376B (zh) | 半导体器件的制作方法 | |
CN105097537A (zh) | 鳍式场效应管的形成方法 | |
US20080224208A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120125 Termination date: 20200806 |
|
CF01 | Termination of patent right due to non-payment of annual fee |