CN102969233A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN102969233A
CN102969233A CN2012100488317A CN201210048831A CN102969233A CN 102969233 A CN102969233 A CN 102969233A CN 2012100488317 A CN2012100488317 A CN 2012100488317A CN 201210048831 A CN201210048831 A CN 201210048831A CN 102969233 A CN102969233 A CN 102969233A
Authority
CN
China
Prior art keywords
liner
opening
substrate
electric conducting
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100488317A
Other languages
English (en)
Other versions
CN102969233B (zh
Inventor
蔡雯琪
赖加瀚
陈永君
王美匀
吴启明
陈方正
陈煌明
雷明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102969233A publication Critical patent/CN102969233A/zh
Application granted granted Critical
Publication of CN102969233B publication Critical patent/CN102969233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了半导体器件及其形成方法，具体公开了用于形成和使用衬垫的系统和方法。一个实施例包括：在衬底之上的层间电介质中形成开口；以及沿着开口的侧壁形成衬垫。从开口的底部去除衬垫的一部分，并且可以穿过衬垫执行清洁工艺。通过使用衬垫，可以减小或消除由清洁工艺引起的对开口侧壁的损伤。此外，衬垫可用于帮助将离子注入衬底。

Description

半导体器件及其形成方法
技术领域
本发明总体上涉及半导体领域，更具体地，涉及半导体器件及其形成方法。
背景技术
通常，可通过层间电介质(ILD)制造源极和漏极到有源器件的接触，其中，层间电介质被形成为帮助有源器件与上覆的金属层电隔离。这些接触可通过以下处理形成：形成穿过ILD的开口以露出衬底中期望形成接触的那些部分，然后形成自对准硅化物(还已知为自对准多晶硅化物)。自对准多晶硅化物可通过在开口中并正对衬底形成金属层、然后对金属层和衬底进行退火以形成自对准多晶硅化物来形成。然后，可以去除多余的金属，从而留下自对准多晶硅化物，并且可以与自对准多晶硅化物相关地形成接触。
为了帮助形成自对准多晶硅化物的工艺，可以在开口内形成金属层之前对开口执行预清洁。传统地，使用定向物理轰击(例如使用氩、氪或氙离子)来执行该预清洁。然而，定向物理轰击会损伤开口的轮廓，造成截断(沿着开口的顶部损毁开口侧壁的形状)和弯曲(沿着开口的侧壁损毁开口侧壁的形状)的损伤。此外，定向物理轰击会对开口的底部产生损伤，从而导致不可控地形成自对准多晶硅化物。
可选地，可以采取使用例如蚀刻剂的原位化学预清洁。然而，虽然化学预清洁减少或消除了与定向物理轰击相关的一些缺陷，但化学预清洁还会由于开口的各项同性蚀刻而使开口扩大。开口的这种扩大会导致开口不能满足对接触来说期望或要求的临界尺寸(CD)，并且会导致接触塞与金属栅极的隔离。
发明内容
为解决上述问题，本发明提供了一种用于制造半导体器件的方法，该方法包括：在衬底之上形成介电层；穿过介电层形成开口，开口包括底部和侧壁；沿着开口的侧壁和开口的底部形成衬垫；沿着开口的底部去除衬垫的一部分，从而露出衬底的一部分；沿着侧壁来清洁具有衬垫的衬底；以及利用导电材料填充开口。
该方法还包括：沿着衬底的表面形成硅化物，形成硅化物的步骤发生在去除衬垫的一部分之后以及利用导电材料填充开口之前。
该方法还包括：在形成开口之后以及在清洁衬底之前，在衬底内形成注入区域。
其中，在形成衬垫之后以及在去除衬垫的一部分之前执行形成注入区域的步骤。
其中，在去除衬垫的一部分之后执行形成注入区域的步骤。
其中，形成注入区域的步骤仅穿过衬垫将离子注入衬底。
其中，形成注入区域的步骤穿过衬垫和蚀刻停止层注入离子。
其中，在利用导电材料填充开口之前，从侧壁去除衬垫。
此外，还提供了一种用于制造半导体器件的方法，方法包括：在第一介电层中形成第一开口，以露出衬底的一部分；利用第一衬垫对第一开口加衬；在第一衬垫中形成第二开口，以露出衬底的一部分；清洁衬底的一部分；穿过第二开口，沿着衬底的一部分的表面形成硅化物；以及在第一开口和第二开口中形成第一导电材料，第一导电材料与硅化物接触。
该方法还包括：将离子注入衬底，其中，在利用第一衬垫对第一开口加衬之后以及在形成第二开口之前执行将离子注入衬底的步骤。
该方法还包括：将离子注入衬底，其中，将离子注入衬底的步骤穿过第一衬垫并穿过蚀刻停止层来注入离子。
该方法还包括：在第一介电层之上和第一导电材料之上形成第二介电层；穿过第二介电层形成第三开口；利用第二衬垫对第三开口加衬；穿过第二衬垫形成第四开口；清洁第一导电材料；以及在第三开口内形成第二导电材料，第二导电材料与第一导电材料电接触。
其中，穿过第二衬垫形成第四开口还包括：穿过第二衬垫和第二衬垫下方的第二介电层的一部分来形成第四开口。
该方法还包括：在形成第一导电材料之前去除第一衬垫。
其中，形成第一导电材料的步骤形成了与第一衬垫相邻的第一导电材料。
其中，在第一衬垫中形成第二开口的步骤还包括：穿过蚀刻停止层形成第二开口。
此外，还提供了一种半导体器件，包括：第一层间电介质，位于衬底之上，衬底包括硅化物区域和源极/漏极区域，硅化物区域的离子浓度大于源极/漏极区域的离子浓度；第一接触件，穿过第一层间电介质延伸，以与硅化物区域进行物理接触，第一接触件包括第一阻挡层和第一导电材料；以及第一衬垫，沿着第一接触件的侧壁进行定位，但不位于第一接触件和硅化物区域之间。
该半导体器件还包括：蚀刻停止层，位于衬底和第一层间电介质之间，蚀刻停止层的一部分位于第一衬垫和衬底之间。
其中，第一接触件至少部分地延伸到衬底中。
该半导体器件还包括：第二层间电介质，位于第一接触件之上；第二接触件，穿过第二层间电介质延伸，以与第一接触进行物理连接，第二接触件包括第二阻挡层和第二导电材料；以及第二衬垫，沿着第二接触件的侧壁进行定位，但不位于第二接触件和第一接触件之间。
附图说明
为了更完整地理解实施例及其优点，现在结合附图进行以下描述，其中：
图1示出了根据实施例的具有上覆介电层的半导体器件；
图2示出了根据实施例的穿过介电层的接触开口；
图3A至图3B示出了根据实施例的在接触开口中形成衬垫；
图4示出了根据实施例的在衬垫上方形成阻挡层；
图5A至图5B示出了根据实施例的接触开口的填充；
图6示出了根据实施例的上覆半导体器件的层间电介质内接触开口的形成；
图7示出了根据实施例的第二衬垫的形成；
图8示出了根据实施例的去除第二衬垫的底部；以及
图9A至图9B示出了根据实施例的第二接触开口的填充。
除非另有指定，否则不同附图中对应的数字或符号是指对应的部件。绘制附图以清除地示出本发明的相关方面并且不是必须按比例绘制。
具体实施方式
以下详细讨论实施例的制造和使用。然而，应该理解，实施例提供了许多可在各种特定环境中实施可应用发明概念。所讨论的具体实施例仅仅示出了制造和使用实施例的具体方式，而不用于限制实施例的范围。
将参照特定环境下地实施例，即，在形成接触期间利用的保护衬垫来描述实施例。然而，实施例还可以应用于其他点连接使用的其他衬垫。
现在，参照图1，示出了根据实施例的半导体器件100。半导体器件100可包括衬底101、栅极电介质103、栅电极105、隔离件衬垫107、隔离件109、源极/漏极区域110、第一接触蚀刻停止层(CESL)111、第一层间介电层(ILD)113、第二CESL 115和第二ILD 117。衬底101可包括体硅、掺杂或未掺杂、或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合的半导体材料层。可使用的其他衬底包括多层衬底、梯度衬底或者混合定向衬底。
可以通过本领域已知的任何适当的工艺在衬底101上形成并图样化栅极电介质103和栅电极105。栅极电介质103可以为高k电介质材料，诸如氧化硅、氮氧化硅、氮化硅、氧化物、包含氧化物的氮、氧化铝、氧化镧、氧化铪、氧化锌、氮氧化铪、它们的组合等。在一个实施例中，栅极电介质103可具有大于约4的相对介电常数值。
在栅极电介质103包括氧化物层的实施例中，可通过任何氧化工艺(诸如包括氧化物、H2O、NO或它们的组合物的室中的湿式或干式热氧化)或者通过将正硅酸乙酯(TEOS)和氧用作前体(precursor)的化学气相沉积(CVD)形成栅极电介质103。在一个实施例中，栅极电介质103的厚度可以在大约至大约之间，诸如厚度大约为
Figure BDA0000139169120000053
栅电极105可包括导电材料，诸如金属(例如，钽、钛、钼、钨、铂、铝、铪、钌)、金属硅化物(例如，硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化钨(例如，氮化钛、氮化钽)、掺杂多晶硅、其他导电材料或者它们的组合。在一个实例中，无定形硅被沉积并被再结晶以创建多晶硅(poly-silicon)。在栅电极105为多晶硅的实施例中，可通过利用低压化学气相沉积(LPCVD)将掺杂或未掺杂多晶硅沉积为大约
Figure BDA0000139169120000054
至大约
Figure BDA0000139169120000055
Figure BDA0000139169120000056
范围内的厚度(诸如大约)来形成栅电极105。
一旦已经形成了栅电极105和栅极电介质103，就可以对栅电极105和栅极电介质103进行图样化。可通过首先在栅电极105上方沉积然后图样化光刻胶层(未示出)来执行上述图样化。然后，栅电极105和栅极电介质103中没有被图样化光刻胶层覆盖的那些部分可通过诸如蚀刻的工艺来去除，直到充分露出衬底101。
任选地，隔离件衬垫107可以形成在栅极电介质103和栅电极105的侧壁上以进一步隔离栅电极105。在栅电极105为多晶硅的实施例中，隔离件衬垫107可以为氧化物，并且可以通过诸如包括氧化物、H2O、NO或它们的组合物的室中的湿式或干式热氧化的氧化工艺或者通过将正硅酸乙酯(TEOS)和氧用作前体的化学气相沉积(CVD)技术来形成。可选地，隔离件衬垫107可以由诸如氮化硅的其他材料形成，并且可以由诸如CVD、PVD等的其他工艺形成。
隔离件109可形成在栅极电介质103和栅电极105的侧壁上。隔离件109通常通过在先前形成的结构上覆盖沉积隔离件层(未示出)来形成。隔离件层可包括SiN、氮氧化物、SiC、SiON、氧化物等，并且可以通过通用方法(诸如化学气相沉积(CVD)、等离子体增强CVD、溅射或本领域已知的其他方法)来形成。然后，诸如通过各向异性蚀刻以从结构的水平表面去除隔离件层，隔离件层被图样化以形成隔离件109。
在栅极电介质103的相对侧上，在衬底101中形成源极/漏极区域110。在衬底101为n型衬底的实施例中，可通过注入诸如硼、镓、铟等地适当p型掺杂物来形成源极/漏极区域110。可选地，在衬底101为p型衬底的实施例中，可通过注入诸如磷、砷等地适当n型掺杂物来形成源极/漏极区域110。将栅极电介质103、栅电极105和隔离件109用作掩模来注入这些源极/漏极区域110。
应该注意，本领域的技术人员将会意识到，许多其他的工艺、步骤等可用于形成这些源极/漏极区域110。例如，本领域的技术人员将会意识到，可以使用隔离件和衬垫的各种组合执行多种注入，以形成具有适合于特定目的的特定形状或特性的源极/漏极区域。这些工艺中的任意一种都可用于形成源极/漏极区域110，并且上述描述不将实施例限制为上面所描述的步骤。
第一CESL 111可形成在衬底101和隔离件109之上。第一CESL 111可用于保护衬底101、栅电极105和隔离件109免受由进一步的处理所引起的损伤，提供用于进一步蚀刻工艺的控制点，并且还可以可选地用于在器件的沟道区域中产生应力以促进更好的效率。在一个实施例中，可使用等离子体增强化学气相沉积(PECVD)由氮化硅来形成第一CESL 111。可以可选地使用诸如氮化物、氮氧化物、碳化物、硼化物、它们的组合等的其他材料以及形成第一CESL 111的可选技术(诸如低压CVD(LPCVD))。第一CESL 111可具有大约
Figure BDA0000139169120000061
和大约之间的厚度，诸如
Figure BDA0000139169120000063
任选地，如图1所示，可使用例如化学机械抛光(CMP)对第一CESL 111进行平面化，以平面化第一CESL 111并露出栅电极105。
第一ILD 113可形成在第一CESL 111上方，以在源极/漏极区域110与上覆金属层(未示出)之间提供进一步的电隔离。第一ILD 113可通过化学气相沉积、溅射或者本领域中已知并用于形成ILD的任何其他方法来形成。第一ILD 113可具有平面化表面，并且可以包括掺杂或未掺杂氧化硅，还可以可选地利用掺杂氮化硅的硅酸盐玻璃、其他高k材料、它们的组合等。在形成之后，使用例如CMP工艺来平面化第一ILD 113，以平面化第一ILD 113并再次露出栅电极105。
第二CESL 115可形成在第一ILD 113和栅电极105之上。第二CESL115可用于保护器件免受由进一步的处理所引起的损伤，并提供用于蚀刻的停止控制点。在一个实施例中，可以使用等离子体增强化学气相沉积(PECVD)，由氮化硅形成第二CESL 115。还可以可选地使用诸如氮化物、碳化物、硼化物、氮氧化物、它们的组合等的材料以及诸如低压CVD(LPCVD)、或PVD的形成第二CESL 115的可选技术。第二CESL 115可具有大约
Figure BDA0000139169120000071
和大约
Figure BDA0000139169120000072
之间的厚度，诸如
Figure BDA0000139169120000073
第二ILD 117可形成在第二CESL 115的上方。第二ILD 117可通过化学气相沉积、溅射或者本领域中已知并用于形成ILD的任何其他方法来形成。第二ILD 117可具有平面化表面并且可包括氧化硅，虽然还可以可选地利用诸如低k材料的其他材料。第二ILD 117可形成为大约
Figure BDA0000139169120000074
和大约
Figure BDA0000139169120000075
之间的厚度，诸如
Figure BDA0000139169120000076
图2示出了穿过第二ILD 117、第二CESL 115和第一ILD 113形成接触开口201。此外，接触开口201可以形成为延伸到第一CESL 111中(如图2左侧所示)或者穿过第一CESL 111以露出衬底101或部分延伸到衬底101中(如图2右侧所示)。虽然在图2中示出了这两种可选方式，但应该理解，形成接触开口201的处理可用于将接触开口201形成为相等深度，为了方便，在图2中示出了作为独立深度的两种深度(仍然在实施例的范围之内)。
使用适当的光刻工艺，可通过一系列顺序蚀刻形成接触开口201。通常，光刻技术涉及沉积光刻胶材料，其被曝光和显影以露出第二ILD 117中将被去除的部分。剩余的光刻胶材料保护下面的材料免受后续处理步骤(诸如蚀刻)的影响。在一个实施例中，光刻胶被用于创建图样化掩模以限定接触开口201，但是还可以使用诸如硬掩模的附加掩模。蚀刻工艺可以是各向异性或各项同性蚀刻工艺，诸如各向异性干蚀刻工艺。在一个实施例中，可以穿过第二ILD 117、第二CESL 115、第一ILD 113以及深入到第一CESL 111中或穿过第一CESL 111来顺序执行使用适当蚀刻剂或蚀刻剂组合的多个蚀刻工艺。
图2还示出了注入工艺203以在源极/漏极区域110内形成注入区域205。注入工艺203可以穿过第一CESL 111注入离子(如图2左侧所示)，或者直接将离子注入源极/漏极区域110(如图2右侧所示)。注入工艺203可以将诸如硅、锗、氙、碳、氟、氮、硼、磷、氯、硫、溴、铝、铂、铟、它们的组合等的离子的浓度注入到大于周围源极/漏极区域110的浓度。例如，注入工艺203可以注入小于约9E21atoms/cm3的离子的附加浓度(大于源极/漏极区域110内已经存在的离子浓度)，诸如大约2E20atoms/cm3。离子的注入可用于使注入区域205再结晶或者在注入区域205内形成无定形(amorphous)区域，并且可用于明确地调整半导体器件100的性能或者控制自对准多晶硅化物(图2中未示出，但在图4中示出并参照图4进行讨论)的形态。
图3A示出了沿着接触开口201的侧壁和底部形成衬垫301。衬垫301可用于吸收来自进一步处理(以下进行进一步描述)的损伤，使得接触开口201的侧壁不被损伤并且接触开口201不扩展到临界尺寸外。衬垫301可以由抵抗被清洁工艺(以下进行讨论)去除的材料形成并且可以为例如氮化硅，尽管还可以可选地使用其他材料，诸如氧化硅、碳化硅、硼化硅、其他有机层、它们的组合等。可以使用CVD工艺形成衬垫301，尽管还可以可选地使用其他工艺，诸如ALD、PVD、旋涂工艺或者接触蚀刻期间的钝化工艺。衬垫301可以被形成为大约
Figure BDA0000139169120000081
与大约
Figure BDA0000139169120000082
之间的厚度，诸如大约
Figure BDA0000139169120000083
任选地，衬垫301可以被掺杂以增强其特性，诸如其对特定蚀刻剂的抵抗力。在一个实施例中，衬垫301可以掺杂碳原子、氮原子、氟原子、氢原子、硼原子、它们的组合等。可以执行这种掺杂以调整衬垫301的物理特性或者甚至可用于改变衬垫301的材料。例如，在衬垫301最初为氮化硅的实施例中，衬垫301可以掺杂碳原子到足以将氮化硅改变为碳化硅的浓度。因此，衬垫301可以掺杂到大约0％到大约66％的浓度，诸如大约17％。衬垫301可以在正在形成衬垫301时进行原位掺杂，或者可以可选地在已经初始形成衬垫301之后通过注入工艺进行掺杂。
图3A还示出了注入工艺203被延迟直到形成衬垫301之后的实施例。在该实施例中，注入工艺203可以注入离子穿过衬垫301以及穿过第一CESL 111(如图3A左侧所示)或者注入到源极/漏极区域110中(如图3A右侧所示)。类似于在形成衬垫301之前执行注入工艺203，在形成衬垫301之后执行的注入工艺203可以将诸如硅、锗、氙、碳、氟、氮、硼、磷、氯、硫、溴、铝、铂、铟、它们的组合等的离子的浓度注入到大于周围源极/漏极区域110的浓度。例如，在该实施例中，注入工艺203可以注入小于约9E21atoms/cm3的离子的附加浓度(大于源极/漏极区域110内已经存在的离子浓度)，诸如大约2E20atoms/cm3。形成衬垫301之后的离子注入可用于使注入区域205再结晶或者在注入区域205内形成无定形区域，并且可用于明确地调整半导体器件100的性能或者控制自对准多晶硅化物(图3A中未示出，但在图4中示出并参照图4进行讨论)的形态。
图3B示出了形成衬垫301然后在注入工艺203之前去除衬垫301的底部的可选实施例。在该实施例中，使用例如可包含氩、碳、氢、氮、氧、钴或氟原子的蚀刻剂，利用例如等离子体或非等离子体蚀刻工艺，来去除衬垫301的底部。例如，在一个实施例中，等离子体蚀刻可使用氟蚀刻剂，以通过去除衬垫301或第一CESL 111(如图3B左手侧所示)、通过去除衬垫301自身(如图3B右手侧所示)、或者通过调节衬垫301以使其准备用于后续清洁工艺(以下进行进一步讨论)来露出下面的源极/漏极区域110。可以调整蚀刻工艺的工艺参数，以仅去除衬垫301的底部而沿着侧壁最小限度地去除衬垫301。一旦已经露出源极/漏极区域110，可以执行上面参照图3A描述的注入工艺203，以在源极/漏极区域110内形成注入区域205。
然而，本领域的技术人员应该意识到，上述精确工艺、材料、蚀刻剂和步骤顺序仅仅是示出的目的而不用于限制本发明的实施例。例如，可以可选地使用任何适当的蚀刻剂或者蚀刻剂的组合以及任何适当的工艺步骤的顺序。这些和任何其他适当的工艺、蚀刻剂和顺序完全包括在实施例的范围之内。
在图3A或图3B所示的实施例中，一旦已经从接触开口201的底部去除衬垫301，就可以对源极/漏极区域110的露出部分执行预清洁。在一个实施例中，预清洁可以为化学蚀刻工艺，其中，使用等离子体或非等离子体工艺将源极/漏极区域110暴露给蚀刻剂。蚀刻剂可以为例如包含氮或氟的蚀刻剂(诸如，NF3或NH3)，尽管还可以可选地使用任何适当的蚀刻剂，并且还可以暴露大约1秒和大约500秒之间的时间，诸如大约50秒。
由于衬垫301在预清洁期间存在并且对预清洁利用的蚀刻工艺具有抗力，所以衬垫301可用于防止对接触开口201侧壁的损伤，从而防止接触开口201的弯曲和截断。此外，在预清洁利用化学蚀刻工艺的实施例中，通过保护接触开口201的侧壁，衬垫301可以帮助防止接触开口201的加宽，从而帮助接触开口201满足临界尺寸。
任选地，在衬垫301已经用于保护接触开口201的侧壁之后，衬垫301可以在预清洁之后被蚀刻以减小衬垫301的厚度，准备用于形成自对准多晶硅化物区域403(以下参照图4进行进一步的讨论)。在一个实施例中，使用适当的蚀刻剂(其对衬垫301具有选择性，诸如NF3或NH3)，衬垫301可以被湿蚀刻大约1秒至大约500秒之前的时间段，诸如大约50秒。通过蚀刻衬垫301，衬垫301的厚度可以减小到大约
Figure BDA0000139169120000101
与大约
Figure BDA0000139169120000102
之间的厚度，诸如大约
Figure BDA0000139169120000103
可选地，衬垫301可以完全从接触开口201的侧壁去除。
图4示出了在去除了衬垫301的底部并形成注入区域205(上面参照图3A或图3B进行描述)之后，金属层401可以形成在接触开口201中并与源极/漏极区域110的露出部分接触，以及硅化物区域403可形成在源极/漏极区域110内。金属层401可以使用诸如CVD、PVD等的沉积工艺覆盖沉积在接触开口201内，并且可以包括诸如镍、钴、钛、钽、铂、钨、其他贵金属、其他难熔金属、稀土金属或它们的合金的金属。
任选地，金属层401可以被掺杂以在硅化物区域403内引入掺杂物。在一个实施例中，可以通过一种或多种掺杂物来掺杂金属层401，诸如硼、磷、氯、硫、氧、氮、氟、碳、溴、铝、锗、硅、铂、氙、铟、碘、它们的组合等。此外，金属层401可以在正在形成金属层401时进行原位掺杂，或者可以可选地在已经形成金属层401之后通过注入工艺进行掺杂。
在已经形成金属层401之后，可以通过第一快速热退火来形成硅化物区域403，使金属层401中的金属与衬底101起反应，从而形成硅化物区域403。第一快速热退火可以以大约100℃和大约1200℃之间的温度(诸如大约400℃)执行大约0.0001秒和大约1800秒之间的时间段，诸如大约20秒。一旦已经形成硅化物区域403，就可以使用适当的蚀刻剂(对未反应金属具有选择性)去除金属层401中的未反应金属，并且可执行第二快速热退火，以改变硅化物区域403的定相并降低其阻抗。
然而，本领域的技术人员应该意识到，用于形成硅化物区域403的上述工艺仅仅是示例性的实施例，并且不用于以任何方式限制实施例。还可以利用形成硅化物区域403的可选方法，诸如在第二快速热退火之后使用多重热处理或者利用不同材料形成双硅化物区域。形成硅化物区域403的这些和任何其他适当方法完全包括在实施例的范围之内。
在去除金属层401中的未反应金属以露出硅化物区域403之后，可以任选地清洁露出的硅化物区域403。清洁工艺可以为等离子体或非等离子体蚀刻工艺，其中，硅化物区域403被蚀刻而没有被完全去除。在一个实施例中，包含氩、氮、氟、氦、或氢、碳、氧的蚀刻剂(诸如氩)可用于清洁露出的硅化物区域403。例如，可以使用氩将硅化物区域403蚀刻大约1秒和大约300秒之间的时间段，诸如大约30秒。
任选地，如果没有通过该步骤完全去除衬垫301，则衬垫301可以被再次蚀刻以减小衬垫301的厚度，准备用于接触开口201的填充(下面参照图5进行讨论)。例如，可以使用适当的蚀刻剂(诸如NF3或NH3)将衬垫301蚀刻大约1秒和大约500秒之间的时间段，诸如大约50秒。通过蚀刻衬垫301，衬垫301的厚度可以减小到小于约
Figure BDA0000139169120000111
的厚度，诸如
Figure BDA0000139169120000112
可选地，可以在该点处完全从接触开口201的侧壁去除衬垫301。
图5A示出了阻挡层501的形成以及利用导电材料503填充接触开口201。在一个实施例中，阻挡层501可以由钛、氮化钛、钽、氮化钽、氮化钨、钌、铑、铂、其他贵金属、其他难熔金属、它们的氮化物、它们的组合等的一层或多层来形成。可通过化学气相沉积来形成阻挡层501，尽管还可以可选地使用诸如PVD或ALD的其他技术。阻挡层501可以形成为大约至大约
Figure BDA0000139169120000114
的厚度。
在形成阻挡层501之后，可以形成导电材料503以填充接触开口201。最初可以在阻挡层501之上形成晶种层(在图中没有单独示出)来形成导电材料503。晶种层可通过PVD、ALD或CVD沉积，并且可以由钨、铜或铜合金形成，尽管还可以可选地根据需要使用其他适当方法和材料。此外，虽然晶种层的厚度将至少部分依赖于接触开口201的厚度，但晶种层可具有大约
Figure BDA0000139169120000121
和大约
Figure BDA0000139169120000122
之间的厚度。
一旦形成了晶种层，就可以在晶种层上形成导电材料503。导电材料503可包括钨，尽管还可以可选地使用其他适当材料，诸如铝、铜、氮化钨、钌、银、金、铑、钼、镍、钴、镉、锌、它们的合金、它们的组合等。可以通过将导电材料503电镀到晶种层上、填充并过度填充接触开口201来形成导电材料503。
任选地，导电材料503可以掺杂有掺杂物以增强器件性能，诸如RC延迟。在一个实施例中，导电材料503可以掺杂有诸如硼、磷、氯、硫、氧、氮、氟、碳、溴、铟、碘、它们的组合等的掺杂物。此外，导电材料503可以在正在形成导电材料503时进行原位掺杂，或者可以在已经形成导电材料503之后通过注入工艺进行掺杂。
一旦接触开口201被填充，就可以通过诸如化学机械抛光(CMP)的平面化工艺去除接触开口201外部的过量衬垫301、阻挡层501、晶种层和导电材料503，尽管还可以使用任何适当的去除工艺。如果期望的话，还可以通过CMP工艺完全或部分去除第二ILD 117和第二CESL 115。
图5B示出了在形成阻挡层501和导电材料503之前完全去除衬垫301的可选实施例。从图中可以看出，在该实施例中，阻挡层501可以对接触开口201的侧壁加衬，并且导电材料503可以填充接触开口201的剩余部分。通过去除衬垫301，可以去除来自各种清洁的所有损伤，从而为接触开口201留下未损伤且未增加的侧壁。
图6示出了在栅电极105、第一ILD 113和导电材料503的上方形成第三ILD 601。可通过化学气相沉积、溅射或者本领域中已知并用于形成ILD的任何其他方法来形成第三ILD 601。第三ILD 601可具有平面化表面，并且可以包括氧化硅，尽管还可以可选地利用诸如低k材料的其他材料。第三ILD 601可被形成为大约
Figure BDA0000139169120000123
和大约
Figure BDA0000139169120000124
之间的厚度，诸如
Figure BDA0000139169120000125
图6还示出了部分地穿过第三ILD 601(如图6中的第二接触开口603的左边那个所示)、完全穿过第三ILD 601(如图6中的第二接触开口603的中间那个所示)或者穿过ILD 601并部分深入到导电材料503中(如图6中的第二接触开口603的右边那个所示)形成第二接触开口603。再次，虽然在图6中示出了多种可选，但应该理解，形成第二接触开口603的处理可用于将接触开口形成为均等深度，为了方便在图6中示出了作为独立深度的三种深度(仍然在实施例的范围之内)。
利用例如适当的光刻和蚀刻工艺，可通过适当的蚀刻工艺形成第二接触开口603。例如，光刻胶材料可以沉积或形成到第三ILD 601上，并且光刻胶材料被曝光和显影以露出第三ILD 601中将被去除的部分。剩余的光刻胶材料保护下面的材料免受后续处理步骤(诸如蚀刻)的影响。在一个实施例中，光刻胶材料被用于创建图样化掩模以限定第二接触开口603，但是还可以使用诸如硬掩模的附加掩模。蚀刻工艺可以是各向异性或各项同性蚀刻工艺，诸如各向异性干蚀刻工艺，并且可以继续直到达到预期深度。
图7示出了在第二接触开口603中形成第二衬垫701。第二衬垫701可用于吸收来自进一步处理(以下进行进一步描述)的损伤，使得第二接触开口603的侧壁不被损伤。第二衬垫701可以由抵抗预清洁蚀刻剂的材料形成并且可以为例如氮化硅，尽管还可以可选地使用其他材料，诸如氧化硅、碳化硅、硼化硅、其他有机层，它们的组合等。可以使用CVD工艺形成第二衬垫701，尽管还可以可选地使用其他工艺，诸如ALD、PVD或旋涂工艺。第二衬垫701可以被形成为大约
Figure BDA0000139169120000131
与大约
Figure BDA0000139169120000132
之间的厚度，诸如大约
Figure BDA0000139169120000133
任选地，第二衬垫701可以被掺杂以增强其特性，诸如其对特定蚀刻剂的抵抗力。可以执行这种掺杂以调整第二衬垫701的物理特性或者甚至可用于改变第二衬垫701的材料。例如，在第二衬垫701最初为氮化硅的实施例中，第二衬垫701可以掺杂碳原子到足以将氮化硅改变为碳化硅的浓度。因此，第二衬垫701可以掺杂到大约0％到大约66％的浓度，诸如大约17％。第二衬垫701可以在正在形成第二衬垫701时进行原位掺杂，或者可以可选地在已经初始形成第二衬垫701之后通过注入工艺进行掺杂。
图8示出了去除第二衬垫701的底部。在一个实施例中，可以使用例如可包含氩、碳、氢、氮、氧或氟原子的蚀刻剂，利用例如等离子体或非等离子体蚀刻工艺来去除第二衬垫701的底部。例如，在一个实施例中，等离子体蚀刻可使用氩蚀刻剂，以通过去除第二衬垫701和第三ILD 601(如图8左手侧所示)、通过去除第二衬垫701本身(如图8中间所示)或者通过去除第二衬垫701和导电材料503的一部分(如图8右手侧所示)来露出下面的导电材料503或栅电极105。
一旦已经从第二接触开口603的底部去除第二衬垫701，就可以对导电材料503和栅电极105的露出部分执行第二预清洁。在一个实施例中，第二预清洁可以类似于预清洁，并且可以为化学蚀刻工艺，其中，使用等离子体或非等离子体工艺使导电材料503和栅电极105暴露给蚀刻剂。蚀刻剂可以为例如包含氮或氟的蚀刻剂(诸如NH3或NF3)，尽管还可以可选地使用任何适当的蚀刻剂，并且可以暴露大约1秒和大约500秒之间的时间段，诸如大约50秒。
由于第二衬垫701对第二预清洁利用的蚀刻工艺具有抗力并且在第二预清洁期间存在，所以第二衬垫701可用于防止对第二接触开口603侧壁的损伤，从而防止可能发生的第二接触开口603的弯曲和截断。此外，在第二预清洁利用化学蚀刻工艺的实施例中，通过保护第二接触开口603的侧壁，第二衬垫701可以帮助防止第二接触开口603的加宽，从而帮助第二接触开口603满足临界尺寸。
此外，第二衬垫701可以任选地在第二预清洁之后被蚀刻以减小第二衬垫701的厚度。可以使用适当的蚀刻剂(诸如NH3或NF3)将第二衬垫701湿蚀刻大约1秒和大约500秒之间的时间段，诸如大约50秒。通过蚀刻第二衬垫701，第二衬垫701的厚度可以减小到小于大约
Figure BDA0000139169120000141
诸如
Figure BDA0000139169120000142
可选地，可以从第二接触开口603的侧壁完全去除第二衬垫701。
图9A示出了第二接触开口603中形成第二阻挡层901和第二导电材料903。在一个实施例中，第二阻挡层901可以由钛、氮化钛、钽、氮化钽、氮化钨、钌、铑、铂、其他贵金属、其他难熔金属、它们的氮化物、它们的组合等的一层或多层来形成。可通过化学气相沉积来形成第二阻挡层901，尽管还可以可选地使用诸如PVD或ALD的其他技术。第二阻挡层901可以形成为大约
Figure BDA0000139169120000151
至大约的厚度。
在形成第二阻挡层901之后，可以形成第二导电材料903以填充第二接触开口603。最初可以在第二阻挡层901之上形成第二晶种层(在图9A中没有单独示出)来形成第二导电材料903。第二晶种层可通过PVD、ALD或CVD沉积，并且可以由钨、铜或铜合金形成，尽管还可以可选地根据需要使用其他适当方法和材料。此外，虽然第二晶种层的厚度将至少部分依赖于第二接触开口603的厚度，但第二晶种层可具有大约
Figure BDA0000139169120000153
和大约
Figure BDA0000139169120000154
之间的厚度。
一旦形成了第二晶种层，就可以在第二晶种层上形成第二导电材料903。第二导电材料903可包括钨，尽管还可以可选地使用其他适当材料，诸如铝、铜、氮化钨、钌、银、金、铑、钼、镍、钴、镉、锌、它们的合金、它们的组合等。可以通过将第二导电材料903电镀到第二晶种层上、填充并过度填充第二接触开口603来形成第二导电材料903。
任选地，第二导电材料903可以掺杂有掺杂物以增强器件性能。在一个实施例中，第二导电材料903可以掺杂有诸如硼、磷、氯、硫、氧、氮、氟、碳、溴、铟、碘、它们的组合等的掺杂物。此外，第二导电材料903可以在正在形成第二导电材料903时进行原位掺杂，或者可以在形成第二导电材料903之后通过注入工艺进行掺杂。
一旦第二接触开口603被填充和/或过填充，就可以去除第二接触开口603外部的过量第二衬垫701、第二阻挡层901、第二晶种层和第二导电材料903，以平面化第二衬垫701、第二阻挡层901、第二晶种层和第二导电材料903。可通过诸如化学机械抛光(CMP)的平面化工艺执行平面化，尽管还可以使用任何适当的去除工艺。
通过在第二接触开口603内形成第二衬垫701并使得第二衬垫701在至少一些处理期间存在，第二衬垫701可以吸收可在例如第二接触开口603的第二预清洁期间发生的损伤。通过防止这种损伤，第二衬垫701还可以防止第二接触开口603加宽超出它们期望的临界尺寸。因此，可以更加可靠地形成第二接触开口603内形成的接触并且具有对它们尺寸的更好控制。
图9B示出了在形成第二阻挡层901和第二导电材料903之前完全去除第二衬垫701的实施例。从图中可以看出，第二阻挡层901对第二接触开口603的侧壁加衬，并且第二导电材料903填充第二接触开口603的剩余部分。通过去除第二衬垫701，可以去除来自各种清洁的损伤而不会留下损伤的结构。
根据实施例，提供了一种用于制造半导体器件的方法，包括：在衬底之上形成介电层，以及穿过介电层形成开口，开口包括底部和侧壁。沿着开口的侧壁和开口的底部形成衬垫，并且沿着开口的底部去除衬垫的一部分，从而露出衬底的一部分。沿着侧壁来清洁衬垫的衬底，并且利用导电材料填充开口。
根据又一实施例，提供了一种用于制造半导体器件的方法，包括：在第一介电层中形成第一开口，以露出衬底的一部分；以及利用第一衬垫对第一开口加衬。在第一衬垫中形成第二开口，以露出衬底的一部分，并且清洁衬底的该部分。穿过第二开口，沿着衬底的一部分的表面形成硅化物，并且在第一开口和第二开口中形成第一导电材料，第一导电材料与硅化物接触。
根据又一实施例，提供了包括处于衬底上方的第一层间电介质的半导体器件。衬底包括硅化物区域和源极/漏极区域，硅化物区域具有大于源极/漏极区域的离子浓度。第一接触延伸穿过第一层间电介质以与硅化物区域进行物理接触，第一接触包括阻挡层和第一导电材料。第一衬垫沿着第一接触的侧壁定位，但不位于第一接触和硅化物区域之间。
尽管已经详细描述了本发明的实施例及其优点，氮应该理解，在不背离实施例的精神和范围的情况下，可以进行各种改变、替换和修改。例如，可以从最终产品中去除衬垫或者留在最终产品中。此外，衬垫可以用作或不用作在衬底内形成注入区域的注入掩模。
此外，本申请的范围不限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。本领域的技术人员可以容易地从实施例的公开中理解，根据实施例可以利用现有或稍后开发的执行与本文所描述对应实施例基本相同的功能或实现基本相同结果的工艺、机器、制造、物质组成、装置、方法和步骤。因此，所附权利要求用于在它们的范围内包括这些工艺、机器、制造、物质组成、装置、方法和步骤。

Claims (10)

1.一种用于制造半导体器件的方法，所述方法包括：
在衬底之上形成介电层；
穿过所述介电层形成开口，所述开口包括底部和侧壁；
沿着所述开口的侧壁和所述开口的底部形成衬垫；
沿着所述开口的底部去除所述衬垫的一部分，从而露出所述衬底的一部分；
沿着所述侧壁来清洁具有所述衬垫的所述衬底；以及
利用导电材料填充所述开口。
2.根据权利要求1所述的方法，还包括：沿着所述衬底的表面形成硅化物，形成所述硅化物的步骤发生在去除所述衬垫的所述一部分之后以及利用导电材料填充所述开口之前。
3.根据权利要求1所述的方法，还包括：在形成所述开口之后以及在清洁所述衬底之前，在所述衬底内形成注入区域。
4.根据权利要求3所述的方法，其中，在形成所述衬垫之后以及在去除所述衬垫的所述一部分之前执行形成所述注入区域的步骤。
5.根据权利要求3所述的方法，其中，在去除所述衬垫的所述一部分之后执行形成所述注入区域的步骤。
6.根据权利要求3所述的方法，其中，形成所述注入区域的步骤仅穿过所述衬垫将离子注入所述衬底。
7.根据权利要求3所述的方法，其中，形成所述注入区域的步骤穿过所述衬垫和蚀刻停止层注入离子。
8.根据权利要求1所述的方法，其中，在利用所述导电材料填充所述开口之前，从所述侧壁去除所述衬垫。
9.一种用于制造半导体器件的方法，所述方法包括：
在第一介电层中形成第一开口，以露出衬底的一部分；
利用第一衬垫对所述第一开口加衬；
在所述第一衬垫中形成第二开口，以露出所述衬底的所述一部分；
清洁所述衬底的所述一部分；
穿过所述第二开口，沿着所述衬底的所述一部分的表面形成硅化物；以及
在所述第一开口和所述第二开口中形成第一导电材料，所述第一导电材料与所述硅化物接触。
10.根据权利要求9所述的方法，还包括：将离子注入所述衬底，其中，在利用所述第一衬垫对所述第一开口加衬之后以及在形成所述第二开口之前执行将离子注入所述衬底的步骤。
CN201210048831.7A 2011-08-31 2012-02-28 半导体器件及其形成方法 Active CN102969233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/222,502 US9252019B2 (en) 2011-08-31 2011-08-31 Semiconductor device and method for forming the same
US13/222,502 2011-08-31

Publications (2)

Publication Number Publication Date
CN102969233A true CN102969233A (zh) 2013-03-13
CN102969233B CN102969233B (zh) 2016-01-20

Family

ID=47742485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048831.7A Active CN102969233B (zh) 2011-08-31 2012-02-28 半导体器件及其形成方法

Country Status (3)

Country Link
US (2) US9252019B2 (zh)
KR (1) KR101312182B1 (zh)
CN (1) CN102969233B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158931A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108122849A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 用于在开口中形成金属层的方法及其形成装置
CN108122827A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 集成电路及其形成方法
CN109904073A (zh) * 2017-12-07 2019-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111261705A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN111613573A (zh) * 2019-02-26 2020-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法
US10804149B2 (en) 2016-11-29 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
CN112736032A (zh) * 2015-11-20 2021-04-30 格罗方德半导体公司 用于不具有钛衬垫的mol互连的装置
CN112736032B (zh) * 2015-11-20 2024-05-24 格罗方德半导体公司 用于不具有钛衬垫的mol互连的装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214289A1 (en) * 2012-02-16 2013-08-22 Texas Instruments Incorporated Short-Resistant Metal-Gate MOS Transistor and Method of Forming the Transistor
US9105570B2 (en) 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
US8785283B2 (en) * 2012-12-05 2014-07-22 United Microelectronics Corp. Method for forming semiconductor structure having metal connection
US9337083B2 (en) * 2013-03-10 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer metal contacts
US20150187945A1 (en) * 2014-01-02 2015-07-02 Globalfoundries Inc. Salicide protection during contact metallization and resulting semiconductor structures
US9111907B2 (en) * 2014-01-02 2015-08-18 Globalfoundries Inc. Silicide protection during contact metallization and resulting semiconductor structures
US9318384B2 (en) * 2014-03-24 2016-04-19 International Business Machines Corporation Dielectric liner for a self-aligned contact via structure
US9887129B2 (en) * 2014-09-04 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with contact plug
US9502303B2 (en) * 2015-04-09 2016-11-22 United Microelectronics Corp. Method for manufacturing semiconductor device with a barrier layer having overhung portions
KR102290538B1 (ko) 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9721896B2 (en) * 2015-09-11 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US10304773B2 (en) * 2015-10-21 2019-05-28 International Business Machines Corporation Low resistance contact structures including a copper fill for trench structures
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10164111B2 (en) 2016-08-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
CN108091570B (zh) * 2016-11-23 2020-09-04 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10163643B2 (en) * 2016-12-14 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device using titanium-containing layer and device formed
CN110168698B (zh) * 2016-12-22 2024-03-22 应用材料公司 用于保形密封电介质封闭而无对底层结构材料的直接RF暴露的SiBN膜
WO2019066830A1 (en) 2017-09-28 2019-04-04 Intel Corporation FILLING OPENINGS BY COMBINING FLUID AND NON-FLUID PROCESSES
US10950728B2 (en) * 2017-11-16 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with isolation layer and method for forming the same
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
US11018053B2 (en) * 2018-06-29 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with material modification and low resistance plug
FR3086462A1 (fr) * 2018-09-21 2020-03-27 Stmicroelectronics (Crolles 2) Sas Procede de fabrication d'un composant electronique
US11094795B2 (en) 2018-11-20 2021-08-17 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US10971399B2 (en) * 2019-01-21 2021-04-06 International Business Machines Corporation Oxygen-free replacement liner for improved transistor performance
US20210057273A1 (en) 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
US11935941B2 (en) * 2020-08-14 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing thereof
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
US11532559B2 (en) * 2021-02-25 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for making the semiconductor device
KR20230146326A (ko) * 2022-04-12 2023-10-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US20040056281A1 (en) * 2002-09-24 2004-03-25 Seung-Mok Shin Method for forming a self-aligned contact of a semiconductor device and method for manufacturing a semiconductor device using the same
US20050124128A1 (en) * 2003-12-08 2005-06-09 Kim Hag D. Methods for manufacturing semiconductor device
US20060166494A1 (en) * 2005-01-21 2006-07-27 Lee Seong-Soo Method of manufacturing a semiconductor device that includes a contact plug
US20070152334A1 (en) * 2005-12-29 2007-07-05 Han-Choon Lee Semiconductor device and manufacturing method
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层
CN102044424A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 包括金属硅化物层的半导体器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323519B1 (en) * 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
JP2002026313A (ja) * 2000-07-06 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20070042580A1 (en) 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
KR100470722B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
KR100467021B1 (ko) * 2002-08-20 2005-01-24 삼성전자주식회사 반도체 소자의 콘택 구조체 및 그 제조방법
KR100513801B1 (ko) * 2003-07-24 2005-09-13 주식회사 하이닉스반도체 갭필을 위한 유동성 절연막을 구비하는 반도체 소자의제조 방법
DE10335100B4 (de) * 2003-07-31 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
US20050186722A1 (en) 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US7190033B2 (en) 2004-04-15 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of manufacture
KR20060074127A (ko) 2004-12-27 2006-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7348283B2 (en) 2004-12-27 2008-03-25 Intel Corporation Mechanically robust dielectric film and stack
KR100607194B1 (ko) * 2004-12-29 2006-08-01 삼성전자주식회사 트랜지스터의 전기 노드들 및 그의 형성방법들
KR100567073B1 (ko) * 2004-12-29 2006-04-04 주식회사 하이닉스반도체 피모스펫 제조방법
US7220668B2 (en) * 2005-06-28 2007-05-22 Intel Corporation Method of patterning a porous dielectric material
US7524777B2 (en) 2006-12-14 2009-04-28 Texas Instruments Incorporated Method for manufacturing an isolation structure using an energy beam treatment
WO2009016438A1 (en) 2007-07-27 2009-02-05 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and semiconductor device
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
JP2010171081A (ja) 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
DE102009031113B4 (de) 2009-06-30 2011-04-14 Globalfoundries Dresden Module One Llc & Co. Kg Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
KR20110023001A (ko) 2009-08-28 2011-03-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8377786B2 (en) * 2011-02-03 2013-02-19 GlobalFoundries, Inc. Methods for fabricating semiconductor devices
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8492217B2 (en) * 2011-09-20 2013-07-23 Globalfoundries Inc. Methods of forming conductive contacts with reduced dimensions
US8772102B2 (en) 2012-04-25 2014-07-08 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device formed using replacement gate techniques
US9105570B2 (en) 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US20040056281A1 (en) * 2002-09-24 2004-03-25 Seung-Mok Shin Method for forming a self-aligned contact of a semiconductor device and method for manufacturing a semiconductor device using the same
US20050124128A1 (en) * 2003-12-08 2005-06-09 Kim Hag D. Methods for manufacturing semiconductor device
US20060166494A1 (en) * 2005-01-21 2006-07-27 Lee Seong-Soo Method of manufacturing a semiconductor device that includes a contact plug
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层
US20070152334A1 (en) * 2005-12-29 2007-07-05 Han-Choon Lee Semiconductor device and manufacturing method
CN102044424A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 包括金属硅化物层的半导体器件及其制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158931B (zh) * 2015-05-15 2019-12-03 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN106158931A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN112736032B (zh) * 2015-11-20 2024-05-24 格罗方德半导体公司 用于不具有钛衬垫的mol互连的装置
CN112736032A (zh) * 2015-11-20 2021-04-30 格罗方德半导体公司 用于不具有钛衬垫的mol互连的装置
CN108122827B (zh) * 2016-11-29 2021-04-06 台湾积体电路制造股份有限公司 集成电路及其形成方法
CN108122849B (zh) * 2016-11-29 2021-06-08 台湾积体电路制造股份有限公司 用于在开口中形成金属层的方法及其形成装置
CN108122849A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 用于在开口中形成金属层的方法及其形成装置
US10804149B2 (en) 2016-11-29 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US11532515B2 (en) 2016-11-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
CN108122827A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 集成电路及其形成方法
CN109904073A (zh) * 2017-12-07 2019-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109904073B (zh) * 2017-12-07 2022-07-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI732368B (zh) * 2018-11-30 2021-07-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11114336B2 (en) 2018-11-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN111261705A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN111261705B (zh) * 2018-11-30 2023-03-28 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN111613573B (zh) * 2019-02-26 2023-08-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法
CN111613573A (zh) * 2019-02-26 2020-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法

Also Published As

Publication number Publication date
KR20130024685A (ko) 2013-03-08
CN102969233B (zh) 2016-01-20
US20130049219A1 (en) 2013-02-28
US9653594B2 (en) 2017-05-16
US20160163847A1 (en) 2016-06-09
US9252019B2 (en) 2016-02-02
KR101312182B1 (ko) 2013-09-26

Similar Documents

Publication Publication Date Title
CN102969233B (zh) 半导体器件及其形成方法
KR101656136B1 (ko) 콘택 에칭 정지층을 포함하는 전계 효과 트랜지스터와 그 제조방법
CN101661904B (zh) 半导体元件及其制造方法
US8159038B2 (en) Self aligned silicided contacts
CN102237310B (zh) 集成电路及其制造方法
US8846513B2 (en) Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill
US9595477B2 (en) Semiconductor device including an epitaxy region
CN104916542B (zh) 半导体器件的结构及其制造方法
CN203085558U (zh) 一种栅堆叠结构和半导体器件
CN103077887B (zh) 半导体器件及其制造方法
US9985123B2 (en) Method for fabricating a semiconductor device having gate structure with doped hard mask
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
US20090108415A1 (en) Increasing etch selectivity during the patterning of a contact structure of a semiconductor device
CN103137624A (zh) 高栅极密度器件和方法
US9263392B1 (en) Semiconductor device and method for fabricating the same
CN108878529B (zh) 半导体器件及其制造方法
US8785283B2 (en) Method for forming semiconductor structure having metal connection
CN100449757C (zh) 一种集成电路结构及制造方法
KR20090030239A (ko) 반도체 장치의 제조 방법
JP7021821B2 (ja) 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
US20090108336A1 (en) Method for adjusting the height of a gate electrode in a semiconductor device
US20060286756A1 (en) Semiconductor process and method for reducing parasitic capacitance
US20090142895A1 (en) Method of forming a via
US20090294809A1 (en) Reduction of metal silicide diffusion in a semiconductor device by protecting sidewalls of an active region
TW201423908A (zh) 形成具有金屬連線的半導體結構的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant