CN102569158A - 半导体结构间隔离结构及其形成方法 - Google Patents
半导体结构间隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN102569158A CN102569158A CN2010105932019A CN201010593201A CN102569158A CN 102569158 A CN102569158 A CN 102569158A CN 2010105932019 A CN2010105932019 A CN 2010105932019A CN 201010593201 A CN201010593201 A CN 201010593201A CN 102569158 A CN102569158 A CN 102569158A
- Authority
- CN
- China
- Prior art keywords
- spacer medium
- medium layer
- gap
- semiconductor structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种半导体结构间隔离结构的形成方法，包括：提供衬底，所述衬底表面形成有至少两个半导体结构，相邻半导体结构之间具有间隙；形成覆盖所述间隙底部及侧壁的刻蚀停止层；形成覆盖所述刻蚀停止层的第一隔离介质层；刻蚀所述第一隔离介质层，直至暴露位于所述间隙侧壁的刻蚀停止层，部分保留位于所述间隙底部的第一隔离介质层；在所述第一隔离介质层表面形成填充满所述间隙的第二隔离介质层。本发明还提供利用上述方法所形成的隔离结构。采用本发明所提供的方法所形成的隔离结构中不含有空隙，从而提高隔离效果，进而提高器件的性能。
Description
技术领域
本发明涉及半导体领域，特别涉及半导体结构间隔离结构及其形成方法。
背景技术
在形成半导体集成电路器件的工艺中，惯常的平面制程是在一硅基板表面形成表层下扩散层和半导体结构。一层或多层电介质薄膜沉积在硅基板表面上，电介质层隔离所述各半导体结构，金属配线导体形成在电介质薄膜上或内，使硅基板表面上形成的各种元件互连以制成所希望的集成电路。
随着半导体工艺的不断发展，半导体器件的尺寸越来越小，半导体器件的关键尺寸已经从90nm减小到32nm。随着半导体器件的关键尺寸的减小，半导体结构之间的间隙(gap)也变得越来越小，相应地，填充半导体结构之间的间隙的工艺的复杂度也在增加。
亚常压化学气相沉积技术(SACVD)由于良好的间隙填充能力常被用于填充半导体结构之间的间隙。图1至图2所示为现有的电介质薄膜沉积方法剖面示意图。首先，请参考图1，提供衬底100，所述衬底100表面形成有至少两个半导体结构101，所述半导体结构101表面形成有侧墙结构102，以及相邻半导体结构之间的间隙110；接着参考图2，采用亚常压化学气相沉积技术，以臭氧(O3)和正硅酸乙酯(TEOS)为反应气体，形成覆盖所述侧墙结构102和位于半导体结构101之间的衬底100的隔离介质层103，但是，所形成的隔离介质层103中会形成空隙104。所形成的空隙104会影响隔离效果，从而影响器件的性能，随着工艺尺寸的减小，空隙104对器件性能的影响会越来越显著。
公开号为CN1449575A中公开了更多关于采用亚常压化学气相沉积技术形成填充相邻半导体结构之间间隙的信息。
发明内容
本发明解决的问题是提供一种半导体结构间隔离结构及其形成方法，可以消除隔离结构中的空隙，从而提高器件的性能。
为解决上述问题，本发明提供一种半导体结构间隔离结构形成方法，包括：
提供衬底，所述衬底表面形成有至少两个半导体结构，相邻半导体结构之间具有间隙；
形成覆盖所述间隙侧壁的刻蚀停止层；
在所述间隙底部形成第一隔离介质层；
在所述第一隔离介质层表面形成填充满所述间隙的第二隔离介质层。
优选地，所形成的形成覆盖所述刻蚀停止层的第一隔离介质层的厚度的范围是200-4000埃。
优选地，所述第一隔离介质层的材料是二氧化硅。
优选地，所述第一隔离介质层的形成方法是等离子体增强化学气相沉积法。
优选地，所述刻蚀停止层的材料是氮化硅。
优选地，所述第二隔离介质层的材料是二氧化硅。
优选地，所述第二隔离介质层的形成工艺是亚常压化学气相沉积法。
优选地，形成所述第二隔离介质层的工艺参数为温度350-480℃、气压200-700Torr，反应气体为臭氧与正硅酸乙酯，臭氧与正硅酸乙酯的摩尔比为1-5。
优选地，所述第二隔离介质层在第一隔离介质层表面的沉积速率与在刻蚀停止层表面的沉积速率之比为2∶1至5∶1。
优选地，刻蚀所述第一隔离介质层的工艺是湿法刻蚀、干法刻蚀或者SiCoNi刻蚀中的一种。
优选地，在形成刻蚀停止层和第一隔离介质层之前，在所述相邻导体之间的衬底表面形成金属层，所述间隙暴露所述金属层。
优选地，所述刻蚀停止层还覆盖所述间隙的底部。
相应地，本发明还提供利用上述方法得到的隔离结构，包括：
衬底，位于衬底表面的至少两个半导体结构，相邻半导体结构之间具有间隙；
位于所述间隙侧壁的刻蚀停止层；
位于所述间隙底部的第一隔离介质层；
位于所述第一隔离介质层表面，且填充满所述间隙的第二隔离介质层。
优选地，所述第一隔离介质层与衬底之间具有所述刻蚀停止层。
优选地，所述第一隔离介质层衬底之间具有形成于衬底表面的金属层。
优选地，所述刻蚀停止层的材料是氮化硅。
优选地，所述第二隔离介质层的材料是二氧化硅。
与现有技术相比，本发明所提供的隔离介质层形成方法首先在间隙侧壁形成刻蚀停止层，在间隙的底部形成第一隔离介质层，然后在所述第一个隔离介质层表面形成填充满所述间隙的第二隔离介质层，并利用在第一隔离介质层表面和刻蚀停止层表面的沉积速率选择比，使第二隔离介质层沿间隙底部的沉积速率远大于在间隙侧壁的沉积速率，从而形成均匀填充所述间隙的第二隔离介质层，避免了在第二隔离介质层内形成空隙。
附图说明
图1和图2是现有的半导体结构间隔离结构形成方法剖面示意图。
图3是本发明的一个实施例所提供的半导体结构间隔离结构形成方法的流程示意图。
图4至图8是本发明的一个实施例所提供的半导体结构间隔离结构形成方法剖面示意图。
具体实施方式
由背景技术得知，现有技术所形成的半导体结构间隔离介质层中会产生空隙。请参考图2，在填充间隙时，所填充的隔离介质层沿间隙侧壁和底部的生长速率基本相同，且在间隙侧壁是沿着360度的方向生长，而在底部是沿着一个方向生长，所以随着隔离介质层厚度的增加，间隙的宽度会显著减小，随着间隙的减小，填充的难度也在不断增加，从而产生空隙。所产生的空隙对器件的性能有不利的影响，比如在后续在隔离介质层中形成导电插塞的过程中，容易使金属填充入所述空隙中，导致填入空隙中的金属连通相邻接点，从而造成短路。
本发明的发明人针对上述问题进行研究，发现为了不至于因为高温而使器件的电学性质产生不希望的变化，诸如在临界电压和饱和电流上的变化，采用亚常压化学气相沉积技术形成隔离介质层的工艺温度低于480℃。但是，在低于480℃的温度范围内，亚常压化学气相沉积技术的沉积选择性会增强，也就是说所形成的隔离介质层不再均匀而是变得多孔且粗糙，从而容易在所形成的隔离介质层内形成空隙。
发明人经过进一步的研究，在本发明中提供一种隔离介质层的形成方法。本发明所提供的隔离介质层形成方法包括：提供衬底，所述衬底表面形成有至少两个半导体结构，以及相邻半导体结构之间的间隙；形成覆盖所述间隙侧壁的刻蚀停止层；在所述间隙底部形成第一隔离介质层；在所述第一隔离介质层表面形成填充满所述间隙的第二隔离介质层。
本发明所提供的隔离介质层形成方法首先在间隙侧壁形成刻蚀停止层，在间隙的底部形成第一隔离介质层，然后在所述第一个隔离介质层表面形成填充满所述间隙的第二隔离介质层，并利用在第一隔离介质层表面和刻蚀停止层表面的沉积速率选择比，使第二隔离介质层沿间隙底部的沉积速率远大于在间隙侧壁的沉积速率，从而形成均匀填充所述间隙的第二隔离介质层，避免了在第二隔离介质层内形成空隙。
为了更好地阐明本发明，下文中结合实施例和附图对本发明做进一步的阐述。
图3是本发明所提供隔离介质层形成方法的一个实施例的流程示意图，包括：
步骤S101，提供衬底，所述衬底表面形成有至少两个半导体结构，以及相邻半导体结构之间的间隙。
步骤S102，形成覆盖所述间隙底部及侧壁的刻蚀停止层。
步骤S103，形成覆盖所述刻蚀停止层的第一隔离介质层。
步骤S104，刻蚀所述第一隔离介质层，暴露位于所述间隙侧壁的刻蚀停止层，部分保留位于所述间隙底部的第一隔离介质层。
步骤S105，在所述第一隔离介质层表面形成填充满所述间隙的第二隔离介质层。
请参考图4，提供衬底200，所述衬底200表面形成有至少两个半导体结构210，以及相邻半导体结构之间的间隙220。
需要说明的是，衬底200在本发明的方法之前已经经历了不同步骤的晶片制备制程，以在衬底上形成各种二极管、晶体管、电阻以及其它元件。这是可以通过将掺杂物以本领域技术人员公知的方式加入到纯硅中制成的。半导体结构210也可以以本领域普通技术人员公知的方式形成在衬底的上表面，相邻半导体结构210之间形成有间隙220。在后续的步骤中，该间隙之间必须填充满电绝缘的电介质薄膜，以形成电隔离。
在本实施例中，所述半导体结构210是多晶硅栅，在本发明的其他实施例中，所述半导体结构210也可以是其他半导体结构，比如金属栅。
在本发明的优选实施例中，所述半导体结构210侧壁形成有侧墙201，所述半导体结构210顶部形成有保护介质层202，以在后续工艺中对所述半导体结构210形成保护。具体地说，在后续形成刻蚀停止层的工艺中，所形成的刻蚀停止层会同时沉积在半导体结构210表面，沉积在半导体结构210表面的刻蚀停止层可以在后续去除沉积在半导体结构210表面的第一隔离介质层、第二隔离介质层时发挥刻蚀停止层的作用。所述刻蚀停止层直接形成在半导体结构210表面由于应力较大会在衬底表面造成位错，而侧墙201和保护介质层202形成在半导体结构210和刻蚀停止层之间，避免了直接在半导体结构210上形成刻蚀停止层会产生位错的缺点。
所述侧墙201和保护介质层202的材料是二氧化硅或者是二氧化硅与氮化硅二者的组合。
在本发明的优选实施例中，在形成刻蚀停止层之前，在所述相邻半导体结构210之间的衬底200表面形成金属层205，所述间隙200暴露所述金属层205。所述金属层205用于通过在后续工艺中形成的导电插塞电建立器件间的电连接。
参考图5，形成覆盖所述间隙220底部及侧壁的刻蚀停止层230。
所述刻蚀停止层230与后续形成的第一隔离介质层具有较高的刻蚀选择比。在本实施例中，所述刻蚀停止层230的材料是氮化硅，采用化学气相沉积工艺形成。
所述间隙220底部指的是所述间隙220近邻衬底200的一部分，而不一定与衬底200接触。所形成的刻蚀停止层230的厚度足以在后续形成第二隔离介质层的步骤中，与在第一隔离介质层表面生长第二隔离介质层产生速率比即可。如果刻蚀停止层230的厚度过大，可能在刻蚀停止层230内形成空隙。
在本发明的其他实施例中，可以去除位于间隙220底部的刻蚀停止层230。
参考图6，形成覆盖所述刻蚀停止层230的第一隔离介质层240。
所述第一隔离介质层240的形成方法是等离子体增强化学气相沉积法。所形成的第一隔离介质层240的材料是氧化物，比如二氧化硅或正硅酸乙酯。由于第一隔离介质层240在间隙220侧壁各个方向和底部的沉积速率相似，所以随着所沉积的第一隔离介质层240厚度的增加，间隙的深宽比变大，继续参考图6，在间隙220两侧的生长速率与在底部的生长速率相同，所以深度的减小速度小于宽度的减小速度，造成间隙的深宽比变大。第一隔离介质层240内部可能形成空隙203，但是由沉积工艺的特点决定，所形成的空隙203位于间隙的中间比较靠近空隙203顶部的部位，并且含有空隙203的部分会在后续刻蚀工艺中被刻蚀去除，亦即所形成的空隙203会被去除，从而不会对填充结构产生影响。
通过控制第一隔离介质层240的沉积时间控制第一隔离介质层240的厚度，以满足在后续刻蚀工艺中，位于间隙220侧壁的第一隔离介质层240被去除，而位于间隙220底部的第一隔离介质层240被部分保留，以在后续形成第二隔离介质层时，侧壁和底部沉积速率不相同。在本实施例中，所形成的第一隔离介质层的厚度的范围是200-4000埃。
参考图7，刻蚀所述第一隔离介质层240，暴露位于所述间隙220侧壁的刻蚀停止层230，部分保留位于所述间隙220底部的第一隔离介质层240。
所述刻蚀工艺具有比较高的刻蚀选择比，以使所述刻蚀停止在侧壁的刻蚀停止层。刻蚀后只需要在间隙220底部保留第一隔离介质层240，以在后续形成第二隔离介质层250的工艺中产生沉积速率比，即在间隙220底部的沉积速率大于在间隙220侧壁的沉积速率，而对所保留的第一隔离介质层240的厚度没有特别要求，而在沉积第一隔离介质层240的过程中，在沉积厚度比较小时，所形成的第一隔离介质层240比较均匀，不易形成空隙，所以在上述刻蚀步骤中，可以通过控制所保留的第一隔离介质层240的厚度实现去除第一隔离介质层240内的空隙203的目的。
刻蚀所述第一隔离介质层的工艺可以选择湿法刻蚀、干法刻蚀或者SiCoNi刻蚀中的一种。
参考图8，在所述第一隔离介质层240表面形成填充满所述间隙220的第二隔离介质层250。
在本实施例中，所述第二隔离介质层的形成工艺是亚常压化学气相沉积法。具体地，形成所述第二隔离介质层的工艺参数为温度350-480℃、气压200-700Torr，反应气体为臭氧与正硅酸乙酯，臭氧与正硅酸乙酯的摩尔比为1-5。臭氧与正硅酸乙酯反应生成二氧化硅，可以通过调节臭氧与正硅酸乙酯的摩尔比来调节在间隙200底部第一隔离介质层240表面和侧壁刻蚀停止层230表面沉积第二隔离介质层250的沉积速率比。在本发明的实施例中，所述第二隔离介质层在第一隔离介质层240表面的沉积速率与在刻蚀停止层230的沉积速率之比为2∶1至5∶1。
因为第二隔离介质层250在间隙220底部第一隔离介质层240表面沉积速率远大于在侧壁刻蚀停止层230表面沉积表面沉积速率，所以所述第二隔离介质层250基本是从间隙底部逐步生长填充满所述间隙220，在整个填充的过程中，间隙220的宽度不会有明显的减小，所以第二隔离介质层250结构均匀，不会形成空隙，从而实现良好的填充效果。
此外，还是由于沉积第二隔离介质层250的沉积速率比，所形成的第二隔离介质层250背向衬底的表面不平坦，在与第一隔离介质层240相对应位置比较高，所以可以在后续步骤中通过平坦化处理得到平坦的表面。
相应地，本发明还提供利用上述方法所形成的隔离结构。继续参考图8，本发明所形成的隔离结构包括：
衬底200，位于衬底200的表面的至少两个半导体结构210，相邻半导体结构之间具有间隙；
位于所述间隙侧壁的刻蚀停止层230；
位于所述间隙底部的第一隔离介质层240；
位于所述第一隔离介质层240表面，且填充满所述间隙的第二隔离介质层250。
具体的，所述第一隔离介质层240的材料是二氧化硅或正硅酸乙酯。
优选地，所述刻蚀停止层230的材料是氮化硅。
优选地，所述第二隔离介质层250的材料是二氧化硅。
优选地，所述第一隔离介质层与衬底之间具有所述刻蚀停止层。
优选地，所述第一隔离介质层衬底之间具有形成于衬底表面的金属层。
本发明所提供的隔离介质层形成方法首先在间隙侧壁形成刻蚀停止层，在间隙的底部形成第一隔离介质层，然后在所述第一个隔离介质层表面形成填充满所述间隙的第二隔离介质层，并利用在第一隔离介质层表面和刻蚀停止层表面的沉积速率选择比，使第二隔离介质层沿间隙底部的沉积速率远大于在间隙侧壁的沉积速率，从而形成均匀填充所述间隙的第二隔离介质层，避免了在第二隔离介质层内形成空隙。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种半导体结构间隔离结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有至少两个半导体结构，相邻半导体结构之间具有间隙；
形成覆盖所述间隙侧壁的刻蚀停止层；
在所述间隙底部形成第一隔离介质层；
在所述第一隔离介质层表面形成填充满所述间隙的第二隔离介质层。
2.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所形成的覆盖所述刻蚀停止层的第一隔离介质层的厚度的范围是200-4000埃。
3.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述第一隔离介质层的材料是氧化物。
4.依据权利要求3的半导体结构间隔离结构形成方法，其特征在于，所述第一隔离介质层的形成方法是等离子体增强化学气相沉积法。
5.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述刻蚀停止层的材料是氮化硅。
6.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述第二隔离介质层的材料是二氧化硅。
7.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述第二隔离介质层的形成工艺是亚常压化学气相沉积法。
8.依据权利要求7的半导体结构间隔离结构形成方法，其特征在于，形成所述第二隔离介质层的工艺参数为温度350-480℃，气压200-700Torr，反应气体为臭氧与正硅酸乙酯，臭氧与正硅酸乙酯的摩尔比为1-5。
9.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述第二隔离介质层在第一隔离介质层表面的沉积速率与在刻蚀停止层表面的沉积速率之比为2∶1至5∶1。
10.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，刻蚀所述第一隔离介质层的工艺是湿法刻蚀、干法刻蚀或者SiCoNi刻蚀中的一种。
11.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，在形成刻蚀停止层和第一隔离介质层之前，在所述相邻导体之间的衬底表面形成金属层，所述间隙暴露所述金属层。
12.依据权利要求1的半导体结构间隔离结构形成方法，其特征在于，所述刻蚀停止层还覆盖所述间隙的底部。
13.一种隔离结构，其特征在于，包括：
衬底，位于衬底表面的至少两个半导体结构，相邻半导体结构之间具有间隙；
位于所述间隙侧壁的刻蚀停止层；
位于所述间隙底部的第一隔离介质层；
位于所述第一隔离介质层表面，且填充满所述间隙的第二隔离介质层。
14.依据权利要求13的隔离结构，其特征在于，所述第一隔离介质层与衬底之间具有所述刻蚀停止层。
15.依据权利要求13的隔离结构，其特征在于，所述第一隔离介质层衬底之间具有形成于衬底表面的金属层。
16.依据权利要求13的隔离结构，其特征在于，所述刻蚀停止层的材料是氮化硅。
17.依据权利要求13的隔离结构，其特征在于，所述第一隔离介质层的材料是二氧化硅。
18.依据权利要求13的隔离结构，其特征在于，所述第二隔离介质层的材料是二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105932019A CN102569158A (zh) | 2010-12-16 | 2010-12-16 | 半导体结构间隔离结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105932019A CN102569158A (zh) | 2010-12-16 | 2010-12-16 | 半导体结构间隔离结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569158A true CN102569158A (zh) | 2012-07-11 |
Family
ID=46414239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105932019A Pending CN102569158A (zh) | 2010-12-16 | 2010-12-16 | 半导体结构间隔离结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569158A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
| CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204161B1 (en) * | 1998-10-17 | 2001-03-20 | Samsung Electronics, Co., Ltd. | Self aligned contact pad in a semiconductor device and method for forming the same |
| US20030077917A1 (en) * | 2001-10-22 | 2003-04-24 | Ping-Wei Lin | Method of fabricating a void-free barrier layer |
| US20050159015A1 (en) * | 2004-01-16 | 2005-07-21 | Sharp Kabushiki Kaisha | Method for forming interlayer insulation film |
| CN101755333A (zh) * | 2007-06-29 | 2010-06-23 | 先进微装置公司 | 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术 |
-
2010
- 2010-12-16 CN CN2010105932019A patent/CN102569158A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204161B1 (en) * | 1998-10-17 | 2001-03-20 | Samsung Electronics, Co., Ltd. | Self aligned contact pad in a semiconductor device and method for forming the same |
| US20030077917A1 (en) * | 2001-10-22 | 2003-04-24 | Ping-Wei Lin | Method of fabricating a void-free barrier layer |
| US20050159015A1 (en) * | 2004-01-16 | 2005-07-21 | Sharp Kabushiki Kaisha | Method for forming interlayer insulation film |
| CN101755333A (zh) * | 2007-06-29 | 2010-06-23 | 先进微装置公司 | 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
| CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
| CN110867408B (zh) * | 2018-08-28 | 2022-03-04 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110313061B (zh) | 三维存储器设备的接合开口结构及其形成方法 | |
| US10916468B2 (en) | Semiconductor device with buried local interconnects | |
| CN108933084A (zh) | 用于纳米片装置的取代金属栅极图案化 | |
| US8304322B2 (en) | Methods of filling isolation trenches for semiconductor devices and resulting structures | |
| CN208819860U (zh) | 浅沟槽隔离结构和半导体器件 | |
| US10242880B2 (en) | Method of wet etching and method of fabricating semiconductor device using the same | |
| KR101203178B1 (ko) | 조밀 간격의 라인들을 포함하는 구조체 위에 향상된 신뢰성을 갖는 인터레이어 절연 물질을 형성하는 방법 | |
| CN112909005B (zh) | 一种三维存储器及其制备方法 | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| KR20040050971A (ko) | 반도체 소자를 제조하기 위한 갭 필 방법 | |
| US6486038B1 (en) | Method for and device having STI using partial etch trench bottom liner | |
| CN102569158A (zh) | 半导体结构间隔离结构及其形成方法 | |
| KR20000015161A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN1610058A (zh) | 绝缘膜上硅（soi）晶片上接触区的制造方法 | |
| CN116249350A (zh) | 半导体结构及其制作方法、存储器装置、存储器系统 | |
| CN101599454A (zh) | 半导体元件隔离结构及其形成方法 | |
| CN108470709A (zh) | 浅沟槽绝缘结构的制造方法 | |
| US6342432B1 (en) | Shallow trench isolation formation without planarization mask | |
| CN113571523A (zh) | 三维存储器及其制备方法 | |
| CN104425277B (zh) | 晶体管的形成方法 | |
| CN110880475B (zh) | 空气隙形成方法 | |
| CA2285627A1 (en) | Method for producing planar trenches | |
| CN102569049B (zh) | 一种金属栅极的制作方法 | |
| US7972921B2 (en) | Integrated circuit isolation system | |
| US6861333B2 (en) | Method of reducing trench aspect ratio |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |