CN101599454A - 半导体元件隔离结构及其形成方法 - Google Patents

Abstract

本发明公开了一种半导体元件隔离结构及其形成方法。一种半导体元件隔离结构的形成方法，首先，提供基底，基底具有至少一浅沟槽隔离结构。接着，进行金属硅化工艺，金属硅化工艺会于浅沟槽隔离结构表面形成凹陷。之后，形成覆盖层覆盖基底并填入凹陷，接着，进行蚀刻工艺，以去除位于凹陷外的覆盖层，最后，形成接触窗蚀刻停止层覆盖基底并填满凹陷。因预先用覆盖层填补凹陷，使覆盖于基底上与填充于凹陷中的接触窗蚀刻停止层不产生隙缝或孔洞。

Description

半导体元件隔离结构及其形成方法

技术领域

本发明涉及一种半导体元件隔离结构，尤指一种半导体元件隔离结构的形成方法，用以避免接触窗蚀刻停止层中产生隙缝，因而可防止后续形成的接触插塞短路。

背景技术

传统用于隔离半导体元件的场氧化层(field oxide，FOX)结构是由区域硅氧化法(local oxidation of silicon，LOCOS)来形成，但利用区域硅氧化法的隔离技术所形成的隔离结构具有场氧化层的水平成长、场掺杂离子的水平扩散、小尺寸场氧化层的薄化效应、以及鸟嘴侵蚀等的缺点，因而发展出浅沟槽隔离结构(shallow trench isolation structure，STI structure)，以适用于深亚微米集成电路的制造。浅沟槽隔离结构是先在半导体基底中形成沟槽，再填入绝缘材料并平坦化来制作用以隔离的绝缘区域，所以不会有区域硅氧化法特有的鸟嘴现象发生，并且具有小尺寸隔离线宽、明确的有源区划分、均匀的隔离区深度、尺寸可调整(scalable)，以及绝佳的隔离区平坦架构等的优点，因此成为目前较为理想的隔离技术，而被广泛的运用在0.25微米技术的集成电路制造上。

请参考图1与图2，图1为已知半导体元件，例如动态随机存取存储器(DRAM)，布局的上视示意图，图2为图1中沿AA’切线的半导体元件隔离结构的剖面示意图。如图1所示，于形成存储单元(memory cell)的各晶体管时，基底100上会先形成至少一浅沟槽隔离结构102，以定义出多个有源区104，并且各个有源区104均是通过浅沟槽隔离结构102来隔离其他邻近的有源区104。然后形成多个栅极结构106横跨于各有源区104与浅沟槽隔离结构102上，再于各栅极结构106的周围侧壁形成间隙壁(spacer)108。之后，进行自对准金属硅化(self-aligned silicide，salicide)工艺，以形成相对应的金属硅化物层(silicide layer)于各栅极结构106与各有源区104上。

然而，于已知制造半导体元件的过程中，会进行多次的蚀刻及清洗工艺，例如：为了移除各晶体管的顶盖层与硬掩模层所进行的蚀刻工艺、间隙壁形成的蚀刻与其后所进行的清洗工艺、有源区中的源极/漏极形成之后所进行的清洗工艺、金属硅化物层形成之前所进行的预清洗工艺、以及最后移除未反应完全的金属层的蚀刻工艺等。而在进行这些蚀刻工艺与清洗工艺时，往往会对裸露的浅沟槽隔离结构102造成伤害，并于各栅极结构106间的浅沟槽隔离结构102的表面产生凹陷(recess)110，如图2所示，其深度可达数百埃(angstrom，)以上。由于该清洗工艺及各向同性蚀刻工艺对浅沟槽隔离结构102会产生深且侧向的侵蚀，更容易造成凹陷110的扩大，其中又以形成金属硅化物层之前所进行的预清洗工艺与形成金属硅化物层于有源区104上之后的蚀刻工艺所造成的影响最大。此凹陷110的扩大甚至延伸至间隙壁108下方，更严重者甚至延伸至栅极结构106下方，进而导致元件漏电流。

另外，由于元件尺度微缩以提升金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)特性表现的方式也正遭遇到光刻工艺技术瓶颈、昂贵花费等因素的影响，故现行半导体工艺也大量利用应变硅沟道(strained-Si channel)技术，例如具有压缩/伸张应力的接触窗蚀刻停止层(contact etch stop layer，CESL)，来提升载流子迁移率进而改善元件的驱动电流。请参考图3，图3为于图2的半导体元件隔离结构上形成接触窗蚀刻停止层的剖面示意图。如图3所示，于后续形成接触窗蚀刻停止层112的工艺中，由于浅沟槽隔离结构102的表面存在凹陷110，并且各栅极结构106之间过于密集，使得用于沉积接触窗蚀刻停止层112的化学气相沉积法容易产生突悬(overhang)，所以覆盖于基底100上且同时填入凹陷110中的接触窗蚀刻停止层112不仅会于凹陷110的阔口位置产生突悬，甚至突悬的部分会接合在一起而产生隙缝(seam)或孔洞(void)114。

接着，于后续工艺中，接触窗蚀刻停止层上会覆盖一层间介电层(inter-layer dielectric layer，ILD layer)，然后于各晶体管的栅极电极、源极/漏极掺杂区上分别形成相对应的接触窗，再填入钨金属而形成钨接触插塞(contact plug)。由于浅沟槽隔离结构上的接触窗蚀刻停止层具有隙缝或孔洞，再加上在进行钨的化学气相沉积时，钨金属的填洞能力很强，因此于形成钨接触插塞的过程中，钨金属亦会填入接触窗蚀刻停止层的隙缝或孔洞，以至于两相邻的钨接触插塞产生桥接现象，互相短路，造成集成电路无法正常运作。

发明内容

本发明的主要目的之一在于提供一种半导体元件隔离结构的形成方法与其形成的半导体元件隔离结构，以避免因接触窗蚀刻停止层产生隙缝而所造成相邻的接触插塞短路的现象。

根据本发明，提供一种半导体元件隔离结构的形成方法，其包含有下列步骤：首先，提供基底，该基底中具有至少一浅沟槽隔离结构。接着，进行金属硅化工艺，且该金属硅化工艺会于该浅沟槽隔离结构表面形成凹陷。之后，形成覆盖层覆盖该基底并填入该凹陷，接着进行蚀刻工艺，以去除位于该凹陷外的该覆盖层，最后，形成接触窗蚀刻停止层覆盖该基底并填满该凹陷。

根据本发明，提供一种半导体元件隔离结构，其包含有基底、至少一位于该基底中的浅沟槽隔离结构、至少二栅极结构设置于该浅沟槽隔离结构表面、覆盖层、以及接触窗蚀刻停止层。其中该栅极结构间的该浅沟槽隔离结构的表面具有凹陷。该栅极结构的周围侧壁均具有间隙壁，且该凹陷具有延伸部位于该间隙壁下方。该覆盖层填充在该凹陷的该延伸部中，且该接触窗蚀刻停止层覆盖该栅极结构与该浅沟槽隔离结构并填满该凹陷。

本发明的半导体元件隔离结构的形成方法是在完成金属硅化工艺之后提供覆盖层，以填补任意两个栅极结构间的浅沟槽隔离结构的凹陷，使后续形成的接触窗蚀刻停止层得以提高其阶梯覆盖率(step coverage)而能完整覆盖基底且填满凹陷，而不具有隙缝与孔洞。因此，本发明的半导体元件隔离结构可有效防止相邻的接触插塞产生桥接的现象。

附图说明

图1为已知半导体元件布局的上视示意图。

图2为图1中沿AA’线的剖面示意图。

图3为于图2的结构上形成接触窗蚀刻停止层的剖面示意图。

图4为本发明一优选实施例的半导体元件布局的上视示意图。

图5至图9为本发明一优选实施例沿着图4中BB’线的半导体元件隔离结构的形成方法示意图。

附图标记说明

100基底                102浅沟槽隔离结构

104有源区              106栅极结构

108间隙壁              110凹陷

112接触窗蚀刻停止层    114孔洞

200基底                202浅沟槽隔离结构

204栅极结构            206有源区

208间隙壁              210金属硅化物层

212凹陷                213延伸部

214覆盖层              216接触窗蚀刻停止层

218层间介电层

具体实施方式

请参考图4至图9，图4为本发明一优选实施例的半导体元件，例如动态随机存取存储器(DRAM)的存储单元(memory cell)，布局的上视示意图，图5至图9为本发明一优选实施例沿着图4中BB’线的半导体元件隔离结构的形成方法示意图。如图4与图5所示，首先，提供基底200，例如硅晶片或硅覆绝缘基底等。基底200包含有至少一浅沟槽隔离结构202以及多条设置于浅沟槽隔离结构202与基底200上的栅极结构204，其中浅沟槽隔离结构202定义出多个有源区206，并且浅沟槽隔离结构202是用来隔离各有源区206。另外，各栅极结构204的周围侧壁分别形成有间隙壁208。浅沟槽隔离结构202、栅极结构204与间隙壁208的形成方法为本领域技术人员所熟知，故于此不再赘述。

接着，进行自对准金属硅化(salicide)工艺，以于栅极结构204上形成金属硅化物层210或于未被栅极结构204与间隙壁208覆盖的有源区206上形成相对应的金属硅化物层(图未示)。其中，自对准金属硅化工艺包含有针对基底200表面进行预清洗工艺，然后于基底200上沉积金属层以及遮盖层(图未示)并进行快速热退火工艺(rapid thermal annealing，RTA)以形成金属硅化物层210，再利用蚀刻工艺移除遮盖层以及未反应的金属层。

如图5所示，值得注意的是，在形成浅沟槽隔离结构202之后到形成金属硅化物层210的过程中，所进行的诸如移除各晶体管的顶盖层与硬掩模层所进行的蚀刻工艺、间隙壁208形成的蚀刻与其后所进行的清洗工艺、有源区206中的源极/漏极形成之后所进行的清洗工艺、金属硅化物层210形成之前所进行的预清洗工艺、以及最后移除未反应完全的金属层的蚀刻工艺等皆可能会对裸露的浅沟槽隔离结构202造成伤害，使未被各栅极结构204与各间隙壁208覆盖的浅沟槽隔离结构202的表面形成多个凹陷212。特别是，对浅沟槽隔离结构202的效能影响较巨者为形成金属硅化物层210之前的预清洗工艺以及去除栅极结构204或有源区206上未反应完全的金属层的蚀刻工艺。而且，形成于任意两个相邻栅极结构204间的浅沟槽隔离结构202中的凹陷212具有延伸部213位于间隙壁208下方，使间隙壁208底侧产生底切(undercut)的情况。

如图6所示，接下来，进行沉积工艺，例如：化学气相沉积(chemical vapordeposition，CVD)工艺，以形成覆盖层(cap film)214覆盖基底200，且同时于凹陷212表面形成覆盖层214，用以填补位于间隙壁208下方的凹陷212，尤其是实质填补凹陷212的延伸部213，以修整凹陷212表面轮廓，进而避免于后续填充凹陷212的过程中产生隙缝与孔洞。其中，覆盖层214的材料可为氧化物，例如：氧化硅(SiO₂)，或氮化物，例如：氮化硅，等的绝缘材料为主，但覆盖层214的材料仍可依据实际需求或工艺效率而定。此外，覆盖层214可另包含有氧化层，作为后续蚀刻工艺的蚀刻停止层，亦即于形成覆盖层214的主材料层之前，例如氮化物，本优选实施例可先形成氧化层覆盖于基底200上，然后再形成覆盖层214的主材料层，以避免于后续蚀刻工艺中，为了移除凹陷212外的覆盖层214的主材料层，而伤害到栅极结构204或有源区206上的金属硅化物层210。此外，覆盖层214亦可为多层结构，由多个氧化物层、氮化物层或上述的组合所构成。

然后，如图7所示，进行蚀刻工艺，以去除位于凹陷212外的覆盖层214，亦即仅有部分的覆盖层214在蚀刻工艺后余留于凹陷212内，用以填补位于间隙壁208下方的凹陷212的延伸部213并修整凹陷212表面轮廓。此蚀刻工艺可为各向异性蚀刻工艺，例如：等离子体蚀刻，使位于凹陷212的侧壁具有较多覆盖层214的残留，以有助于后续沉积工艺的进行。值得注意的是，根据不同的蚀刻条件，剩余的覆盖层214可不只位于凹陷212的延伸部213与凹陷212的侧壁，其另可有部分的残余覆盖层214位于凹陷212的底部，如图8所示，且以覆盖层214可填补整个凹陷212内的延伸部213与底部为较佳。此外，于此蚀刻工艺之后，可选择性进行等离子体清洗与溶液清洗，用以清除基底200上的污染物。

最后，如图9所示，进行非现场(ex-situ)的沉积工艺，例如：化学气相沉积工艺，以形成接触窗蚀刻停止层(contact etch stop layer，CESL)216覆盖基底200且沿着覆盖层214填满凹陷212，其中非现场为在不同机台中进行，亦即形成覆盖层214与形成接触窗蚀刻停止层216是在不同机台中进行。值得注意的是，由于在形成接触窗蚀刻停止层216之前，本优选实施例是先在凹陷212的侧壁、延伸部213或底部填补覆盖层214来修整凹陷212表面轮廓，故可使接续填入凹陷212的接触窗蚀刻停止层216不至于产生孔洞或隙缝的情况，因而能有效避免后续工艺中钨金属填入接触窗蚀刻停止层216的隙缝或孔洞，导致相邻的接触插塞产生桥接现象。由于接触窗蚀刻停止层216同时具有蚀刻停止层的功用与提供晶体管沟道区(channel)受应力影响的功用，因此其材料以可作为蚀刻停止层与具有可提供压缩/伸张应力的特性为主，例如本实施例的接触窗蚀刻停止层216是以氮化硅为例，但不限于此。接着，可选择性进行熟化工艺，例如：采用紫外光照射工艺或快速热工艺等方式实施，使接触窗蚀刻停止层216能具有较高的应力，以提升沟道区内载流子的迁移率进而改善元件的驱动电流。然后，再于接触窗蚀刻停止层216上方覆盖一层间介电层218，并进行接触插塞工艺。另外，由于形成覆盖层214的步骤与形成接触窗蚀刻停止层216的步骤是在不同的机台中进行，覆盖层214的材料可不同于接触窗蚀刻停止层216的材料，例如：覆盖层214为氧化物，接触窗蚀刻停止层216则为氮化硅，接触窗蚀刻停止层216的应力会大于覆盖层214的应力。此外，为了让接触窗蚀刻停止层216对沟道区的晶格排列产生较强的影响，接触窗蚀刻停止层216的位置需越接近沟道区越佳，所以在本实施例中，位于栅极结构204以及有源区206上方的覆盖层214于蚀刻工艺中需尽量清除干净，以使接续形成的接触窗蚀刻停止层216可直接覆盖于栅极结构204与有源区206上，进而通过接触窗蚀刻停止层216所提供的应力拉大或缩小有源区206中栅极结构204下方的基底200来改变沟道区的晶格排列，以提升沟道区的载流子迁移率与元件的驱动电流。

值得注意的是，本发明形成覆盖层214的步骤与形成接触窗蚀刻停止层216的步骤并不限于前述实施例在不同机台中依序进行的方式，其亦可在同一机台(in-situ)的不同反应室(chamber)中依序形成或在同一机台的同一反应室中依序形成。当形成覆盖层214的步骤与形成接触窗蚀刻停止层216的步骤在同一机台的不同反应室中进行时，虽然形成两者所使用的沉积工艺因同一机台而必须相同，但由于在不同反应室中进行，所以形成覆盖层214与接触窗蚀刻停止层216的材料可以不相同，而且覆盖层214亦可不需如接触窗蚀刻停止层216需进行熟化工艺的步骤。另外，当形成覆盖层214的步骤与形成接触窗蚀刻停止层216的步骤在同一机台的同一反应室中形成时，形成两者所使用的沉积工艺为相同且皆可选择性进行熟化工艺，并且为避免反应室的污染，覆盖层214与接触窗蚀刻停止层216的材料可为相同，因此可视覆盖层214为接触窗蚀刻停止层216的一部分，并且覆盖层214的应力等于接触窗蚀刻停止层216的应力，对沟道区可产生相同的应力。换句话说，当形成覆盖层214的步骤与形成接触窗蚀刻停止层216的步骤于同一反应室中形成时，形成覆盖层214、进行蚀刻工艺以及形成接触窗蚀刻停止层216可为沉积/蚀刻/沉积(Deposition/Etch/Deposition)的工艺，亦即本实施例可利用传统形成接触窗蚀刻停止层216的沉积工艺来形成覆盖层214、部分蚀刻、形成接触窗蚀刻停止层216。例如，高密度等离子体化学气相沉积(highdensity plasma chemical vapor deposition，HDP CVD)即同时具有化学气相沉积与物理溅蚀的特性，因此于高密度等离子体化学气相沉积工艺中，在沉积覆盖层214之后，随即通过等离子体轰击或调整其物理溅蚀的速率及化学气相沉积的速率，来将部分位于凹陷212外的覆盖层214蚀刻掉，再直接将接触窗蚀刻停止层216沉积至凹陷212中。

此外，接触窗蚀刻停止层216更可为多层(multi-layer)结构，而且每一层均可具有不同的应力值。亦即形成接触窗蚀刻停止层216的步骤可包含多个单阶段沉积工艺，并可于各单阶段沉积工艺之后，皆分别进行一次熟化工艺，使每一层的接触窗蚀刻停止层216皆具有高应力状态，进而能让此多层结构的接触窗蚀刻停止层216可具有较佳的应力状态。

如图4与图9所示，利用上述的半导体元件隔离结构的形成方法制作出半导体元件隔离结构，其包含有基底200、至少一浅沟槽隔离结构202、多条栅极结构204、多个间隙壁208、覆盖层214以及接触窗蚀刻停止层216。其中，浅沟槽离结构202设置于基底200中且定义出多个有源区206。各栅极结构204横跨于浅沟槽隔离结构202与有源区206上，并且各间隙壁208分别设置于各栅极结构204的周围侧壁上。任意两个相邻栅极结构204间的浅沟槽隔离结构202的表面具有凹陷212，且凹陷212更具有延伸部213设置于间隙壁208下方。值的注意的是，覆盖层214填充在凹陷212的延伸部213中，并且接触窗蚀刻停止层216覆盖于栅极结构204与浅沟槽隔离结构202上且沿着凹陷212中的覆盖层214填满凹陷212且覆盖覆盖层214。通过覆盖层214预先填补于使间隙壁208产生底切现象的凹陷212的延伸部213中，因此后续形成的接触窗蚀刻停止层216得以提高其阶梯覆盖率而能完整覆盖基底200且填满凹陷212，而不产生隙缝或孔洞。但本发明的半导体元件隔离结构并不限于覆盖层214仅填充于凹陷212的延伸部213中，如图8所示，半导体元件隔离结构可另包含有覆盖层214设置于凹陷212的底部。

综上所述，本发明的半导体元件隔离结构的形成方法是在完成金属硅化工艺之后，随即提供覆盖层，以填补任意两个相邻栅极结构间的浅沟槽隔离结构因清洗工艺或蚀刻工艺所产生的凹陷，并修整凹陷表面轮廓，使后续形成的接触窗蚀刻停止层得以提高其阶梯覆盖率而能完整覆盖基底且填满凹陷，而不产生隙缝或孔洞。因此，本发明的半导体元件隔离结构可有效防止相邻的接触插塞产生桥接的现象。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种半导体元件隔离结构的形成方法：

提供基底，该基底具有至少一浅沟槽隔离结构；

进行金属硅化工艺，该金属硅化工艺会于该浅沟槽隔离结构表面形成凹陷；

形成覆盖层覆盖该基底并填入该凹陷；

进行蚀刻工艺，去除位于该凹陷外的该覆盖层；以及

形成接触窗蚀刻停止层覆盖该基底并填满该凹陷。

2.如权利要求1所述的半导体元件隔离结构的形成方法，其中该金属硅化工艺包含至少一蚀刻工艺与一清洗工艺。

3.如权利要求1所述的半导体元件隔离结构的形成方法，其中该基底另包含至少二栅极结构横跨于该浅沟槽隔离结构的表面，且该金属硅化工艺所形成的该凹陷位于所述栅极结构间的该浅沟槽隔离结构的表面。

4.如权利要求3所述的半导体元件隔离结构的形成方法，其中所述栅极结构的周围侧壁均另具有间隙壁，且该金属硅化工艺所形成的该凹陷更具有延伸部位于所述间隙壁下方。

5.如权利要求4所述的半导体元件隔离结构的形成方法，其中该蚀刻工艺之后，该覆盖层位于该凹陷的该延伸部中。

6.如权利要求5所述的半导体元件隔离结构的形成方法，其中该蚀刻工艺之后，该覆盖层更位于该凹陷的底部。

7.如权利要求1所述的半导体元件隔离结构的形成方法，其中该覆盖层与该接触窗蚀刻停止层是在同一机台中依序完成。

8.如权利要求7所述的半导体元件隔离结构的形成方法，其中该覆盖层与该接触窗蚀刻停止层是由同一材料所形成。

9.如权利要求8所述的半导体元件隔离结构的形成方法，其中形成该覆盖层与形成该接触窗蚀刻停止层是在同一反应室中完成。

10.如权利要求1所述的半导体元件隔离结构的形成方法，其中该覆盖层与该接触窗蚀刻停止层是分别于在同机台中依序完成。

11.如权利要求1所述的半导体元件隔离结构的形成方法，其中形成该覆盖层的材料包含有氧化物、氮化物或上述的组合。

12.一种半导体元件隔离结构，其包含有：

基底；

至少一浅沟槽隔离结构位于该基底中；

至少二栅极结构设置于该浅沟槽隔离结构表面，且所述栅极结构间的该浅沟槽隔离结构的表面具有凹陷，其中所述栅极结构的周围侧壁均具有间隙壁，且该凹陷另具有延伸部设置于所述间隙壁下方；

覆盖层填充于该凹陷的该延伸部中；以及

接触窗蚀刻停止层覆盖所述栅极结构与该浅沟槽隔离结构并填满该凹陷。

13.如权利要求12所述的半导体元件隔离结构，其中该覆盖层另覆盖于该凹陷的底部。

14.如权利要求12所述的半导体元件隔离结构，其中该覆盖层包含有氧化物、氮化物或上述的组合。

15.如权利要求12所述的半导体元件隔离结构，其中该接触窗蚀刻停止层的应力大于或等于该覆盖层的应力。

16.如权利要求12所述的半导体元件隔离结构，其中该接触窗蚀刻停止层为多层结构。

Images