CN102468212A - 浅沟槽隔离结构形成方法 - Google Patents
浅沟槽隔离结构形成方法 Download PDFInfo
- Publication number
- CN102468212A CN102468212A CN201010546103XA CN201010546103A CN102468212A CN 102468212 A CN102468212 A CN 102468212A CN 201010546103X A CN201010546103X A CN 201010546103XA CN 201010546103 A CN201010546103 A CN 201010546103A CN 102468212 A CN102468212 A CN 102468212A
- Authority
- CN
- China
- Prior art keywords
- etching stop
- stop layer
- layer
- isolation structure
- central area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构形成方法，包括：提供形成有衬垫氧化层的半导体衬底；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的刻蚀停止层具有厚度差；沿所述刻蚀停止层的表面氧化所述刻蚀停止层形成缓冲层，位于中心区域与位于边缘区域的所述缓冲层的厚度差与位于中心区域与位于边缘区域的刻蚀停止层的厚度差对应；形成位于衬底内且贯穿所述缓冲层、刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述缓冲层表面且填充满所述浅沟槽的介质层；平坦化所述介质层与缓冲层直至暴露出刻蚀停止层。本发明形成的浅沟槽具有位于中心区域与位于边缘区域的浅沟槽高度差小的优点。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种浅沟槽隔离结构形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如FLASH(闪存)、LOGIC(逻辑器件)、或者CMOS集成电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：在依次形成有衬垫氧化层和刻蚀停止层的衬底内形成贯穿所述衬垫氧化层和刻蚀停止层的浅沟槽，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在刻蚀停止层表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层，去除衬垫氧化层和刻蚀停止层。
但是，随着半导体工艺的进一步发展，浅沟槽隔离结构通常需要形成在尺寸较大的衬底的多个位置，例如在300mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构，或者在450mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构。如图1所示，包括：形成在所述衬底100边缘区域I的浅沟槽隔离结构102和形成在中心区域II的浅沟槽隔离结构102。由于衬底的面积较大且半导体工艺的缺陷，使得形成在边缘区域I的浅沟槽隔离结构102与形成在中心区域II的浅沟槽隔离结构102高度不一致，从而使得后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。
发明内容
本发明解决的问题是形成边缘区域与中心区域高度一致的浅沟槽隔离结构。
为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供形成有衬垫氧化层的半导体衬底；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的刻蚀停止层具有厚度差；沿所述刻蚀停止层的表面氧化所述刻蚀停止层形成缓冲层，位于中心区域与位于边缘区域的所述缓冲层的厚度差与位于中心区域与位于边缘区域的刻蚀停止层的厚度差对应；形成位于衬底内且贯穿所述缓冲层、刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述缓冲层表面且填充满所述浅沟槽的介质层；平坦化所述介质层与缓冲层直至暴露出刻蚀停止层；
与现有技术相比，本发明具有以下优点：通过形成与位于中心区域与位于边缘区域的刻蚀停止层的厚度差对应的缓冲层，且在平坦化介质层时去除所述缓冲层，从而避免位于中心区域与位于边缘区域的刻蚀停止层具有厚度差的现象导致位于中心区域与位于边缘区域的浅沟槽隔离结构也具有高度差，且所述缓冲层材料与介质层材料一致，能够在平坦化时一并去除而不需要额外的工艺步骤。
附图说明
图1是现有形成的浅沟槽隔离结构示意图；
图2至图5为现有形成的浅沟槽隔离结构过程示意图；
图6为本发明浅沟槽隔离结构形成方法流程示意图；
图7至图13为本发明浅沟槽隔离结构形成方法流程示意图。
具体实施方式
由背景技术可知，随着半导体工艺的发展，在较大的半导体衬底(300mm或者450mm)上形成浅沟槽隔离结构时，位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致，从而导致后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。
为此，本发明的发明人经过对现有工艺形成浅沟槽隔离结构进行仔细的研究，通过大量的实验发现造成位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致的原因为：现有工艺通常采用氮化硅作为刻蚀停止层，而形成氮化硅刻蚀停止层的工艺为低压化学气相沉积(LPCVD)工艺，由于低压化学气相沉积工艺的限制，位于半导体衬底边缘区域I的刻蚀停止层与中心区域II的刻蚀停止层具有厚度差异，上述刻蚀停止层具有厚度差异导致位于边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。
具体地，请参考图2，在有衬垫氧化层110的半导体衬底110上形成刻蚀停止层120，由于半导体沉积工艺限制，位于衬底边缘区域I的刻蚀停止层120与中心区域II的刻蚀停止层120具有厚度差异。
请参考图3，形成贯穿所述衬垫氧化层110和刻蚀停止层120的浅沟槽101。具体工艺可以选用现有的浅沟槽形成，例如在刻蚀停止层120上形成与浅沟槽101对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀衬垫氧化层110、刻蚀停止层120和衬底100，形成浅沟槽101。
请参考图4，形成填充满所述浅沟槽101的介质层130后，采用化学机械抛光工艺去除介质层130直至暴露出刻蚀停止层120。需要说明的是，在现有的化学机械抛光工艺去除中，并不是一探测到刻蚀停止层120就立刻停止化学机械抛光，通常会在探测到刻蚀停止层120进行一定的过抛光，直至在中心区域II也探测到刻蚀停止层120，以保证须去除的介质层130完全去除。
请参考图5，去除刻蚀停止层120和衬垫氧化层110，形成浅沟槽隔离结构。刻蚀停止层具有厚度差异导致位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。
在经过对现有工艺形成浅沟槽隔离结构进行仔细的研究的基础上，本发明的发明人提出一种浅沟槽隔离结构形成方法，请参考图6，图6为本发明的浅沟槽隔离结构形成方法流程示意图，包括：
步骤S101，提供形成有衬垫氧化层的半导体衬底；
步骤S102，在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的刻蚀停止层具有厚度差；
步骤S103，沿所述刻蚀停止层的表面氧化所述刻蚀停止层形成缓冲层，位于中心区域与位于边缘区域的所述缓冲层的厚度差与位于中心区域与位于边缘区域的刻蚀停止层的厚度差对应；
步骤S104，形成位于衬底内且贯穿所述缓冲层、刻蚀停止层、所述衬垫氧化层的浅沟槽；
步骤S105，形成位于所述缓冲层表面且填充满所述浅沟槽的介质层；
步骤S106，平坦化所述介质层与缓冲层直至暴露出刻蚀停止层；
步骤S107，去除所述刻蚀停止层和所述衬垫氧化层。
下面结合具体的实施例对本发明的技术方案进行详细的说明。
首先，请参考图7，提供形成有衬垫氧化层210的半导体衬底200。
所述衬底200用于为后续工艺提供平台，所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述衬底200为300mm硅片或者450mm硅片；所述衬底200具有边缘区域I和中间区域II，所述边缘区域I为从衬底外沿至1/3衬底直径处的区域；中间区域II从衬底中心至1/3衬底直径处的区域。需要说明的是，所述边缘区域I与中间区域II可以相邻也可以有其他区域存在。
所述衬垫氧化层210材料选自氧化硅，所述衬垫氧化层210为后续形成的刻蚀停止层220提供缓冲层，具体地说，刻蚀停止层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在衬底200和刻蚀停止层220之间，避免了直接在衬底上形成刻蚀停止层220会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀步骤中的刻蚀停止层。
所述衬垫氧化层210可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
请参考图8，在所述衬垫氧化层210表面形成刻蚀停止层220，位于中心区域II与位于边缘区域I的刻蚀停止层220具有厚度差。
所述刻蚀停止层220用于作为后续化学机械抛光工艺的停止层，所述刻蚀停止层220形成工艺可以为现有的化学气相沉积工艺。
由之前的叙述可知，现有的化学气相沉积工艺限制，位于边缘区域I的刻蚀停止层220与中心区域II的刻蚀停止层220具有厚度差异，具体的，可以是位于边缘区域I的刻蚀停止层220厚度大于中心区域II的刻蚀停止层220，或者位于边缘区域I的刻蚀停止层220厚度小于中心区域II的刻蚀停止层220。而在实际的半导体工艺中，通常为边缘区域I的刻蚀停止层220厚度大于中心区域II的刻蚀停止层220，而在本实施例中，以边缘区域I的刻蚀停止层220厚度大于中心区域II的刻蚀停止层220做示范性说明。
请参考图9，沿所述刻蚀停止层220的表面氧化所述刻蚀停止层220形成缓冲层230，位于中心区域II与位于边缘区域I的所述缓冲层230的厚度差与位于中心区域II与位于边缘区域I的刻蚀停止层220的厚度差对应。
所述缓冲层230材料为氧化硅，所述缓冲层230的形成工艺为强氧化工艺，采用原位蒸流反应(ISSG，In-Situ Steam Generation)设备对所述刻蚀停止层220的表面进行强氧化，形成氧化硅的缓冲层230。
具体的工艺参数为：原位蒸流反应温度为900度至1200度，反应气体为H2与O2的混合气体，混合气体流量为0.1SLM至50SLM，原位蒸流反应压力为0.1Torr至100Torr。
或者工艺参数为：原位蒸流反应温度为900度至1200度，反应气体为H2与N2O的混合气体(H2与N2O的摩尔比为1∶50至50∶1)，H2与N2O的混合气体气体流量为0.1SLM至50SLM，原位蒸流反应压力为0.1Torr至100Torr。
需要说明的是，在原位蒸流反应设备对所述刻蚀停止层220的表面进行强氧化时，需要控制强氧化时所述刻蚀停止层220的温度，在位于边缘区域I的刻蚀停止层220厚度大于中心区域II的刻蚀停止层220的情况下，位于边缘区域I的刻蚀停止层220原位蒸流反应温度高于中心区域II的刻蚀停止层220，形成位于边缘区域I的厚度大于中心区域II厚度的缓冲层230；在位于边缘区域I的刻蚀停止层220厚度小于中心区域II的刻蚀停止层220的情况下，位于边缘区域I的刻蚀停止层220原位蒸流反应温度低于中心区域II的刻蚀停止层220，形成位于边缘区域I的厚度小于中心区域II厚度的缓冲层230。以形成厚度差与位于中心区域II与位于边缘区域I的刻蚀停止层220的厚度差对应的缓冲层230。
所述缓冲层230厚度视位于中心区域II与位于边缘区域I的刻蚀停止层220的厚度差而定，所述缓冲层230也应具有中心区域II与边缘区域I的厚度差，而位于中心区域II与位于边缘区域I的缓冲层230的厚度差最优为与位于中心区域II与位于边缘区域I的刻蚀停止层220的厚度差一致，即将缓冲层230去除后，所述刻蚀停止层220消除中心区域II与边缘区域I的厚度差现象，但在实际工艺完全消除中心区域II与边缘区域I的刻蚀停止层220厚度差较难达到，则去除所述缓冲层230后，所述刻蚀停止层220中心区域II与边缘区域I的厚度差减小。
所述缓冲层230在后续的平坦化工艺中能够被去除，从而能够使得位于中心区域II的刻蚀停止层220与位于边缘区域I的刻蚀停止层220厚度差减小。
需要特别说明的是，本发明的缓冲层230材料为氧化硅，与后续填充浅沟槽的介质层材料一致，且后续填充浅沟槽的介质层位于缓冲层230表面，能够在平坦化填充浅沟槽的介质层工艺中一并去除缓冲层230，节约工艺成本。且缓冲层230材料与后续填充浅沟槽的介质层材料匹配，同时减小缓冲层230与介质层的应力。
请参考图10，形成位于衬底200内且贯穿所述缓冲层230、刻蚀停止层220、所述衬垫氧化层210的浅沟槽201。
所述浅沟槽201的形成工艺可以为等离子体刻蚀工艺，具体地，在所述缓冲层230表面形成光刻胶图形(未图示)，所述光刻胶图形与浅沟槽201对应；以所述光刻胶图形为掩膜，刻蚀所述缓冲层230、刻蚀停止层220、所述衬垫氧化层210和所述衬底200，形成浅沟槽201。
需要说明的是，所述浅沟槽201为形成在整片衬底上，所述浅沟槽201可以位于边缘区域I或者中心区域II，或者同时位于边缘区域I和中心区域II。
请参考图11，形成位于所述缓冲层230表面且填充满所述浅沟槽201的介质层240。
所述介质层240用于所述浅沟槽形成浅沟槽隔离结构，所述介质层240材料为氧化硅，所述介质层240的形成工艺为化学气相沉积工艺，
请参考图12，平坦化所述介质层240直至暴露出刻蚀停止层220。
所述平坦化工艺为化学机械抛光，需要说明的是，由于缓冲层230材料为氧化硅，与介质层240相同，在平坦化所述介质层240的过程中同样也会去除缓冲层230。
但是由于缓冲层230的厚度差与刻蚀停止层220的厚度差互补，在去除缓冲层230后，位于中心区域II的刻蚀停止层220与位于边缘区域I的刻蚀停止层220厚度差减小。从而使得位于中心区域II的浅沟槽内的介质层240与位于边缘区域I的浅沟槽内的介质层240厚度差减小，即位于中心区域II的浅沟槽隔离结构与位于边缘区域I的浅沟槽隔离结构厚度差减小。
参考图13，去除所述刻蚀停止层220和所述衬垫氧化层210。
去除刻蚀停止层220的工艺和去除衬垫氧化层210的工艺可以为湿法去除工艺，对应的选取选择性去除刻蚀停止层220和选择性去除衬垫氧化层210的化学试剂，首先去除刻蚀停止层220，然后去除衬垫氧化层210。所述去除刻蚀停止层220的化学试剂为磷酸，所述去除衬垫氧化层210的化学试剂为氢氟酸。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (9)
1.一种浅沟槽隔离结构形成方法，包括：
提供形成有衬垫氧化层的半导体衬底；
在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的刻蚀停止层具有厚度差；
其特征在于，还包括：沿所述刻蚀停止层的表面氧化所述刻蚀停止层形成缓冲层，位于中心区域与位于边缘区域的所述缓冲层的厚度差与位于中心区域与位于边缘区域的刻蚀停止层的厚度差对应；
形成位于衬底内且贯穿所述缓冲层、刻蚀停止层、所述衬垫氧化层的浅沟槽；
形成位于所述缓冲层表面且填充满所述浅沟槽的介质层；
平坦化所述介质层与缓冲层直至暴露出刻蚀停止层。
2.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述缓冲层材料为氧化硅。
3.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述缓冲层的形成工艺为强氧化工艺。
4.如权利要求3所述的浅沟槽隔离结构形成方法，其特征在于，强氧化工艺采用的设备为原位蒸流反应设备。
5.如权利要求4所述的浅沟槽隔离结构形成方法，其特征在于，所述强氧化工艺参数为：原位蒸流反应温度为900度至1200度，反应气体为H2与O2的混合气体，H2与O2混合气体流量为0.1SLM至50SLM，原位蒸流反应压力为0.1Torr至100Torr。
6.如权利要求4所述的浅沟槽隔离结构形成方法，其特征在于，原位蒸流反应温度为900度至1200度，反应气体为H2与N2O的混合气体，H2与N2O的混合气体气体流量为0.1SLM至50SLM，原位蒸流反应压力为0.1Torr至100Torr。
7.如权利要求5或6所述的浅沟槽隔离结构形成方法，其特征在于，若位于边缘区域的刻蚀停止层厚度大于中心区域的刻蚀停止层，位于边缘区域的刻蚀停止层原位蒸流反应温度高于中心区域的刻蚀停止层；若位于边缘区域的刻蚀停止层厚度小于中心区域的刻蚀停止层，位于边缘区域的刻蚀停止层原位蒸流反应温度低于中心区域的刻蚀停止层。
8.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述介质层材料为氧化硅。
9.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，还包括：去除所述刻蚀停止层和所述衬垫氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546103.XA CN102468212B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546103.XA CN102468212B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468212A true CN102468212A (zh) | 2012-05-23 |
| CN102468212B CN102468212B (zh) | 2014-03-12 |
Family
ID=46071672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010546103.XA Active CN102468212B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102468212B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097705A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186503A1 (en) * | 2002-03-29 | 2003-10-02 | Evans David R. | Method of making self-aligned shallow trench isolation |
| US20050282351A1 (en) * | 2004-06-22 | 2005-12-22 | Manuel Quevedo-Lopez | Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication |
| CN101599454A (zh) * | 2008-06-05 | 2009-12-09 | 联华电子股份有限公司 | 半导体元件隔离结构及其形成方法 |
-
2010
- 2010-11-15 CN CN201010546103.XA patent/CN102468212B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186503A1 (en) * | 2002-03-29 | 2003-10-02 | Evans David R. | Method of making self-aligned shallow trench isolation |
| US20050282351A1 (en) * | 2004-06-22 | 2005-12-22 | Manuel Quevedo-Lopez | Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication |
| CN101599454A (zh) * | 2008-06-05 | 2009-12-09 | 联华电子股份有限公司 | 半导体元件隔离结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097705A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105097705B (zh) * | 2014-05-06 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468212B (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0908938B1 (en) | Buffer layer for improving control of layer thickness | |
| CN100576492C (zh) | 形成器件隔离区的方法 | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| TW202240790A (zh) | 半導體記憶體元件及其製備方法 | |
| CN102315157A (zh) | 一种tsv通孔形成方法和tsv通孔修正方法 | |
| CN100576490C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN102800679A (zh) | 闪存的存储单元的形成方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN102097356A (zh) | 浅沟槽隔离结构的制作方法 | |
| KR100374301B1 (ko) | 섀로우 트랜치 분리막 제조 방법 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| CN104716035A (zh) | 化学机械抛光的方法 | |
| CN102148181A (zh) | 浅沟槽隔离结构形成方法 | |
| CN102468212B (zh) | 浅沟槽隔离结构形成方法 | |
| CN102693932A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN102087990A (zh) | 浅沟槽隔离方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| CN102201363A (zh) | 用于闪存器件的浅沟槽隔离结构形成方法 | |
| CN102468211A (zh) | 浅沟槽隔离结构形成方法 | |
| CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN102522364A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN102044467A (zh) | 隔离结构的制作方法 | |
| CN102891100B (zh) | 浅槽隔离结构及其形成方法 | |
| CN102087960B (zh) | 有源区的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121106 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121106 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |