浅沟槽隔离结构及其形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及浅沟槽隔离结构及其形成方法。
背景技术
在目前的半导体产业中,集成电路产品主要可分为三大类型:逻辑、存储器和模拟电路,其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中,近年来闪速存储器(flash memory,简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息,具有集成度高、较快的存取速度、易于擦除和重写等多项优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存的标准物理结构称为闪存单元(bit)。闪存单元的结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开,一般为氧化层(oxide);而闪存单元在控制栅(CG:control gate,相当于常规的MOS晶体管的栅极)与导电沟道间还多了一层物质,称之为浮栅(FG:floating gate),浮栅和基底之间有栅氧化层,在浮栅和控制栅之间为隧穿介质层。由于浮栅的存在,使闪存可以完成三种基本操作模式:即读、写、擦除。即便在没有电源供给的情况下,浮栅的存在可以保持存储数据的完整性。相邻的闪存单元之间以浅沟槽隔离结构(STI)隔离。
图1至图4为现有的闪存的闪存单元之间的浅沟槽隔离结构形成方法的剖面示意图。
请参考图1,提供半导体基底10,所述半导体基底10表面上依次形成有栅介质层11、多晶硅层12、研磨停止层13,形成研磨停止层13后,为了对研磨停止层13、多晶硅层12、栅介质层11、半导体基底10进行刻蚀形成浅沟槽,首先在研磨停止层13上形成抗反射层14,然后在抗反射层14上形成图形化的光刻胶层15。
参考图2,以图形化的光刻胶层15为掩膜,依次刻蚀抗反射层14、研磨停止层13、多晶硅层12、栅介质层11和半导体基底10形成浅沟槽20,之后去除图形化的光刻胶层和抗反射层。
参考图3,采用热氧化工艺,在浅沟槽20的侧壁和底部生成衬垫氧化层21。
参考图4,利用化学气相沉积工艺在浅沟槽20内填满氧化硅22,并进行平坦化形成浅沟槽隔离结构。
形成浅沟槽隔离结构之后,可以继续后续的工艺形成闪存的其他结构。然而,在实际应用中发现,形成浅沟槽隔离结构的过程中,两相邻浅沟槽隔离结构之间的有源区会发生劈裂现象,参考图4在有源区会有裂痕23,该裂痕的存在会导致后续形成的器件结构中,源极和漏极之间存在漏电流以致影响器件的性能。
现有技术中,有许多形成浅沟槽隔离结构的方法,例如2011年1月5日公开的公开号为“CN101937862A”的中国专利申请文件,然而,均没有解决以上技术问题。
发明内容
本发明解决的问题是现有技术的形成浅沟槽隔离结构的方法在相邻的浅沟槽隔离结构之间的有源区容易产生裂痕。
为解决上述问题,本发明提供浅沟槽隔离结构的形成方法,包括:
提供半导体基底;
刻蚀所述半导体基底形成浅沟槽,所述浅沟槽的侧壁与底部的角度为97度~120度;
在所述浅沟槽内形成绝缘材料。
可选的,刻蚀所述半导体基底使用的气体包括:Cl2、HeO2、HBr、CF4、N2,其中,Cl2的流量为0~50sccm,HeO2的流量为5~40sccm,HBr的流量为120~220sccm,CF4的流量为50~50sccm,N2的流量为5~50sccm;
刻蚀所述半导体基底的参数包括:反应室内的气压为8~80mTorr,上电极射频功率为200~1000W,下电极电压为-50~-300V。
可选的,在所述浅沟槽内形成绝缘材料包括:
利用高温热氧化工艺在所述浅沟槽的侧壁和底部形成垫衬氧化层;
在所述浅沟槽内填满介质层,覆盖所述垫衬氧化层;
对所述介质层进行平坦化。
可选的,所述介质层的材料为氧化硅。
可选的,所述半导体基底上依次形成有栅介质层、多晶硅层、研磨停止层;
在刻蚀所述半导体基底之前,还包括:依次刻蚀研磨停止层、多晶硅层、栅介质层。
可选的,刻蚀所述半导体基底形成浅沟槽包括:
在所述研磨停止层上依次形成抗反射层和光刻胶层;
对所述光刻胶层进行曝光、显影形成图形化的光刻胶层,定义出浅沟槽的位置;
以所述图形化的光刻胶层为掩膜依次刻蚀所述抗反射层、研磨停止层、多晶硅层、栅介质层和半导体基底形成浅沟槽;
去除图形化的光刻胶层和抗反射层。可选的,所述半导体基底上依次形成有栅介质层、研磨停止层;
在刻蚀所述半导体基底之前,还包括:依次刻蚀栅介质层、研磨停止层。
可选的,刻蚀所述半导体基底形成浅沟槽包括:
在所述研磨停止层上依次形成抗反射层和光刻胶层;
对所述光刻胶层进行曝光、显影形成图形化的光刻胶层,定义出浅沟槽的位置;
以所述图形化的光刻胶层为掩膜依次刻蚀所述抗反射层、研磨停止层、栅介质层和半导体基底形成浅沟槽;
去除图形化的光刻胶层和抗反射层。
可选的,刻蚀所述半导体基底形成浅沟槽包括:
在所述半导体基底上依次抗反射层和形成光刻胶层;
对所述光刻胶层进行曝光、显影形成图形化的光刻胶层,定义出浅沟槽的位置;
以所述图形化的光刻胶层为掩膜依次刻蚀所述抗反射层和半导体基底形成浅沟槽;
去除图形化的光刻胶层和抗反射层。
本发明还提供一种浅沟槽隔离结构,包括:
半导体基底;
位于所述半导体基底的浅沟槽,所述浅沟槽的侧壁与底部的角度为97度~120度;
位于所述浅沟槽内的绝缘材料。
可选的,所述绝缘材料包括位于所述浅沟槽侧壁和底部的垫衬氧化层,填满所述浅沟槽且覆盖所述垫衬氧化层的介质层。
可选的,所述介质层的材料为氧化硅。
与现有技术相比,本发明具有以下优点:
本技术方案的浅沟槽隔离结构的形成方法,在刻蚀半导体基底形成浅沟槽时,使浅沟槽的侧壁和底部之间的角度范围在97度~120度,相对于现有技术的浅沟槽,在后续工艺中在浅沟槽内形成绝缘材料时,可以将在刻蚀半导体基底时积聚在相邻浅沟槽之间的半导体基底中的应力释放,避免在半导体基底中形成裂痕,提高产品的良率。
本发明具体实施例的浅沟槽隔离结构,由于浅沟槽的侧壁与底部的角度为97度~120度,因此在相邻浅沟槽隔离结构之间的半导体基底(用来作为有源区)不会有裂痕存在,器件的性能好。
附图说明
图1至图4为现有的闪存的闪存单元之间的浅沟槽隔离结构形成方法的剖面示意图;
图5为本发明具体实施方式的浅沟槽隔离结构的形成方法的流程示意图;
图6~图9为本发明第一具体实施例的浅沟槽隔离结构的形成方法的剖面结构示意图;
图10~图13为本发明第二具体实施例的浅沟槽隔离结构的形成方法的剖面结构示意图。
具体实施方式
发明人经过研究发现,由于刻蚀半导体基底形成浅沟槽时,利用包括Cl2、HeO2、HBr、CF4的气体产生的等离子体对半导体基底进行刻蚀,刻蚀时等离子体会对半导体基底产生应力,参考图2且形成的浅沟槽的侧壁与底部的角度A为90~94度,因此浅沟槽的侧壁相对较陡,在后续工艺中利用高温热氧化工艺在浅沟槽侧壁形成垫衬氧化层、填充绝缘材料例如氧化硅时,相邻浅沟槽之间的有源区内的应力无法得到有效释放,参考图4在高温下有源区就容易产生裂痕23。基于此种机理,本申请通过刻蚀半导体基底形成浅沟槽时,使浅沟槽的侧壁与底部的角度范围增加为97度~120度,也就是使浅沟槽的侧壁变的较为平缓,这样在后续工艺中利用高温热氧化工艺在浅沟槽侧壁形成垫衬氧化层、填充绝缘材料时,相邻浅沟槽之间的半导体基底内的应力可以得到较好释放,在高温下相邻浅沟槽之间的半导体基底就不容易产生裂痕。相邻浅沟槽之间的半导体基底为之后需要形成器件结构的区域,可称为有源区。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图5为本发明具体实施方式的浅沟槽隔离结构的形成方法的流程示意图,参考图5,本发明具体实施方式的浅沟槽隔离结构的形成方法包括:
步骤S51,提供半导体基底;
步骤S52,刻蚀所述半导体基底形成浅沟槽,所述浅沟槽的侧壁与底部的角度为97度~120度;
步骤S53,在所述浅沟槽内形成绝缘材料。
图6~图9为本发明第一具体实施例的浅沟槽隔离结构的形成方法的剖面结构示意图,结合参考图5和图6~图9详述本发明第一具体实施例的浅沟槽隔离结构的形成方法。其中,第一具体实施例为形成闪存的闪存单元之间的浅沟槽隔离结构的具体例子。
结合参考图5和图6,执行步骤S51,提供半导体基底30。本发明具体实施例中,基底30的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等III-V族化合物。
由于第一实施例中,形成隔离闪存单元的浅沟槽隔离结构,因此,提供半导体基底30上依次形成有栅介质层31、多晶硅层32、研磨停止层33,为了对栅介质层31、多晶硅层32、研磨停止层33和半导体基底30进行刻蚀,在研磨停止层33上形成了抗反射层34,在抗反射层34上形成图形化的光刻胶层35,该图形化的光刻胶层35的开口351定义出浅沟槽的位置。其中,抗反射层34的作用是为了防止光刻曝光过程中,光刻胶层与其下覆层之间由于光学性质差别所产生的曝光反射问题。当没有曝光反射问题时,也可以没有抗反射层。
第一实施例中,栅介质层31的材料为氧化硅,研磨停止层33的材料为氮化硅,但本发明中,栅介质层31的材料不限于氧化硅,研磨停止层33的材料不限于氮化硅。
结合参考图5和图7,执行步骤S52,刻蚀所述半导体基底30形成浅沟槽40,所述浅沟槽40的侧壁与底部的角度B为97度~120度。具体方法为:在所述半导体基底上依次形成抗反射层34和光刻胶层35,即在半导体基底上形成抗反射层34,在抗反射层34上形成光刻胶层35;对所述光刻胶层35进行曝光、显影形成图形化的光刻胶层,定义出浅沟槽的位置;以所述图形化的光刻胶层35为掩膜依次刻蚀抗反射层34、所述半导体基底30形成浅沟槽;之后,灰化去除图形化的光刻胶层35和抗反射层34。由于第一实施例中,半导体基底30上依次形成有栅介质层31、多晶硅层32、研磨停止层33,因此在刻蚀半导体基底30之前,以图形化的光刻胶层35为掩膜依次刻蚀抗反射层34、研磨停止层33、多晶硅层32、栅介质层31,之后,再刻蚀半导体基底30形成浅沟槽40。其中,每刻蚀一层膜层均需要更换工艺参数,其中刻蚀栅介质层31、多晶硅层32、研磨停止层33和抗反射层34的参数为公知技术,在此不做赘述。刻蚀半导体基底30使用的气体包括:Cl2、HeO2、HBr、CF4、N2,Cl2的流量为0~50sccm,优选0~30sccm;HeO2的流量为5~40sccm,优选10~30sccm;HBr的流量为120~220sccm,优选120~180sccm;CF4的流量为5~50sccm,优选10~20sccm;N2的流量为5~50sccm,优选5~20sccm;刻蚀所述半导体基底的参数包括:反应室内的气压为8~80mTorr,优选10~30mTorr,上电极射频功率为200~1000W,优选400~800W,下电极电压为-50~-300V,优选-120~-200V,射频功率用来控制气体被等离化之后等离子体的密度,下电极电压用来控制等离子体的方向和速度。本发明中,由于在刻蚀气体中增加了N2,并且调整各气体的流量来达到控制浅沟槽40的侧壁和底部之间的角度。但本发明中,形成侧壁和底部之间的角度为97度~120度的浅沟槽40的方法不限于本实施例中列举的情况。形成浅沟槽40之后,利用灰化工艺去除图形化的光刻胶层35和去除抗反射层34。
结合参考图5和图9,执行步骤S53,在所述浅沟槽40内形成绝缘材料。在该实施例中,在所述浅沟槽40内形成绝缘材料包括:参考图8,采用高温热氧化工艺,在浅沟槽40的侧壁和底部生成衬垫氧化层41,生长垫衬氧化层41的目的是为了改善半导体基底与之后填充的氧化硅之间的界面特性;参考图9,利用化学气相沉积工艺在浅沟槽40内填满介质层42,该实施例中介质层42的材料为氧化硅,但不限于氧化硅,也可以为本领域技术人员公知的其他绝缘材料,由于介质层42高出浅沟槽40,因此利用平坦化工艺对介质层42进行平坦化,在研磨停止层33上停止平坦化工艺。至此,该第一实施例的浅沟槽隔离结构形成。
形成浅沟槽隔离结构之后,可以继续后续的工艺形成闪存的其他结构。在刻蚀半导体基底形成浅沟槽时,使浅沟槽的侧壁和底部之间的角度范围在97度~120度,这样在后续工艺中在浅沟槽内利用高温热氧化工艺形成垫衬氧化层时,可以将在刻蚀半导体基底时积聚在相邻浅沟槽之间的有源区中的应力释放,避免在有源区中形成裂痕,以此提高产品的良率。
以上以形成闪存结构中的浅沟槽隔离结构为例说明了本发明的浅沟槽隔离结构的形成方法,但本发明中浅沟槽隔离结构的形成方法并不限于闪存结构中的浅沟槽隔离结构,可以应用于其他器件结构的浅沟槽隔离结构的。
图10~图13为本发明第二实施例的浅沟槽隔离结构形成方法的剖面结构示意图,该第二实施例为形成逻辑电路区的晶体管之间的浅沟槽隔离结构,参考图10~图13详细说明本发明第二实施例的浅沟槽隔离结构形成方法。
参考图10,提供半导体基底50,在半导体基底50上形成有栅介质层51,栅介质层51的材料为氧化硅,但不限于氧化硅;在栅介质层51上形成有研磨停止层52,该研磨停止层52的材料为氮化硅,在研磨停止层52上形成有抗反射层53,抗反射层53的作用与第一实施例相同,在此不做赘述。之后,在抗反射层53上形成图形化的光刻胶层54。当没有曝光反射问题时,也可以没有抗反射层。
参考图11,以图形化的光刻胶层54为掩膜依次刻蚀抗反射层53、研磨停止层52和栅介质层51,之后刻蚀半导体基底50形成浅沟槽60。每刻蚀一层更换一次工艺参数和刻蚀气体。刻蚀半导体基底50的气体、参数均与第一实施例相同,浅沟槽60的侧壁和底部的角度B也与第一实施例相同。形成浅沟槽60后,利用灰化工艺去除图形化的光刻胶层54和抗反射层53。参考图12,采用高温热氧化工艺,在浅沟槽60的侧壁和底部生成衬垫氧化层61;参考图13,利用化学气相沉积工艺在浅沟槽60内填满介质层62,介质层62的材料为氧化硅,由于介质层62高出浅沟槽60,因此利用平坦化工艺对介质层62进行平坦化,在研磨停止层52上停止平坦化工艺。至此,该第二实施例的浅沟槽隔离结构形成。
本发明的浅沟槽隔离结构的形成方法,半导体基底上的膜层不限于以上第一实施例、第二实施例中列举的情况,可以根据实际需要做调整,在半导体基底上也可以没有其他膜层,直接对半导体基底进行刻蚀形成浅沟槽。
基于以上所述的浅沟槽隔离结构的形成方法,本发明还提供了一种浅沟槽隔离结构,参考图9,本发明第一实施例的浅沟槽隔离结构包括:半导体基底30;位于所述半导体基底30的浅沟槽,所述浅沟槽的侧壁与底部的角度为97度~120度;位于所述浅沟槽内的绝缘材料,在该实施例中,浅沟槽内的绝缘材料包括位于浅沟槽侧壁和底部的垫衬氧化层41,填满所述浅沟槽且覆盖所述垫衬氧化层41的介质层42,其中介质层的材料为氧化硅,但不限于氧化硅。而且,在该第一实施例中,半导体基底30上还形成有栅介质层31、多晶硅层32和研磨停止层33,介质层42的表面与研磨停止层33的表面相平,但并不意味着一定严格相平,允许在一定工艺条件下,有一定误差。
图13为第二实施例的浅沟槽隔离结构,在该第二实施例中,半导体基底50上形成有栅介质层51和研磨停止层52,介质层61的表面与研磨停止层52的表面相平,但并不意味着一定严格相平,允许在一定工艺条件下,有一定误差。
本发明具体实施例的浅沟槽隔离结构,由于浅沟槽的侧壁与底部的角度为97度~120度,因此在相邻浅沟槽隔离结构之间的半导体基底(用来作为有源区)不会有裂痕存在,器件的性能好。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。