CN103681192A - 一种等离子体刻蚀方法及硅浅沟槽隔离方法 - Google Patents

一种等离子体刻蚀方法及硅浅沟槽隔离方法 Download PDF

Info

Publication number
CN103681192A
CN103681192A CN201210345242.5A CN201210345242A CN103681192A CN 103681192 A CN103681192 A CN 103681192A CN 201210345242 A CN201210345242 A CN 201210345242A CN 103681192 A CN103681192 A CN 103681192A
Authority
CN
China
Prior art keywords
bottom electrode
current potential
medium window
radio
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210345242.5A
Other languages
English (en)
Other versions
CN103681192B (zh
Inventor
邢涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201210345242.5A priority Critical patent/CN103681192B/zh
Publication of CN103681192A publication Critical patent/CN103681192A/zh
Application granted granted Critical
Publication of CN103681192B publication Critical patent/CN103681192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体刻蚀方法及硅浅沟槽隔离方法。等离子体刻蚀方法基于的等离子体设备包括反应腔室、下电极和射频电源，在所述反应腔室的顶部设有介质窗，所述射频电源从所述介质窗向所述反应腔室内施加射频能量，用于承载加工件的所述下电极设置在所述反应腔室内的底部并与所述介质窗相对，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。该等离子体刻蚀方法可以减少晶片表面缺陷的数量。

Description

一种等离子体刻蚀方法及硅浅沟槽隔离方法
技术领域
本发明属于微电子加工技术领域，具体涉及一种等离子体刻蚀方法及硅浅沟槽隔离方法。
背景技术
等离子体刻蚀技术是加工诸如芯片等半导体器件的常用技术手段，其基本原理是利用射频电源向反应腔室内传输射频能量，以使反应腔室内的工艺气体激发成等离子体，再利用等离子体对加工半导体器件进行加工。
目前，射频能量是通过设置在反应腔室顶部的介质窗传输至反应腔室内。在等离子体刻蚀过程中，部分刻蚀产物可能沉积在包括介质窗在内的反应腔室的室壁上。当刻蚀产物的厚度积累到一定厚度时，刻蚀产物会自反应腔室的室壁脱落并再次进入反应环境。这些再次进入反应环境中的刻蚀产物很容易直接或间接地在晶片表面造成缺陷，影响半导体器件的质量。
例如，在制作65nm以下技术代的硅潜沟槽隔离（Shallow TrenchIsolation，以下简称STI）工艺中，通常在同一反应腔室内依次进行抗反射层打开、硬掩膜打开以及沟槽刻蚀。
由于使用的光刻胶较软，在等离子体刻蚀时很容易导致线边缘粗糙度（Liner Edge Roughness，以下简称LER）现象。因此，在实施硬掩膜打开（Hard Mask Open，简称HMO）步骤之前，还需要进行固化（Cure）步骤，以将光刻胶固化。目前固化步骤采用的主要工艺参数详见表1-1。
表1-1
  反应腔室内的压力   5～20mTorr
  上电极功率   800～2000W
  下电极功率  0W
  HBr气体流量  10～300sccm
  工艺时间  30～60s
而且，为了减小光刻胶残留（Photoresist Remaining）带来的微负载效应。在沟槽刻蚀完毕后的去胶（Stripe）步骤中，采用氧基刻蚀气体去除光刻胶。去胶步骤的主要工艺参数详见表1-2。
表1-2
  反应腔室内的压力  15～60mTorr
  上电极功率  800～1200W
  下电极功率  0W
  氧气流量  10～300sccm
  工艺时间  30～60s
但是，在实施上述固化步骤和去胶步骤时，由于等离子体中电子的扩散速度大于离子的扩散速度，导致负电荷在介质窗上积累，使得介质窗相对于等离子体处于负电位。而且，由于上射频功率在800W以上（参见表1-1和表1-2），使得反应腔室内等离子体的密度较大，在介质窗负电位的作用下，大量的正离子会轰击介质窗，并将已经沉积在介质窗表面的刻蚀产物溅射下来，最终附着在晶片表面形成缺陷。
发明内容
为解决现有技术中存在的上述问题，本发明提供一种等离子体刻蚀方法及硅浅沟槽隔离方法，其可以减少刻蚀产物造成的缺陷，从而提高等离子体刻蚀的质量。
解决上述技术问题的所采用的技术方案是提供一种等离子体刻蚀方法，其基于的等离子体设备包括反应腔室、下电极和射频电源，在所述反应腔室的顶部设有介质窗，所述射频电源从所述介质窗向所述反应腔室内施加射频能量，用于承载加工件的所述下电极设置在所述反应腔室内的底部并与所述介质窗相对，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
其中，施加在通过射频直流电源向所述下电极施加功率，并使所述下电极获得负的直流电压的功率为直流功率，而且所述下电极的电位比所述介质窗的电位低至少10V以上。
其中，所述下电极的电位比所述介质窗的电位低至少15V。
其中，施加在所述下电极的功率为5～30W的射频功率，以使所述下电极的电位低于所述介质窗的电位。
其中，施加在所述下电极的功率为10～20W的射频功率，以使所述下电极的电位低于所述介质窗的电位。
本发明还提供一种硅浅沟槽隔离方法，包括：
步骤A.提供等离子体加工设备，所述等离子体加工设备包括反应腔室、下电极和射频电源，在所述反应腔室的顶部设有介质窗，所述射频电源从所述介质窗向所述反应腔室内施加射频能量，用于承载加工件的所述下电极设置在所述反应腔室内的底部并与所述介质窗相对；
步骤B.在晶片的表面制作刻蚀阻挡层；
步骤C.利用图形化工艺在所述刻蚀阻挡层表面制作光掩膜图形；
步骤D.使所述光掩膜图形固化，并在固化所述光掩膜图形时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位；
步骤E.刻蚀所述晶片的表面，以在所述晶片的表面获得沟槽；
步骤F.利用氧基刻蚀气体形成的等离子体将所述晶片表面的光刻胶去除，并在去除所述光刻胶时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
其中，在步骤D和步骤F中，向所述下电极施加5～30W的射频功率。
其中，在步骤D和步骤F中，向所述下电极施加10～20W的射频功率。
其中，在所述步骤D中，反应腔室内的压力为5～20mTorr，施加在所述上电极功率为800～1200W，HBr气体的流量为10～300sccm，刻蚀时间为30～60s。
其中，在所述步骤E中，反应腔室内的压力为15～60mTorr，施加在所述上电极功率为800～1200W，氧气的流量为10～300sccm，刻蚀时间为30～60s。
本发明具有以下有益效果：
本发明提供的等离子体刻蚀方法，向所述下电极施加功率，并所述下电极的电位低于所述介质窗的电位，以使等离子体中的正离子偏离介质窗，从而减轻等离子体对已经沉积在介质窗表面的刻蚀产物的溅射，进而可以减少晶片表面缺陷的数量，甚至可以完全消除缺陷。
本发明提供的硅浅沟槽隔离方法，在实施固化光掩膜图形步骤和去除光刻胶步骤中，向所述下电极施加功率，并所述下电极的电位低于所述介质窗的电位，以使等离子体中的正离子偏离介质窗，从而减轻等离子体对已经沉积在介质窗表面的刻蚀产物的溅射，进而可以减少缺陷的数量，甚至可以完全消除缺陷。
附图说明
图1为本发明实施例提供的等离子体刻蚀方法所采用的等离子体刻蚀设备的结构简图；
图2为本发明实施例硅浅沟槽隔离方法的流程图；
图3a为采用本实施例硅浅沟槽隔离方法加工的晶片表面缺陷扫描图；
图3b为采用现有的硅浅沟槽隔离方法加工的晶片表面缺陷扫描图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的等离子体刻蚀方法及硅浅沟槽刻蚀方法进行详细描述。
本实施例提供的等离子体刻蚀方法基于如下等离子体刻蚀设备，如图1所示，等离子体刻蚀设备包括反应腔室1，在反应腔室的顶部设有石英窗2，设置在反应腔室1外侧的射频电源5通过石英窗2向反应腔室1内传输射频能量，以将反应腔室1内的工艺气体激发产生等离子体。在反应腔室1内的底部设有用于承载晶片4的下电极3，下电极3与功率源6连接。
在实际使用过程中，等离子体中的负电荷在介质窗2的积累是造成缺陷的主要原因之一。为此，本实施例利用功率源6向下电极3施加功率，并使下电极3的电位低于介质窗2的电位，以使正离子偏离介质窗2，从而降低已经沉积在介质窗2表面的刻蚀产物被溅射下来的几率，进而减少缺陷的数量。
在本实施例中，下电极3的电位比介质窗2的电位低，而且下电极的电位比所述介质窗的电位低至少10V。优选地，下电极3的电位比介质窗2的电位低至少15V。
在本实施例中，功率源6为射频功率源，利用射频功率源向下电极3施加5～30W的射频功率，优选10～20W的射频功率；或者利用射频功率源使下电极3获得负的直流电压，从而使下电极3的电位低于介质窗2的电位。
本实施例提供的等离子体刻蚀方法，向所述下电极施加功率，并所述下电极的电位低于所述介质窗的电位，以使等离子体中的正离子偏离介质窗，从而减轻等离子体对已经沉积在介质窗表面的刻蚀产物的溅射，进而可以减少缺陷的数量。
本实施例提供的等离子体刻蚀方法可以用于实施硅浅沟槽隔离工艺中的固化步骤和去胶步骤。下文将详细介绍硅浅沟槽隔离工艺的具体步骤。
图2为本发明实施例硅浅沟槽隔离方法的流程图。如图2所示，本实施例提供的硅浅沟槽隔离方法包括以下步骤：
步骤S10，在晶片的表面制作刻蚀阻挡层。
在基片的表面形成刻蚀阻挡层，刻蚀阻挡层可以为氮化物层，或者为氮化物层和其它膜层的叠层结构。其中，氮化物可以为氮化硅。
步骤S20，利用图形化工艺在刻蚀阻挡层表面制作光掩膜图形。
首先，在刻蚀阻挡层的表面涂布光掩膜层，其可以包括抗反射层以及位于抗反射层表面的光刻胶层。光刻胶采用193nm以下波长的光刻胶。抗反射层和光刻胶层可以利用旋涂工艺形成。然后，通过常规的掩膜、曝光、显影、清洗等工艺图案化光掩膜层，从而获得所需的光掩膜图形。
步骤S30，使所述光掩膜图形固化，并在固化所述光掩膜图形时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
固化光掩膜图形也就是固化光刻胶的过程。固化光掩膜图形的具体工艺参数参见表2-1为：
表2-1
  反应腔室内的压力   5～20mTorr
  上电极功率   800～1200W
  下电极功率   5～30W
  HBr气体流量   100～300sccm
  工艺时间   30～60s
在步骤S30中，在下电极上施加5～30W的射频功率，优选施加10～20W的射频功率，以使下电极的电位低于介质窗的电位，这样既可以避免损伤晶片，又可以降低等离子体中正离子碰撞介质窗的几率，进而减少缺陷的数目，甚至可以完全消除缺陷。
需要指出的是，施加在下电极上的射频功率不易过高，以避免正离子轰击晶片而造成晶片的损伤。
步骤S40，刻蚀晶片的表面，以在所述晶片的表面获得沟槽。
利用等离子体干法刻蚀晶片的表面。在刻蚀过程中，采用的刻蚀气体包括Ar（氩气）以及CF4和CH2F2等含氟气体。在反应腔室内同时通入Ar气和含氟气体，其中，Ar气起到稀释含氟气体的作用，其流量为100sccm～500sccm。CF4的流量为10sccm～200sccm；CH2F2的流量为10sccm～100sccm。将气体电离为等离子体的射频电源5的输出功率为100W～1000W。反应腔室内的压力为5mTorr～20mTorr。刻蚀晶片的步骤也可以采用本领域熟知的其它等离子体刻蚀工艺参数或其它刻蚀方式进行加工。
步骤S50，利用氧基刻蚀气体形成的等离子体将所述晶片表面的光刻胶去除，并在去除所述光刻胶时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
利用等离子体去除光刻胶的步骤的具体工艺参数参见附件2-2。
表2-2
  反应腔室内的压力  15～60mTorr
  上电极功率  800～1200W
  下电极功率  5～30W
  氧气流量  10～300sccm
  工艺时间  30～60s
在步骤S50中，在下电极上施加5～30W的射频功率，优选施加10～20W的射频功率，以使下电极的电位低于介质窗的电位，这样既可以避免损伤晶片，又可以降低等离子体中正离子碰撞介质窗的几率，进而减少缺陷的数目。
需要指出的是，类似于步骤S30，施加在下电极上的射频功率不易过高，以避免正离子轰击晶片而造成晶片的损伤。
图3a为采用现有的硅浅沟槽隔离方法加工的晶片表面缺陷扫描（defect scan）图。图3b采用本实施例硅浅沟槽隔离方法加工的晶片表面缺陷扫描图。如图3a和图3b所示，采用现有的硅浅沟槽隔离方法加工的晶片表面的缺陷数量为32个，采用本实施例提供的硅浅沟槽隔离方法加工的晶片表面的缺陷数量仅为8个。由此可知，本实施例硅浅沟槽隔离方法大大减少了晶片表面缺陷的数量。
需要说明的是，本实施例是利用射频功率源向下电极施加了5～30W的射频功率，但本发明并不局限与此。本实施例还可以利用射频功率源使下电极获得负的直流偏压，并使下电极的电位比介质窗的电位低至少10V以上，优选下电极的电位比介质窗的电位低至少15V以上。
还需要说明的是，虽然上述实施例是以晶片为基底进行说明，但本发明并不局限与此。基底也可以根据具体情况采用蓝宝石、铟锡氧化物等其它材料。
本实施例提供的硅浅沟槽隔离方法，在实施固化光掩膜图形步骤和去除光刻胶步骤中，向所述下电极施加功率，并所述下电极的电位低于所述介质窗的电位，以使等离子体中的正离子偏离介质窗，从而减轻等离子体对已经沉积在介质窗表面的刻蚀产物的溅射，进而可以减少缺陷的数量，甚至可以完全消除缺陷。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种等离子体刻蚀方法，其基于的等离子体设备包括反应腔室、下电极和射频电源，在所述反应腔室的顶部设有介质窗，所述射频电源从所述介质窗向所述反应腔室内施加射频能量，用于承载加工件的所述下电极设置在所述反应腔室内的底部并与所述介质窗相对，其特征在于，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
2.根据权利要求1所述的等离子体刻蚀方法，其特征在于，通过射频电源向所述下电极施加功率，并使所述下电极获得负的直流电压，而且所述下电极的电位比所述介质窗的电位低至少10V。
3.根据权利要求2所述的等离子体刻蚀方法，其特征在于，所述下电极的电位比所述介质窗的电位低至少15V。
4.根据权利要求1所述的等离子体刻蚀方法，其特征在于，施加在所述下电极的功率为5～30W的射频功率，以使所述下电极的电位低于所述介质窗的电位。
5.根据权利要求4所述的等离子体刻蚀方法，其特征在于，施加在所述下电极的功率为10～20W的射频功率，以使所述下电极的电位低于所述介质窗的电位。
6.一种硅浅沟槽隔离方法，其特征在于，包括：
步骤A.提供等离子体加工设备，所述等离子体加工设备包括反应腔室、下电极和射频电源，在所述反应腔室的顶部设有介质窗，所述射频电源从所述介质窗向所述反应腔室内施加射频能量，用于承载加工件的所述下电极设置在所述反应腔室内的底部并与所述介质窗相对；
步骤B.在晶片的表面制作刻蚀阻挡层；
步骤C.利用图形化工艺在所述刻蚀阻挡层表面制作光掩膜图形；
步骤D.使所述光掩膜图形固化，并在固化所述光掩膜图形时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位；
步骤E.刻蚀所述晶片的表面，以在所述晶片的表面获得沟槽；
步骤F.利用氧基刻蚀气体形成的等离子体将所述晶片表面的光刻胶去除，并在去除所述光刻胶时，向所述下电极施加功率，并使所述下电极的电位低于所述介质窗的电位。
7.根据权利要求6所述的硅浅沟槽隔离方法，其特征在于，在步骤D和步骤F中，向所述下电极施加5～30W的射频功率。
8.根据权利要求7所述的硅浅沟槽隔离方法，其特征在于，在步骤D和步骤F中，向所述下电极施加10～20W的射频功率。
9.根据权利要求6所述的硅浅沟槽隔离方法，其特征在于，在所述步骤D中，反应腔室内的压力为5～20mTorr，施加在所述上电极功率为800～1200W，HBr气体的流量为10～300sccm，刻蚀时间为30～60s。
10.根据权利要求6所述的硅浅沟槽隔离方法，其特征在于，在所述步骤E中，反应腔室内的压力为15～60mTorr，施加在所述上电极功率为800～1200W，氧气的流量为10～300sccm，刻蚀时间为30～60s。
CN201210345242.5A 2012-09-17 2012-09-17 一种等离子体刻蚀方法及硅浅沟槽隔离方法 Active CN103681192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210345242.5A CN103681192B (zh) 2012-09-17 2012-09-17 一种等离子体刻蚀方法及硅浅沟槽隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210345242.5A CN103681192B (zh) 2012-09-17 2012-09-17 一种等离子体刻蚀方法及硅浅沟槽隔离方法

Publications (2)

Publication Number Publication Date
CN103681192A true CN103681192A (zh) 2014-03-26
CN103681192B CN103681192B (zh) 2017-10-13

Family

ID=50318411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210345242.5A Active CN103681192B (zh) 2012-09-17 2012-09-17 一种等离子体刻蚀方法及硅浅沟槽隔离方法

Country Status (1)

Country Link
CN (1) CN103681192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022063112A1 (zh) * 2020-09-27 2022-03-31 北京北方华创微电子装备有限公司 半导体反应腔室

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604266A (zh) * 2004-11-12 2005-04-06 哈尔滨工业大学 等离子体脉冲注入的装置
CN101158022A (zh) * 2007-10-31 2008-04-09 大连海事大学 奥氏体不锈钢电子束辅助等离子体表面改性方法及设备
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101476107A (zh) * 2008-01-02 2009-07-08 北京长城钛金公司 无弧斑的真空电弧离子镀膜技术
CN101667524A (zh) * 2008-09-03 2010-03-10 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及应用该反应腔室的等离子体处理设备
US20110214815A1 (en) * 2004-06-21 2011-09-08 Akira Koshiishi Plasma processing apparatus and method
CN102222613A (zh) * 2010-04-13 2011-10-19 富士胶片株式会社 等离子体氧化方法和等离子体氧化设备
CN102522364A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 浅沟槽隔离结构及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110214815A1 (en) * 2004-06-21 2011-09-08 Akira Koshiishi Plasma processing apparatus and method
CN1604266A (zh) * 2004-11-12 2005-04-06 哈尔滨工业大学 等离子体脉冲注入的装置
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101158022A (zh) * 2007-10-31 2008-04-09 大连海事大学 奥氏体不锈钢电子束辅助等离子体表面改性方法及设备
CN101476107A (zh) * 2008-01-02 2009-07-08 北京长城钛金公司 无弧斑的真空电弧离子镀膜技术
CN101667524A (zh) * 2008-09-03 2010-03-10 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及应用该反应腔室的等离子体处理设备
CN102222613A (zh) * 2010-04-13 2011-10-19 富士胶片株式会社 等离子体氧化方法和等离子体氧化设备
CN102522364A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 浅沟槽隔离结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022063112A1 (zh) * 2020-09-27 2022-03-31 北京北方华创微电子装备有限公司 半导体反应腔室

Also Published As

Publication number Publication date
CN103681192B (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
US9960031B2 (en) Plasma processing apparatus and plasma processing method
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
TW201705269A (zh) 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
TW200845185A (en) Plasma processing method
JP2007019386A (ja) 半導体チップの製造方法
TW201601205A (zh) 自單粒化晶粒側壁移除殘留物
KR101465107B1 (ko) 플라즈마 에칭 방법
US20190157051A1 (en) Method for cleaning chamber
CN102737961A (zh) 减少光刻胶掩膜倒塌或移位的方法
CN103681192A (zh) 一种等离子体刻蚀方法及硅浅沟槽隔离方法
TWI570804B (zh) A method of forming a notch at the bottom of the hole during the etching process, and a method of forming the hole
WO2015172505A1 (zh) 一种离子注入的方法
JP5642427B2 (ja) プラズマ処理方法
CN104157590A (zh) 电子束缺陷扫描装置及方法
JP2009032872A (ja) 半導体装置の製造方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JP4979430B2 (ja) プラズマエッチング方法
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
US20130078815A1 (en) Method for forming semiconductor structure with reduced line edge roughness
CN102376562B (zh) 用于半导体工艺的灰化处理方法
EP3029730B1 (en) Bonded wafer manufacturing method
CN101308767B (zh) 临场修补等离子体损害基底的方法与晶体管元件的制造方法
KR101131740B1 (ko) 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
KR100790241B1 (ko) 비이오엘 공정용 웨이퍼 에지의 베벨식각방법
KR100800687B1 (ko) 플라즈마 애싱장비의 시즈닝 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant