CN102222613A - 等离子体氧化方法和等离子体氧化设备 - Google Patents
等离子体氧化方法和等离子体氧化设备 Download PDFInfo
- Publication number
- CN102222613A CN102222613A CN2011100929936A CN201110092993A CN102222613A CN 102222613 A CN102222613 A CN 102222613A CN 2011100929936 A CN2011100929936 A CN 2011100929936A CN 201110092993 A CN201110092993 A CN 201110092993A CN 102222613 A CN102222613 A CN 102222613A
- Authority
- CN
- China
- Prior art keywords
- substrate
- plasma
- plasma oxidation
- bias
- vmax
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003647 oxidation Effects 0.000 title claims abstract description 121
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 150000001450 anions Chemical class 0.000 claims description 22
- 150000001768 cations Chemical class 0.000 claims description 9
- 238000007667 floating Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 14
- 238000005513 bias potential Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 238000005259 measurement Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- -1 oxygen ion Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009257 reactivity Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Plasma Technology (AREA)
Abstract
等离子体氧化方法和等离子体氧化设备，该方法包括步骤：用含氧的处理气体来产生含氧等离子体；对放置在工作台上的衬底施加偏压；以及将含氧等离子体中的正离子和负离子发射到衬底上从而对衬底执行等离子体氧化，同时控制衬底的偏压电位以使得偏压电位的最大值Vmax和最小值Vmin以及等离子体电位Vp满足以下关系：Vmin＜Vp＜Vmax。
Description
技术领域
本发明涉及等离子体氧化方法和等离子体氧化设备，尤其涉及在半导体加工过程中所使用的通过将氧等离子体发射到硅衬底上来使硅氧化以形成氧化硅膜的等离子体氧化方法和等离子体氧化设备。
背景技术
在半导体设备的制造过程中，例如通过使硅衬底氧化来在该硅衬底的表面上形成氧化硅膜的步骤是重要步骤。使硅氧化的方法通常用到热氧化方法，但该方法伴随着1000℃的高处理温度，并有可能使硅衬底中的杂质扩散。因此提出了使用等离子体氧化的硅氧化方法。
例如，日本专利申请公开第11-121448号公开了一种制造氧化硅膜的方法，该方法中，向硅衬底施加一个正的或负的偏压并将硅衬底保持在室温下，以此方法来执行硅衬底表面的等离子体氧化，从而产生出在室温下显示MOS特性的超薄氧化硅膜。
另外，日本专利申请公开第2005-294551号公开了一种对硅衬底之类的硅处理对象进行氧化处理的方法，该方法中，将硅处理对象暴露在包括氧原子团的等离子体中并且通过向衬底施加DC电压执行各向异性氧化，从而在低于1000℃的温度下对硅处理对象执行各向异性氧化。
另外，日本专利申请公开第2004-47950号公开了一种制造半导体设备的方法，该方法中，为了在对衬底的表面执行氮处理或氧化处理时能在低价和低温条件下形成厚且均匀的加工膜，可使用改良的磁控管等离子体处理设备来形成氧化膜，该改良的磁控管等离子体处理设备能够独立于等离子体的产生来控制注入到衬底的离子能量，能够将包括了元素氧的气体提供到处理室中，并能够借助高频电场和磁场来在包括元素氧的气体中执行等离子体放电，从而对处理对象进行氧化，其中的高频电场是通过向圆柱电极施加高频功率而得到的，并且磁场是通过磁场线形成装置得到的。
而且，日本专利申请公开第2002-280369号公开了一种针对硅衬底的氧化膜形成设备，其中，为了形成与集成电路进一步增加的密度和更精细的构造相协调的氧化硅膜，产生包括氧的等离子体并将所产生的等离子体中的负氧离子发射到硅衬底上。
然而，在使用等离子体氧化的硅氧化方法中，很少有400℃或更低的低温处理实际范例，并且在以400℃或更低的低温执行处理时，氧化速率变慢并且很难产生厚的氧化膜。而且，在使用了正离子和负离子的等离子体氧化方法中，当使用“正离子”和“负离子”之一时，由于发生充电现象，氧化速率降低并且很难对厚膜进行氧化。
例如，根据日本专利申请公开第11-121448号所描述的方法，当对半导体之类非常薄的膜进行氧化时，氧化速率很低，因此可以控制膜厚度并且生产率不成问题。然而，如果将正偏压施加到硅衬底，则主要是负离子到达衬底，而如果施加的是负偏压，则正离子到达衬底。以此方式，根据施加正偏压和负偏压之一的方法，也就是施加DC(直流)偏压的方法，会发生充电现象并且很难形成厚氧化膜，而且由于较低的氧化速率还存在生产率差的问题。
另外，在日本专利申请公开第2005-294551号所描述的方法中，以突出形状的上表面和底表面被氧化而侧表面不被氧化的方式来使用离子完成各向异性氧化。然而，如果将DC电压施加到衬底，可能由于正离子和负离子之一的吸引而发生充电现象。而且，由于充电现象的影响，以及很难形成厚氧化膜，所以氧化速率低且生产率差。
另外，根据日本专利申请公开第2004-47950号所描述的方法，由可变阻抗控制衬底的电位，并通过控制离子能量来执行氧化。然而，如果由可变阻抗控制衬底电位的话，不可能将自偏压Vdc的值控制为正电位，而且Vdc的值与对峰-峰电压Vpp的控制同时改变。因此，由于无法单独控制Vdc和Vpp，所以对氧化条件的范围存在限制，因此很难实现厚氧化膜和改进氧化速率。
而且，根据日本专利申请公开第2002-280369号所描述的方法，通过将负离子照射到衬底上来执行氧化，并且通过由变压器耦合施加RF(高频波)和DC(直流)来发射负离子。然而，如果仅使用了负离子，则有可能因为发生充电现象而很难实现厚膜，并且氧化速率较低。而且，如果氧化期间的峰-峰电压Vpp与自偏压Vdc都过高，则等离子体形成在工作台附近并且很难实现引起较小损坏的氧化。另外在日本专利申请公开第2002-280369号中，使用了400kHz和1MHz的偏压施加频率，并且在低频情况下，氧化膜变成电容器并变得难以施加偏压。因此，在形成厚氧化膜时，很难获得施加偏压的效果，因此很难获得厚膜。
发明内容
考虑以上情况设计出本发明，其目的是提供一种等离子体氧化方法和等离子体氧化设备，能够对厚膜进行氧化，同时即使是在衬底温度低的时候也还能通过改进氧化速率来使氧化在低温下进行。
为了达到上述目的，本发明的一个方面涉及一种等离子体氧化方法，包括步骤：用含氧的处理气体来产生含氧等离子体；对放置在工作台上的衬底施加偏压；以及将含氧等离子体中的正离子和负离子发射到衬底上从而对衬底执行等离子体氧化，同时控制衬底的偏压电位以使得偏压电位的最大值Vmax和最小值Vmin以及等离子体电位Vp满足以下关系：Vmin＜Vp＜Vmax。
根据本发明的这一方面，通过施加一个其值被控制为Vmax大于Vp的衬底偏压，可以有效地将等离子体中的负离子吸引到衬底中，并且改善了反应性。结果，能够改善等离子体氧化速率，还能够改善膜质量，并且可以在低温下形成膜。另外，由于Vmi n小于Vp，所以能够限制由充电现象引起的氧化速率下降。因此，即使衬底温度较低也能够改进氧化速率，并且使得在低温下对衬底进行氧化成为可能，并且能够形成厚氧化膜。
例如在400℃的低衬底温度下可以氧化一个厚膜，并且能够以较高的速度通过对硅衬底进行氧化来形成硅氧化膜以及在硅衬底上形成沟槽。
优选地，由工作台中配备的高频波施加装置来控制施加到衬底的偏压。
优选地，高频波施加装置通过变压器耦合系统来施加直流电压和高频电压。
根据本发明的该方面，可以独立地控制衬底偏压的峰-峰电压Vpp和自偏压Vdc。
优选地，工作台位于在对衬底进行等离子体氧化期间浮动电位等于或大于0V的区域内。
根据本发明的该方面，可以使大量的负离子出现在位于工作台上的衬底上。
优选地，衬底的偏压电位最大值Vmax和等离子体电位Vp满足以下关系：Vmax＜Vp+30[V]。
根据本发明的该方面，可以以较高的效率将等离子体中的负离子吸引到衬底中，因此能够改进等离子体氧化速率，还能够改善膜质量，并且使低温下的膜形成成为可能。
优选地，在衬底的温度为200℃或更低时，衬底的偏压电位最小值Vmin和等离子体电位Vp满足以下关系：Vmin＜Vp-5[V]。
根据本发明的该方面，可以抑制由于充电现象引起的氧化速率的下降。
优选地，通过等离子体氧化方法进行氧化的衬底由硅或铝制成。
为了实现上述目的，本发明的另一方面涉及一种等离子体氧化设备，包括：等离子体产生单元，用来产生含氧等离子体；工作台，其上放置有衬底；以及高频波施加装置，用来将偏压施加到置于工作台上的衬底，其中，等离子体氧化设备在将偏压施加到衬底的同时对衬底执行等离子体氧化，所述等离子体氧化是这样被执行的：通过将含氧等离子体中的正离子和负离子发射到衬底上来对衬底执行等离子体氧化同时控制衬底的偏压电位以使得偏压电位的最大值Vmax和最小值Vmin以及等离子体电位Vp满足以下关系：Vmin＜Vp＜Vmax。
根据本发明的这一方面，通过施加一个其值被控制为Vmax大于Vp的衬底偏压，可以有效地将等离子体中的负离子吸引到衬底中，并且改善了反应性。结果，能够改善等离子体氧化速率，还能够改善膜质量，并且可以在低温下形成膜。另外，由于Vmin小于Vp，所以能够限制由充电现象引起的氧化速率下降。因此，即使衬底温度较低也能够改进氧化速率，并且使得在低温下对衬底进行氧化成为可能，并且能够形成厚氧化膜。
优选地，高频波施加装置通过变压器耦合系统来施加直流电压和高频电压。
根据本发明的该方面，可以独立地控制衬底偏压的峰-峰电压Vpp和自偏压Vdc。
优选地，工作台位于在对衬底进行等离子体氧化期间浮动电位等于或大于0V的区域内。
根据本发明的该方面，可以使大量的负离子出现在位于工作台上的衬底上。
优选地，衬底的偏压电位最大值Vmax和等离子体电位Vp满足以下关系：Vmax＜Vp+30[V]。
根据本发明的该方面，可以以较高的效率将等离子体中的负离子吸引到衬底中，因此能够改进等离子体氧化速率，还能够改善膜质量，并且使低温下的膜形成成为可能。
优选地，在衬底的温度为200℃或更低时，衬底的偏压电位最小值Vmin和等离子体电位Vp满足以下关系：Vmin＜Vp-5[V]。
根据本发明的该方面，可以抑制由于充电现象引起的氧化速率的下降。
根据本发明，由于施加了一个其值被控制为Vmax大于Vp的衬底偏压，因此可以有效地将等离子体中的负离子吸引到衬底中，并且因此改善了反应性，改善了等离子体氧化速率，还改善了膜质量，并且使得在低温下形成膜也成为可能。另外，由于Vmin小于Vp，所以能够限制由充电现象引起的氧化速率下降。因此，即使衬底温度较低也能够改进氧化速率，并且使得在低温下对衬底进行氧化成为可能，以及能够形成厚氧化膜。
附图说明
下面将参考附图来解释本发明的优选实施例及其目的和优点，
在附图中相似的参考标号表示图中相同或相似的部分，其中：
图1是示出与本发明一个实施例相关的等离子体氧化设备的组成的截面图；
图2是示出对工作台上的衬底施加的衬底偏压的电压波形的一个示例的示图；
图3是示出与介电窗相距距离Z处的浮动电位Vf的测量结果的示图；
图4是示出与介电窗相距距离Z处的等离子体电位Vp的测量结果的示图；
图5是示出当衬底温度为400℃时与Vpp和Vdc相关的氧化膜厚度的测量结果的示图；
图6是示出当Vpp和Vdc的值转化成Vmax和Vmin的值时对图5中氧化膜厚度的测量结果的示图：在图6的(a)和(b)中，水平轴表示Vmin而竖直轴表示氧化膜厚度，而在图6的(c)中，水平轴表示Vmax而竖直轴表示氧化膜厚度；
图7是示出当衬底温度为200℃时与Vpp和Vdc相关的氧化膜厚度的测量结果的示图；
图8是示出当Vpp和Vdc的值转化成Vmax和Vmin的值时对图7中氧化膜厚度的测量结果的示图：在图8的(a)和(b)中，水平轴表示Vmax而竖直轴表示氧化膜厚度，示出了针对各个Vmin值的数据，而在图8的(c)中，水平轴表示Vmi n而竖直轴表示氧化膜厚度。
具体实施方式
图1是示出与本发明一个实施例相关的等离子体氧化设备的组成的截面图。
如图1所示，该等离子体氧化设备10包括真空室12(真空瓶)；将处理气体引入部分14提供在真空室12的上部并将生产等离子体的处理气体通过该引入部分14而引入。尽管未在图中示出，可以为处理气体引入部分14提供一个质量流量控制器(MFC)，以使得在对处理气体的流量体积进行控制的同时将处理气体提供到真空室12内部。
另外，排气部分11包括排气泵(未示出)和压力调节机构(未示出)，它们被连接到真空室12，并且通过这两个机构能调节等离子体氧化处理中所使用的气体流量体积和处理压力。
另外，用于保持和固定作为处理对象的衬底16的工作台18被放置在真空室12的内部的底部中。在工作台18内提供一个用于控制工作台温度的加热器(未示出)，以使得通过温度调节单元20可以控制工作台温度。形成处理对象的衬底16例如可由硅或铝制成，但并不限于这些材料。
此外，为了控制施加到衬底16的衬底偏压，通过变压器耦合型匹配箱50来为工作台18串联提供高频电源52(偏压高频电源)和DC电源54(偏压DC电源)来作为高频施加装置。
如图1所示，高频电源52连接到缠绕变压器56的铁心57的初级侧绕组线，DC电源54经电阻器58连接到次级侧绕组线。通过这种组合，通过叠加的高频电压和DC电压而形成的衬底偏压经过变压器56从高频电源52和DC电源54施加到工作台18上的衬底16。
另外，经过介电窗(微波引入窗)22来在真空室12的上表面上提供连接到微波产生源(未示出)的微波引入部分24。微波产生源例如包括磁电管，并且其用来产生2.45GHz的微波。微波频率可在0.8到20GHz的范围内选择。
微波被模式转换器(未示出)转换成TM模式或TE模式等，并通过波导管(未示出)传播。另外，尽管未在图中示出，但在微波的波导路径中提供有隔离器或阻抗匹配箱等。
隔离器防止反射的微波返回到微波产生源并用来吸收这些反射。
另外，阻抗匹配箱具有功率计用来确定从微波产生源提供到负载的行进波以及由负载反射而要返回到微波产生源的反射波各自的强度和相位。阻抗匹配箱具有在微波产生源和负载侧之间进行匹配的功能，并包括短线调谐器等。
对于用作处理气体的气体而言，可以使用一种诸如O2、O3、H2O、N2O等之类的包括了氧的气体。而且，还可以使用将含氧气体与Ar、N2、He、Kr或xe之类的惰性气体混合而成的混合气体来作为处理气体。将处理气体以预定流速提供到真空室12的内部，并通过压力调节机构(未示出)来调节真空室12内的压力。而且，尽管未在图中示出，在压力调节机构后还提供了诸如涡轮泵或干燥泵之类的真空排气机构。
而且，介电窗22将微波产生源(未示出)所提供的微波传送到真空室12的内部，同时该介电窗22还作为真空室12的隔断墙。对于介电窗22而言例如可以使用石英、氧化铝、氮化铝等。
另外，衬底16被固定到工作台18，并被容纳和安装在真空室12内。尽管未在图中示出，通过利用夹钳机构或静电卡盘机构作为固定衬底16的装置来将衬底16固定到工作台18上，可以将工作台的温度有效地传递到衬底16。
温度调节单元20通过内建在工作台18中的加热器来控制工作台温度。工作台温度被控制在200到400℃。如果工作台温度被控制在200℃或以下，则将加热器和使温度调节液通过的液流通道内建在工作台18中，并通过将工作台18连接到控制温度调节液的温度的冷却器来对工作台18的温度进行调节。另外，为了控制工作台温度，为工作台18提供一个温度计(未示出)并以工作台18表现为指定温度的方式来用温度调节单元20对温度进行控制。
希望偏压高频电源是一个低频电源，并希望低频电源例如是在100(kHz)到4(MHz)范围内。高频电源的输出波形不限于正弦曲线波形，而还可以是方波或三角波等。
高频电源的输出以及DC电源的输出是由一个未示出的控制电路来控制的，并且能够对每一个输出进行适当的调整。通过调整高频电源的输出，可以将衬底偏压的峰-峰电压(峰到峰电位差)Vpp的值设置为期望值。
通过调整DC电源的输出，可以将衬底偏压的自偏压Vdc的值设置为期望值。
以此方式，在使用高密度等离子体的等离子体氧化设备(干刻蚀设备)中，通过一种变压器耦合类型的偏压施加装置(高频施加装置)，即在衬底偏压施加单元中使用高频电源与DC电源的组合的类型，可以实现分别且独立地控制衬底偏压的峰-峰电压Vpp和自偏压Vdc。因此，可以施加Vmax值等于或大于Vp的衬底偏压，因此可将正偏压施加到衬底16。
通过上述组件，在高密度等离子体的下游区域中执行对衬底16的等离子体氧化。
图2是示出对工作台18上的衬底16施加的衬底偏压的电压波形的一个示例的示图。图2在水平轴上描绘时间并在竖直轴上描绘电压，Vmax表示电压波形的最大值，Vmin表示电压波形的最小值。而且，Vp表示等离子体电位。
如图2所示，通过施加Vdc使整个波形为正，并且建立了关系Vmin＜Vp＜Vmax。如果电位大于Vp，则将负离子发射到衬底16上，而如果电位小于Vp，则将正离子发射到衬底16上。
如图2所示，特别地，通过施加Vmax的值受控等于或大于Vp的衬底偏压，则可以有效地将等离子体中的负离子吸引到衬底中，因此改善了反应性，使等离子体氧化速率上升，改进了膜质量并且还能在低温下形成膜。另外，由于Vmin等于或小于Vp，则可以抑制由于充电现象造成的氧化速率的减小。下面将对此进行详细描述。
下面将描述使用图1所示的等离子体氧化设备10对硅衬底执行等离子体氧化从而形成氧化膜(绝缘膜)的方法。
首先，使用公知的清洁方法来对硅衬底的表面进行清洁。例如在RCA清洁中去除有机材料/金属/微粒，并且用含缓冲剂的氢氟酸进行清洁来去除硅衬底表面上的自然氧化膜。随后将硅衬底(衬底16)放置在工作台18上。
接下来，将处理气体从处理气体引入部分14引入到真空室12。如先前所述，所使用的处理气体应为含氧气体，可以是O2、O3、H2O、N2O等。而且，还可使用包括含氧气体和惰性气体(如Ar、N2、He、Kr或Xe)的混合气体。在该示例情况中，使用了氧气并将流速设置为500sccm。
真空室12中气压(引入气体时的真空度)的理想范围是1到100Pa。在该情况中，将气压设置为6.6Pa。另外，微波输出应为50到5000W，在该情况中输出为500W。
衬底偏压应当经变压器耦合型匹配箱50来使用100kHz到4MHz的高频波，在实现该实验的过程中将频率基本设置为2MHz。
此处要求施加到衬底偏压的高频波的频率等于或小于负氧离子的离子等离子体频率。因为如果施加到偏压的频率高于离子等离子体频率，则离子无法跟随，因此如果施加到偏压的频率高于负氧离子的离子等离子体频率，就不可能照射负氧离子。
更具体的，离子等离子体频率fi可由以下公式(1)和公式(2)确定。
表达式1
表达式2
这里的ωpi表示离子等离子体角频率，e表示电荷，ne表示电子密度，ε0表示真空介电常数，mi表示离子质量。使用由上面的公式(1)所确定的离子等离子体角频率ωpi来根据公式(2)确定离子等离子体频率fi。
考虑到在形成最初的氧化膜之后将继续进行氧化，需要更高的施加频率。这是因为所形成的氧化膜将作为电容器。因此在该示例情况中，将频率基本上设置为如前所述的2MHz。
图3是示出在上述条件下与介电窗22相距距离Z[mm]处的浮动电位Vf的测量结果的示图。
可使用商用朗缪尔探针来进行测量。从图3可以看出，当与介电窗22的距离Z为150mm或更大时，浮动电位Vf是一个大约6V的均匀值。这表明希望下游区域和工作台18的位置距离介电窗22不小于150mm。为此，在该示例情况下，工作台18的位置被设置为与介电窗22相距200mm。
希望浮动电位Vf不小于0V，从而工作台18的位置成为在工作台18上的下游区域内存在大量负离子的地方。
图4是示出类似于上述浮动电位Vf的与介电窗22相距距离Z处的等离子体电位Vp的测量结果的示图。
如前所述，此次执行等离子体氧化时距介电窗22的距离Z为200mm，能够看出在这种情况下等离子体电位Vp大约为11.5V。
衬底温度应当从常温到400℃，在该情况下被设置成400℃。
在衬底温度为400℃、与介电窗22的距离为200mm、气压为50mTorr的条件下，通过调整高频输出和DC电源输出来将衬底偏压的Vpp设置为15到50V并将Vdc设置为0到25V，执行等离子体氧化并测量氧化膜的厚度。
图5是示出与Vpp和Vdc值相关的氧化膜厚度的测量结果的示图。
在图5中，将Vpp描绘在水平轴上并将Vdc描绘在竖直轴上，根据膜厚度用针对各个阶段的不同线条来描述关于峰-峰电压Vpp和自偏压Vdc每一个的氧化膜厚度。
在图5中，用点框A包围的部分是氧化膜比其他部分厚的一个部分。然而，在该情况下，很难导出Vpp与Vdc的理想值范围，因此将Vpp和Vdc的值转换成Vmax和Vmin的值。
图6示出了将Vpp和Vdc的值转化成Vmax和Vmin的值的结果。更具体地，图6示出了当在以下条件：Vmax＝5到50V且Vmin＝-27.5到17.5V执行等离子体氧化时描绘氧化膜厚度的测量数据的示图。
图6的(a)和(b)示出了对应于Vmax各个值的数据，在水平轴上描绘Vmin而在竖直轴上描绘氧化膜厚度，而图6的(c)示出了水平轴上的Vmax和竖直轴上的氧化膜厚度。另外，图6的(a)以2.5为增量描绘了从5到50之间的所有Vmax的测量数据，而图6的(b)仅示出了从11.5到30之间的Vmax值的数据。
从图6的(a)和(b)中不能显见用于获得厚氧化膜厚度的理想Vmin值。另一方面，在图6的(c)中可以看出在Vmax处在10到30V范围内时获得了氧化膜厚度的峰值。
这里，等离子体氧化中氧化膜厚度的峰值是在Vmax等于或大于等离子体电位Vp并且Vp＜Vmax＜Vp+30[V]时出现的。
Vmax等于或大于Vp的事实意味着在施加正偏压的条件下将负离子发射到衬底16上。而且，如果Vmax等于或大于Vp+30[V]，则氧化膜厚度具有低值，并且推断出这是因为发生了由氧离子引起的反面溅射或是因为由衬底周边部分中的等离子体点燃引起的等离子体氧化的氧化速率下降的原因等等。
结果，如果衬底温度为400℃，则希望控制Vmax以满足Vp＜Vmax＜Vp+30[V]。
另外，在衬底温度为200℃、与介电窗22的距离为200mm、气压为50mTorr的条件下，通过调整高频输出和DC电源输出来将衬底偏压电位的Vpp设置为15到50V并将Vdc设置为0到25V，执行等离子体氧化并测量氧化膜的厚度。图7示出了相应氧化膜厚度的测量结果。
在图7中，将Vpp描绘在水平轴上并将Vdc描绘在竖直轴上，并且类似于图5，根据膜厚度用针对各个阶段的不同线条来描述对应于Vpp值和Vdc值每一个的氧化膜厚度。在图7中，用点框B包围的部分是氧化膜比其他部分厚的一个部分。
另外，图8示出了将Vpp和Vdc的值转化成Vmax和Vmin的值的结果。更具体地，图8示出了当在以下条件：Vmax＝5到50V且Vmin＝-27.5到17.5V执行等离子体氧化时描绘氧化膜厚度的测量数据的示图。
图8的(a)和(b)示出了对应于Vmin各个值的数据，在水平轴上描绘Vmax而在竖直轴上描绘氧化膜厚度，且图8的(c)示出了水平轴上的Vmin和竖直轴上的氧化膜厚度。另外，图8的(a)以2.5为增量描绘了从-27.5到17.5之间的所有Vmin值的测量数据，而图8的(b)仅示出了5或更小的Vmin值的数据。
从图8的(a)和(b)中能够看出当衬底温度为200℃时与前面的情况类似，等离子体氧化所产生的氧化膜厚度的峰值是在Vmax等于或大于等离子体电位Vp并因此满足了Vp＜Vmax＜Vp+30[V]时出现的。
另外从示出了水平轴上的Vmin的图8的(c)中能够看出，当Vmin变成等于或小于Vp(11.5V或更小)时，氧化膜厚度变得更大。另外，当Vmin等于或小于5V时氧化膜厚度变得更大。这表明由于等离子体氧化温度较低，需要一定量的离子能量。
以此方式，如果衬底温度为200℃，则Vmax应当满足Vp＜Vmax＜Vp+30[V]，且应当满足Vmin＜Vp＜Vmax。另外还应当满足Vmax＜Vp+30[V]以及Vmi n＜Vp-5[V]。
如上所述，根据本实施例，Vpp和Vdc可被单独控制，所施加的衬底偏压电位满足Vmin＜Vp＜Vmax，而且还满足Vmax＜Vp+30[V]以及Vmin＜Vp-5[V]。因此，可以在低温下执行氧化，并且氧化速率可被改善。另外，由于偏压频率基本上为2MHz，则能够以高速执行氧化，并且进一步能够氧化厚膜同时产生较小的损坏。
以上详细描述了根据本发明一个实施例的等离子体氧化方法和等离子体氧化设备，但本发明并不限于前面提到的示例，在不偏离本发明实质的范围内能够进行各种可实现的改进或修改。
应当理解这里无意将本发明限制在所公开的特定形式内，相反本发明将覆盖落在所附权利要求表示的发明精神和范围内的所有修改、替代结构和等同物。
Claims (12)
1.一种等离子体氧化方法，包括步骤：
用含氧的处理气体来产生含氧等离子体；
对放置在工作台上的衬底施加偏压；以及
将含氧等离子体中的正离子和负离子发射到衬底上从而对衬底执行等离子体氧化，同时控制衬底的偏压电位以使得偏压电位的最大值Vmax和最小值Vmin以及等离子体电位Vp满足以下关系：
Vmin＜Vp＜Vmax。
2.如权利要求1所定义的等离子体氧化方法，其中由工作台中配备的高频波施加装置来控制施加到衬底的偏压。
3.如权利要求2所定义的等离子体氧化方法，其中高频波施加装置通过变压器耦合系统来施加直流电压和高频电压。
4.如权利要求1所定义的等离子体氧化方法，其中工作台位于在对衬底进行等离子体氧化期间浮动电位等于或大于0V的区域内。
5.如权利要求1所定义的等离子体氧化方法，其中衬底的偏压电位最大值Vmax和等离子体电位Vp满足以下关系：
Vmax＜Vp+30[V]。
6.如权利要求1所定义的等离子体氧化方法，其中在衬底的温度为200℃或更低时，衬底的偏压电位最小值Vmin和等离子体电位Vp满足以下关系：
Vmin＜Vp-5[V]。
7.如权利要求1所定义的等离子体氧化方法，其中通过等离子体氧化方法进行氧化的衬底由硅或铝制成。
8.一种等离子体氧化设备，包括：
等离子体产生单元，用来产生含氧等离子体；
工作台，其上放置有衬底；以及
高频波施加装置，用来将偏压施加到置于工作台上的衬底，
其中，等离子体氧化设备在将偏压施加到衬底的同时对衬底执行等离子体氧化，所述等离子体氧化是这样被执行的：通过将含氧等离子体中的正离子和负离子发射到衬底上来对衬底执行等离子体氧化，同时控制衬底的偏压电位以使得偏压电位的最大值Vmax和最小值Vmin以及等离子体电位Vp满足以下关系：
Vmin＜Vp＜Vmax。
9.如权利要求8所定义的等离子体氧化设备，其中高频波施加装置通过变压器耦合系统来施加直流电压和高频电压。
10.如权利要求8所定义的等离子体氧化设备，其中工作台位于在对衬底进行等离子体氧化期间浮动电位等于或大于0V的区域内。
11.如权利要求8所定义的等离子体氧化设备，其中衬底的偏压电位最大值Vmax和等离子体电位Vp满足以下关系：
Vmax＜Vp+30[V]。
12.如权利要求8所定义的等离子体氧化设备，其中在衬底的温度为200℃或更低时，衬底的偏压电位最小值Vmin和等离子体电位Vp满足以下关系：
Vmin＜Vp-5[V]。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-092291 | 2010-04-13 | ||
| JP2010092291A JP5388306B2 (ja) | 2010-04-13 | 2010-04-13 | プラズマ酸化方法及びプラズマ酸化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102222613A true CN102222613A (zh) | 2011-10-19 |
| CN102222613B CN102222613B (zh) | 2015-07-15 |
Family
ID=44761232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110092993.6A Expired - Fee Related CN102222613B (zh) | 2010-04-13 | 2011-04-13 | 等离子体氧化方法和等离子体氧化设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8404602B2 (zh) |
| JP (1) | JP5388306B2 (zh) |
| CN (1) | CN102222613B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681192A (zh) * | 2012-09-17 | 2014-03-26 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种等离子体刻蚀方法及硅浅沟槽隔离方法 |
| US20200411295A1 (en) * | 2019-06-26 | 2020-12-31 | Sumitomo Heavy Industries, Ltd. | Negative ion irradiation device |
| TWI770733B (zh) * | 2019-12-27 | 2022-07-11 | 日商住友重機械工業股份有限公司 | 負離子生成裝置及負離子生成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5486383B2 (ja) * | 2010-04-13 | 2014-05-07 | 富士フイルム株式会社 | ドライエッチング方法及び装置 |
| WO2012153767A1 (ja) * | 2011-05-09 | 2012-11-15 | 学校法人トヨタ学園 | 窒化処理方法及び窒化処理装置 |
| JP6257071B2 (ja) * | 2012-09-12 | 2018-01-10 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121448A (ja) * | 1997-10-15 | 1999-04-30 | Natl Res Inst For Metals | Ｍｏｓ特性を発現する極薄シリコン酸化膜の製造方法 |
| JP2002280369A (ja) * | 2001-03-19 | 2002-09-27 | Canon Sales Co Inc | シリコン基板の酸化膜形成装置及び酸化膜形成方法 |
| US20080236750A1 (en) * | 2007-03-27 | 2008-10-02 | Tokyo Electron Limited | Plasma processing apparatus |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160112A (ja) * | 1991-12-03 | 1993-06-25 | Toyota Central Res & Dev Lab Inc | プラズマ処理装置及びプラズマ処理方法 |
| JPH08203869A (ja) * | 1995-01-24 | 1996-08-09 | Yasuhiro Horiike | プラズマ処理方法及びその装置 |
| JPH11224796A (ja) * | 1998-02-05 | 1999-08-17 | Matsushita Electron Corp | プラズマ処理装置及びプラズマ処理方法 |
| JP2002033381A (ja) * | 2000-07-19 | 2002-01-31 | Mitsubishi Electric Corp | 素子分離絶縁膜の形成方法及び、半導体装置の製造方法 |
| KR20030077436A (ko) | 2002-03-26 | 2003-10-01 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
| US20030219989A1 (en) | 2002-04-03 | 2003-11-27 | Tadashi Terasaki | Semiconductor device producing method and semiconductor device producing apparatus |
| JP2004047950A (ja) | 2002-04-03 | 2004-02-12 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および半導体製造装置 |
| JP4643168B2 (ja) | 2004-03-31 | 2011-03-02 | 株式会社東芝 | シリコン基板の酸化処理方法 |
| WO2008096700A1 (ja) * | 2007-02-09 | 2008-08-14 | Canon Anelva Corporation | 酸化処理方法及び酸化処理装置 |
| JP5227734B2 (ja) * | 2008-10-15 | 2013-07-03 | ジョージア テック リサーチ コーポレーション | 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置 |
-
2010
- 2010-04-13 JP JP2010092291A patent/JP5388306B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-12 US US13/085,215 patent/US8404602B2/en not_active Expired - Fee Related
- 2011-04-13 CN CN201110092993.6A patent/CN102222613B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121448A (ja) * | 1997-10-15 | 1999-04-30 | Natl Res Inst For Metals | Ｍｏｓ特性を発現する極薄シリコン酸化膜の製造方法 |
| JP2002280369A (ja) * | 2001-03-19 | 2002-09-27 | Canon Sales Co Inc | シリコン基板の酸化膜形成装置及び酸化膜形成方法 |
| US20080236750A1 (en) * | 2007-03-27 | 2008-10-02 | Tokyo Electron Limited | Plasma processing apparatus |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681192A (zh) * | 2012-09-17 | 2014-03-26 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种等离子体刻蚀方法及硅浅沟槽隔离方法 |
| CN103681192B (zh) * | 2012-09-17 | 2017-10-13 | 北京北方华创微电子装备有限公司 | 一种等离子体刻蚀方法及硅浅沟槽隔离方法 |
| US20200411295A1 (en) * | 2019-06-26 | 2020-12-31 | Sumitomo Heavy Industries, Ltd. | Negative ion irradiation device |
| US11694877B2 (en) * | 2019-06-26 | 2023-07-04 | Sumitomo Heavy Industries, Ltd. | Negative ion irradiation device |
| TWI770733B (zh) * | 2019-12-27 | 2022-07-11 | 日商住友重機械工業股份有限公司 | 負離子生成裝置及負離子生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5388306B2 (ja) | 2014-01-15 |
| CN102222613B (zh) | 2015-07-15 |
| US20110250763A1 (en) | 2011-10-13 |
| JP2011222860A (ja) | 2011-11-04 |
| US8404602B2 (en) | 2013-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102222613B (zh) | 等离子体氧化方法和等离子体氧化设备 | |
| US8968838B2 (en) | Plasma processing in a capacitively-coupled reactor with trapezoidal-waveform excitation | |
| TWI538051B (zh) | 電漿處理裝置 | |
| US7763153B2 (en) | Method and apparatus for forming a crystalline silicon thin film | |
| JPH11162958A (ja) | プラズマ処理装置及びその方法 | |
| CN101156234A (zh) | 基板的氮化处理方法和绝缘膜的形成方法 | |
| JP4258549B2 (ja) | 結晶性シリコン薄膜の形成方法及び装置 | |
| JPH0773997A (ja) | プラズマｃｖｄ装置と該装置を用いたｃｖｄ処理方法及び該装置内の洗浄方法 | |
| US20030010453A1 (en) | Plasma processing apparatus and plasma processing method | |
| DE4128779C2 (de) | Verfahren zum Herstellen von Feinstrukturen und Vorrichtung zur Durchführung des Verfahrens sowie Verwendungen des Verfahrens und der Vorrichtung | |
| JPH0794130A (ja) | ラジカルの制御方法および装置 | |
| WO2016134558A1 (zh) | 一种刻蚀方法及基板 | |
| JPH03204925A (ja) | プラズマプロセス用装置および方法 | |
| Monaghan et al. | Measurement of nc-Si: H film uniformity and diagnosis of plasma spatial structure produced by a very high frequency, differentially powered, multi-tile plasma source | |
| JP3807127B2 (ja) | シリコン系薄膜の形成方法 | |
| JP2002151507A (ja) | 半導体素子の製造方法及びその装置 | |
| JPH08330278A (ja) | 表面処理方法および表面処理装置 | |
| US20060068605A1 (en) | Method of manufacturing oxide film and method of manufacturing semiconductor device | |
| JP3092559B2 (ja) | プラズマ処理装置及びこの装置のガスの導入方法 | |
| JPH09263948A (ja) | プラズマを用いた薄膜形成方法、薄膜製造装置、エッチング方法、及びエッチング装置 | |
| JPH0328370A (ja) | マイクロ波プラズマ処理装置 | |
| Ono et al. | Highly Anisotropic Etching of Polysilicon by Time-Modulation Bias | |
| JPH0776777A (ja) | 酸化シリコン膜形成方法及び装置 | |
| JPH02129371A (ja) | 堆積膜形成装置の洗浄方法 | |
| JP2004179346A (ja) | 成膜装置及び成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150715 Termination date: 20200413 |