JPH11121448A - Ｍｏｓ特性を発現する極薄シリコン酸化膜の製造方法 - Google Patents
Ｍｏｓ特性を発現する極薄シリコン酸化膜の製造方法Info
- Publication number
- JPH11121448A JPH11121448A JP28241397A JP28241397A JPH11121448A JP H11121448 A JPH11121448 A JP H11121448A JP 28241397 A JP28241397 A JP 28241397A JP 28241397 A JP28241397 A JP 28241397A JP H11121448 A JPH11121448 A JP H11121448A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- oxide film
- silicon substrate
- voltage
- oxidation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳ特性を発現する極薄シリコン酸化膜を
室温において製造する。 【解決手段】 プラズマプロセスを用いた酸化膜生成方
法において、シリコン基板に正・負バイアス電圧を印加
し、さらにシリコン基板を室温に保持する。
室温において製造する。 【解決手段】 プラズマプロセスを用いた酸化膜生成方
法において、シリコン基板に正・負バイアス電圧を印加
し、さらにシリコン基板を室温に保持する。
Description
【０００１】
【発明の属する技術分野】この出願の発明は、ＭＯＳ特
性を発現する極薄シリコン酸化膜の製造方法とこの方法
により得られる極薄シリコン酸化膜に関するものであ
る。さらに詳しくは、この出願の発明は、シリコン表面
の酸化絶縁膜の生成方法として有用なＭＯＳ特性を発現
する極薄シリコン酸化膜の製造方法とこの方法により得
られる極薄シリコン酸化膜に関するものである。
性を発現する極薄シリコン酸化膜の製造方法とこの方法
により得られる極薄シリコン酸化膜に関するものであ
る。さらに詳しくは、この出願の発明は、シリコン表面
の酸化絶縁膜の生成方法として有用なＭＯＳ特性を発現
する極薄シリコン酸化膜の製造方法とこの方法により得
られる極薄シリコン酸化膜に関するものである。
【０００２】
【従来の技術とその課題】従来より、極薄シリコン酸化
膜の生成方法として、熱酸化膜生成方法が知られている
が、近年、半導体デバイスの縮小化に伴い、膜厚１０ｎ
ｍ以下、さらには５ｎｍ以下の極薄シリコンの生成プロ
セスの確立が急務とされている。そこで、極薄領域にお
いて実用可能な酸化膜を得るには、均質性を保ちながら
膜厚を高精度（誤差１Å以下）に制御する必要があるた
め、Ｏ2 ガスのプラズマプロセスによってシリコン酸化
種を供給する方法（以下プラズマ酸化と略称）によって
極薄酸化膜を生成する試みがなされてきた。
膜の生成方法として、熱酸化膜生成方法が知られている
が、近年、半導体デバイスの縮小化に伴い、膜厚１０ｎ
ｍ以下、さらには５ｎｍ以下の極薄シリコンの生成プロ
セスの確立が急務とされている。そこで、極薄領域にお
いて実用可能な酸化膜を得るには、均質性を保ちながら
膜厚を高精度（誤差１Å以下）に制御する必要があるた
め、Ｏ2 ガスのプラズマプロセスによってシリコン酸化
種を供給する方法（以下プラズマ酸化と略称）によって
極薄酸化膜を生成する試みがなされてきた。
【０００３】しかしながら、従来のプラズマ酸化方法に
おいては、実用可能な酸化膜を得るためには、基板に正
バイアスを加えるとともに、基板温度を５００Ｋ以上に
保つことが必要とされているため、この条件では、酸化
膜成長速度が速すぎ、酸化膜厚が極薄領域である場合に
は膜厚の制御が困難であり、また、基板温度が高すぎる
ために酸化膜成長中に基板中に存在する不純物の拡散を
阻止できない等の問題点があった。さらに、従来の方法
によって生成された酸化膜は、膜厚が２０〜３０ｎｍと
厚い(D.A.Carl et al., J.Appl. Phys., 70, 3301(199
1))という問題があった。このため、従来では、酸化膜
を室温で生成し、膜厚５ｎｍ以下の領域においてＭＯＳ
（金属−酸化膜−半導体）特性を発現する酸化膜は得ら
れていない。
おいては、実用可能な酸化膜を得るためには、基板に正
バイアスを加えるとともに、基板温度を５００Ｋ以上に
保つことが必要とされているため、この条件では、酸化
膜成長速度が速すぎ、酸化膜厚が極薄領域である場合に
は膜厚の制御が困難であり、また、基板温度が高すぎる
ために酸化膜成長中に基板中に存在する不純物の拡散を
阻止できない等の問題点があった。さらに、従来の方法
によって生成された酸化膜は、膜厚が２０〜３０ｎｍと
厚い(D.A.Carl et al., J.Appl. Phys., 70, 3301(199
1))という問題があった。このため、従来では、酸化膜
を室温で生成し、膜厚５ｎｍ以下の領域においてＭＯＳ
（金属−酸化膜−半導体）特性を発現する酸化膜は得ら
れていない。
【０００４】そこで、この出願の発明は、室温で生成で
きるＭＯＳ特性を発現する極薄シリコン酸化膜とその製
造方法を提供することを目的とする。
きるＭＯＳ特性を発現する極薄シリコン酸化膜とその製
造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この出願の発明は、上記
の課題を解決するものとして、シリコン基板に正または
負バイアス電圧を印加し、もしくは印加することなし
に、シリコン基板を室温に保持してシリコン基板表面を
プラズマ酸化することを特徴とするＭＯＳ特性を有する
膜薄１０ｎｍ以下の極薄シリコン酸化膜の製造方法（請
求項１）を提供する。
の課題を解決するものとして、シリコン基板に正または
負バイアス電圧を印加し、もしくは印加することなし
に、シリコン基板を室温に保持してシリコン基板表面を
プラズマ酸化することを特徴とするＭＯＳ特性を有する
膜薄１０ｎｍ以下の極薄シリコン酸化膜の製造方法（請
求項１）を提供する。
【０００６】さらに、この出願の発明は、酸化膜厚が５
ｎｍ以下であることを特徴とする上記製造方法（請求項
２）を提供する。また、この出願の発明は、シリコン基
板表面において、ＭＯＳ特性を発現する膜厚１０ｎｍ以
下の極薄シリコン酸化膜（請求項３）と、さらには膜厚
が５ｎｍ以下の極薄シリコン酸化膜（請求項４）をも提
供する。
ｎｍ以下であることを特徴とする上記製造方法（請求項
２）を提供する。また、この出願の発明は、シリコン基
板表面において、ＭＯＳ特性を発現する膜厚１０ｎｍ以
下の極薄シリコン酸化膜（請求項３）と、さらには膜厚
が５ｎｍ以下の極薄シリコン酸化膜（請求項４）をも提
供する。
【０００７】
【発明の実施の形態】この出願の発明では、プラズマ酸
化において基板に正または負バイアスを印加することに
よって酸化成長速度をコントロールし、これによって極
薄領域での膜厚制御性を向上させ、さらに、基板温度を
室温に保つことによって、不純物の拡散を阻止してい
る。
化において基板に正または負バイアスを印加することに
よって酸化成長速度をコントロールし、これによって極
薄領域での膜厚制御性を向上させ、さらに、基板温度を
室温に保つことによって、不純物の拡散を阻止してい
る。
【０００８】このことにより、ＭＯＳ特性を発現する、
膜厚が１０ｎｍ以下、さらには５ｎｍ以下の極薄のシリ
コン酸化膜が提供されることになる。このような室温レ
ベルでの極薄シリコン酸化膜のプラズマ酸化による生成
は、これまでの公知の技術や知見からは全く想到できな
かったものであり、この発明の優位性は特筆されるもの
である。
膜厚が１０ｎｍ以下、さらには５ｎｍ以下の極薄のシリ
コン酸化膜が提供されることになる。このような室温レ
ベルでの極薄シリコン酸化膜のプラズマ酸化による生成
は、これまでの公知の技術や知見からは全く想到できな
かったものであり、この発明の優位性は特筆されるもの
である。
【０００９】以上の極薄シリコン酸化膜の生成について
は、排気して減圧し、いわゆる真空状態（たとえば１×
１０-5Ｐａ以下の圧力）とすることのできる真空チャン
バー内において、シリコン基板に正・負バイアスを印加
することのできる手段を備え、シリコン基板をプラズマ
酸化することのできる各種の態様の装置、システムが採
用される。
は、排気して減圧し、いわゆる真空状態（たとえば１×
１０-5Ｐａ以下の圧力）とすることのできる真空チャン
バー内において、シリコン基板に正・負バイアスを印加
することのできる手段を備え、シリコン基板をプラズマ
酸化することのできる各種の態様の装置、システムが採
用される。
【００１０】プラズマ酸化のための手段としては、たと
えばマイクロ波、高周波等の励起により生成させたプラ
ズマ、あるいはＥＣＲプラズマ、さらにはこれら各種プ
ラズマ生成手段により生成させたプラズマからのプラズ
マ粒子の輸送を介して供給したもの等として適宜なもの
を採用することができる。この場合のプラズマ酸化のた
めには、酸素含有ガスが用いられることになる。酸素ガ
スがその代表的なものとして示されるが、この発明のプ
ラズマ酸化を阻害しない限り、希ガスやＮ2 という不活
性ガス等を共存させてもよい。
えばマイクロ波、高周波等の励起により生成させたプラ
ズマ、あるいはＥＣＲプラズマ、さらにはこれら各種プ
ラズマ生成手段により生成させたプラズマからのプラズ
マ粒子の輸送を介して供給したもの等として適宜なもの
を採用することができる。この場合のプラズマ酸化のた
めには、酸素含有ガスが用いられることになる。酸素ガ
スがその代表的なものとして示されるが、この発明のプ
ラズマ酸化を阻害しない限り、希ガスやＮ2 という不活
性ガス等を共存させてもよい。
【００１１】シリコン基板に印加されるバイアス電圧に
ついては、一般的には−１００〜＋１００Ｖ程度、さら
に好ましくは−６０〜＋６０Ｖ程度を目安とすることが
できる。さらには、−６０〜＋１０Ｖの程度の範囲、た
とえば負バイアスの電圧が適当なものとして例示され
る。
ついては、一般的には−１００〜＋１００Ｖ程度、さら
に好ましくは−６０〜＋６０Ｖ程度を目安とすることが
できる。さらには、−６０〜＋１０Ｖの程度の範囲、た
とえば負バイアスの電圧が適当なものとして例示され
る。
【００１２】従来ではバイアス電圧の印加は膜の均質性
を損なうものとして好ましくないと考えられてきたが、
この発明における基板温度を室温とする方法では、バイ
アス電圧は印加しなくともよいし、あるいは印可しても
よい。特に負バイアス電圧ないしは６０Ｖ程度までの正
バイアス電圧の印加はより顕著に効果を生じる。また、
プラズマ酸化については、装置、システムの方式や規模
によっても相違するが、一般的には、酸素ガス（Ｏ2 ）
のプラズマ生成のための励起電力は８００Ｗ程度まで、
シリコン基板表面域でのプラズマ密度は６×１０11／ｃ
ｍ3 程度まで、たとえば１×１０5 〜６×１０11／ｃｍ
3 等の範囲を目安とすることができる。
を損なうものとして好ましくないと考えられてきたが、
この発明における基板温度を室温とする方法では、バイ
アス電圧は印加しなくともよいし、あるいは印可しても
よい。特に負バイアス電圧ないしは６０Ｖ程度までの正
バイアス電圧の印加はより顕著に効果を生じる。また、
プラズマ酸化については、装置、システムの方式や規模
によっても相違するが、一般的には、酸素ガス（Ｏ2 ）
のプラズマ生成のための励起電力は８００Ｗ程度まで、
シリコン基板表面域でのプラズマ密度は６×１０11／ｃ
ｍ3 程度まで、たとえば１×１０5 〜６×１０11／ｃｍ
3 等の範囲を目安とすることができる。
【００１３】なお、シリコン基板については、予めベー
キングして表面清浄化処理を行うようにしてもよい。以
下、実施例を示し、さらに詳しくこの発明について説明
する。
キングして表面清浄化処理を行うようにしてもよい。以
下、実施例を示し、さらに詳しくこの発明について説明
する。
【００１４】
【実施例】添付した図面の図１は、この発明を実施する
システムの一例を示したものである。たとえば、この図
１に示したように、真空チャンバー（１）はポンプ
（２）によって排気され、真空に保たれる。Ｏ2 ガスボ
ンベ（５）に蓄えられたＯ2 ガスは、その供給ライン
（４）からプラズマ発生領域（６）に導入され、パワー
コントローラによって制御されるプラズマ発生装置
（３）の作動によってプラズマ化される。
システムの一例を示したものである。たとえば、この図
１に示したように、真空チャンバー（１）はポンプ
（２）によって排気され、真空に保たれる。Ｏ2 ガスボ
ンベ（５）に蓄えられたＯ2 ガスは、その供給ライン
（４）からプラズマ発生領域（６）に導入され、パワー
コントローラによって制御されるプラズマ発生装置
（３）の作動によってプラズマ化される。
【００１５】表面に酸化膜が生成されるシリコン基板
（７）は、アースである真空チャンバー（１）に対して
正・負の電位を印加可能なサセプター（８）に配設さ
れ、基板電圧印加用電源（１３）によって負バイアス電
圧が印加される。試料ベーキングのために、サセプター
（８）の温度を室温以上に上昇させる場合には、抵抗線
（９）に電流を流すことで加熱することができる。
（７）は、アースである真空チャンバー（１）に対して
正・負の電位を印加可能なサセプター（８）に配設さ
れ、基板電圧印加用電源（１３）によって負バイアス電
圧が印加される。試料ベーキングのために、サセプター
（８）の温度を室温以上に上昇させる場合には、抵抗線
（９）に電流を流すことで加熱することができる。
【００１６】また、基板表面上に生成した酸化膜は、エ
リプソメータ用光源（１０）、エリプソメータ用入射光
学系（１１）、エリプソメータ用受光装置（１２）から
構成されるエリプソメータによって、その膜厚が測定さ
れる。添付した図面の図２は、この発明によって生成し
た酸化膜厚と酸化時間の関係を示したものである。
リプソメータ用光源（１０）、エリプソメータ用入射光
学系（１１）、エリプソメータ用受光装置（１２）から
構成されるエリプソメータによって、その膜厚が測定さ
れる。添付した図面の図２は、この発明によって生成し
た酸化膜厚と酸化時間の関係を示したものである。
【００１７】図１において、プラズマ発生領域（６）の
中心点から真空チャンバー（１）のシリコン基板（７）
の表面までの距離（Ｌ）は約１００ｍｍとし、供給ライ
ン（４）からＯ2 ガスの供給を行い、プラズマ発生装置
（３）での励起電力は２００〜６００Ｗ（プラズマ密度
１０7 〜１０8 ／ｃｍ3 ）、そして、サセプター（８）
を介してのバイアス電圧の範囲は、−６０〜＋６０Ｖと
した。
中心点から真空チャンバー（１）のシリコン基板（７）
の表面までの距離（Ｌ）は約１００ｍｍとし、供給ライ
ン（４）からＯ2 ガスの供給を行い、プラズマ発生装置
（３）での励起電力は２００〜６００Ｗ（プラズマ密度
１０7 〜１０8 ／ｃｍ3 ）、そして、サセプター（８）
を介してのバイアス電圧の範囲は、−６０〜＋６０Ｖと
した。
【００１８】この条件下においては、図２に示したよう
に、酸化膜厚は５ｎｍ以下の領域で膜厚制御が可能とな
った。また、生成した酸化膜の膜厚の均質性は０．１ｎ
ｍ以下であった。また、添付した図面の図３は、この発
明の方法によって生成した酸化膜（印加バイアス電圧−
６０Ｖ、基板温度は室温において生成した膜厚２．８ｎ
ｍ）のＭＯＳ特性（キャパシタンス−電圧特性）を示し
たものである。
に、酸化膜厚は５ｎｍ以下の領域で膜厚制御が可能とな
った。また、生成した酸化膜の膜厚の均質性は０．１ｎ
ｍ以下であった。また、添付した図面の図３は、この発
明の方法によって生成した酸化膜（印加バイアス電圧−
６０Ｖ、基板温度は室温において生成した膜厚２．８ｎ
ｍ）のＭＯＳ特性（キャパシタンス−電圧特性）を示し
たものである。
【００１９】図３に示したように、この発明によって生
成された酸化膜は、良好なＭＯＳ特性を示していた。
成された酸化膜は、良好なＭＯＳ特性を示していた。
【００２０】
【発明の効果】以上詳しく説明したように、この出願の
発明によって、シリコン基板のプラズマ基板のプラズマ
酸化プロセスにおいて、室温において、ＭＯＳ特性を発
現する極薄酸化膜の生成が可能とされる。
発明によって、シリコン基板のプラズマ基板のプラズマ
酸化プロセスにおいて、室温において、ＭＯＳ特性を発
現する極薄酸化膜の生成が可能とされる。
【図１】この発明を実施する装置システムの一例を示し
たものである。
たものである。
【図２】この発明によって生成した酸化膜厚と酸化時間
の関係を示した図である。
の関係を示した図である。
【図３】この発明の方法によって生成した酸化膜（印加
電圧−６０Ｖ、室温で生成した膜厚２．８ｎｍ）のＭＯ
Ｓ特性（キャパシタンス−電圧特性）を示した図であ
る。
電圧−６０Ｖ、室温で生成した膜厚２．８ｎｍ）のＭＯ
Ｓ特性（キャパシタンス−電圧特性）を示した図であ
る。
１ 真空チャンバー ２ ポンプ ３ プラズマ発生装置 ４ Ｏ2 ガスの供給ライン ５ Ｏ2 ボンベ ６ プラズマ発生領域 ７ シリコン基板 ８ サセプター ９ 抵抗線 １０ エリプソメータ用光源 １１ エリプソメータ用入射光学系 １２ エリプソメータ竪光装置 １３ 基板電圧印加用電源
Claims (4)
- 【請求項１】 シリコン基板に正または負バイアス電圧
を印加し、もしくは印加することなしに、シリコン基板
を室温に保持して、シリコン基板表面をプラズマ酸化す
ることを特徴とするＭＯＳ特性を発現する膜薄１０ｎｍ
以下の極薄シリコン酸化膜とその製造方法。 - 【請求項２】 生成される酸化膜厚が５ｎｍ以下である
請求項１の製造方法。 - 【請求項３】 シリコン基板表面にあって、ＭＯＳ特性
を発現する膜厚１０ｎｍ以下の極薄シリコン酸化膜。 - 【請求項４】 酸化膜厚が５ｎｍ以下の請求項３の極薄
シリコン酸化膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28241397A JP3345636B2 (ja) | 1997-10-15 | 1997-10-15 | 極薄シリコン酸化膜の生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28241397A JP3345636B2 (ja) | 1997-10-15 | 1997-10-15 | 極薄シリコン酸化膜の生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121448A true JPH11121448A (ja) | 1999-04-30 |
| JP3345636B2 JP3345636B2 (ja) | 2002-11-18 |
Family
ID=17652095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28241397A Expired - Lifetime JP3345636B2 (ja) | 1997-10-15 | 1997-10-15 | 極薄シリコン酸化膜の生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3345636B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800512B1 (en) * | 1999-09-16 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device |
| JP2005226088A (ja) * | 2004-02-10 | 2005-08-25 | Ulvac Japan Ltd | 成膜方法及び成膜装置 |
| CN102222613A (zh) * | 2010-04-13 | 2011-10-19 | 富士胶片株式会社 | 等离子体氧化方法和等离子体氧化设备 |
| JP2012109593A (ja) * | 2008-07-31 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1997
- 1997-10-15 JP JP28241397A patent/JP3345636B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800512B1 (en) * | 1999-09-16 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device |
| US7033874B2 (en) | 1999-09-16 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device including plasma bias for forming a second insulating film |
| JP2005226088A (ja) * | 2004-02-10 | 2005-08-25 | Ulvac Japan Ltd | 成膜方法及び成膜装置 |
| JP4613015B2 (ja) * | 2004-02-10 | 2011-01-12 | 株式会社アルバック | 成膜方法及び成膜装置 |
| JP2012109593A (ja) * | 2008-07-31 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9087745B2 (en) | 2008-07-31 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9111804B2 (en) | 2008-07-31 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10937897B2 (en) | 2008-07-31 | 2021-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102222613A (zh) * | 2010-04-13 | 2011-10-19 | 富士胶片株式会社 | 等离子体氧化方法和等离子体氧化设备 |
| US8404602B2 (en) | 2010-04-13 | 2013-03-26 | Fujifilm Corporation | Plasma oxidation method and plasma oxidation apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3345636B2 (ja) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129185B2 (en) | Substrate processing method and a computer readable storage medium storing a program for controlling same | |
| US6030666A (en) | Method for microwave plasma substrate heating | |
| JP3764594B2 (ja) | プラズマ処理方法 | |
| US20070134895A1 (en) | Nitriding method of gate oxide film | |
| JPS61136229A (ja) | ドライエツチング装置 | |
| JP4531145B2 (ja) | 極薄絶縁膜形成方法 | |
| JPH11121448A (ja) | Ｍｏｓ特性を発現する極薄シリコン酸化膜の製造方法 | |
| US20060219659A1 (en) | Method for treatment of silicon-based target object to be processed, apparatus for treatment and method of manufacturing semiconductor device | |
| JP4643168B2 (ja) | シリコン基板の酸化処理方法 | |
| JP3143252B2 (ja) | 硬質炭素薄膜形成装置およびその形成方法 | |
| JP3478561B2 (ja) | スパッタ成膜方法 | |
| JP4309979B2 (ja) | 窒化アルミニウム膜の製造方法および磁気ヘッドの製造方法 | |
| JPH08106996A (ja) | プラズマ処理装置 | |
| JP4443819B2 (ja) | プラズマドーピング方法 | |
| JP4506382B2 (ja) | Ｅｃｒスパッタ装置 | |
| JP2895981B2 (ja) | シリコン酸化膜形成方法 | |
| JP2007031815A (ja) | プレーナマグネトロンスパッタ装置およびプレーナマグネトロンスパッタ成膜方法 | |
| JP2000012529A (ja) | 表面加工装置 | |
| JP3380922B2 (ja) | シリコン酸化膜の形成方法 | |
| JP2001274157A (ja) | 半導体素子製造方法および装置 | |
| JPH1012612A (ja) | 窒化酸化膜の形成方法 | |
| JPH06280027A (ja) | プラズマ処理方法及び装置 | |
| JP2002030432A (ja) | スパッタリング装置およびスパッタリング方法 | |
| JPH0281409A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0590180A (ja) | プラズマｃｖｄ処理装置のドライクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |