KR101465107B1 - 플라즈마 에칭 방법 - Google Patents
플라즈마 에칭 방법 Download PDFInfo
- Publication number
- KR101465107B1 KR101465107B1 KR1020140034402A KR20140034402A KR101465107B1 KR 101465107 B1 KR101465107 B1 KR 101465107B1 KR 1020140034402 A KR1020140034402 A KR 1020140034402A KR 20140034402 A KR20140034402 A KR 20140034402A KR 101465107 B1 KR101465107 B1 KR 101465107B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- etching
- resist
- plasma etching
- Prior art date
Links
- 238000001020 plasma etching Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 56
- 230000003667 anti-reflective effect Effects 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 134
- 239000010408 film Substances 0.000 description 93
- 230000006866 deterioration Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Health & Medical Sciences (AREA)
- Ophthalmology & Optometry (AREA)
- Mechanical Engineering (AREA)
- Plasma Technology (AREA)
Abstract
본 발명은, EUV 노광된 레지스트를 사용하여 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 가공 치수의 불균일을 억제할 수 있는 플라즈마 에칭 방법을 제공한다.
본 발명은, EUV 노광된 레지스트와 반사 방지막과 무기막과 유기막을 가지는 다층 레지스트를 마스크로 하여 피에칭재를 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 상기 반사 방지막을 에칭하기 전에 상기 레지스트의 표면에 퇴적막을 퇴적시키는 제1 공정과, 상기 제1 공정 후에 Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 사용하여 상기 반사 방지막 위에 퇴적한 퇴적막과 상기 반사 방지막을 에칭하는 제2 공정과, 상기 제2 공정 후에 상기 무기막을 에칭하는 제3 공정과, 상기 제3 공정 후에 상기 유기막을 에칭하는 제4 공정을 가지는 것을 특징으로 한다.
본 발명은, EUV 노광된 레지스트와 반사 방지막과 무기막과 유기막을 가지는 다층 레지스트를 마스크로 하여 피에칭재를 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 상기 반사 방지막을 에칭하기 전에 상기 레지스트의 표면에 퇴적막을 퇴적시키는 제1 공정과, 상기 제1 공정 후에 Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 사용하여 상기 반사 방지막 위에 퇴적한 퇴적막과 상기 반사 방지막을 에칭하는 제2 공정과, 상기 제2 공정 후에 상기 무기막을 에칭하는 제3 공정과, 상기 제3 공정 후에 상기 유기막을 에칭하는 제4 공정을 가지는 것을 특징으로 한다.
Description
본 발명은, 반도체 디바이스의 플라즈마 에칭 방법에 관한 것이다. 특히 다층 레지스트 마스크를 형성하는 플라즈마 에칭 방법에 관한 것이다.
현재, 45㎚ 노드 이후의 반도체 디바이스 가공 기술로서, ArF 레이저를 광원으로 하고, 투영 렌즈와 웨이퍼의 사이에 순수를 채워 노광하는 액침 노광 장치가 마스크의 패터닝에 사용되고 있다. 또, 22㎚ 노드 이후의 반도체 디바이스의 제조를 위하여 더욱 고해상도의 패터닝이 요구되어, 13.5㎚의 파장을 이용하여, 차세대 노광 기술인 EUV(extreme ultraviolet) 노광 기술의 개발이 진행되고 있다.
또, ArF 레이저를 광원으로 하는 노광에서 사용되는 레지스트는, 레지스트의 막 두께가 얇고, 플라즈마 내성이 약하기 때문에, ArF 레이저로 노광된 레지스트와 반사 방지막과 무기막과 플라즈마 내성이 강하며, 막 두께가 두꺼운 하층 레지스트로 이루어지는 다층 레지스트 마스크를 사용하여 반도체 디바이스를 가공한다. 또, 다층 레지스트 마스크를 형성할 때에 반사 방지막의 에칭 후에 치수 변동이 발생하기 쉽다. 이 때문에, 반사 방지막의 플라즈마 에칭은 중요하다.
상기의 반사 방지막 에칭 후의 치수 변동을 개선하는 방법으로서, 예를 들면, 특허문헌 1에는, 하층 재료 위에 ARC를 형성하는 공정과, ARC를 베이크하는 공정과, 그 위에 레지스트를 형성하는 공정과, 레지스트를 마스크로 하고, ARC를 O2 가스의 혼합비가 30∼70%의 O2 가스와 Cl2 가스의 혼합 가스를 사용하여, 에칭 가공하는 공정과, 하층 재료를 에칭하는 공정을 가지는 방법이 개시되어 있다. 또, 특허문헌 2에는, 레지스트의 개구부의 반사 방지막을, 탄화수소의 할로겐 치환체를 성분으로서 포함하는 에칭 가스에 의해 에칭하여 제거하는 것이 개시되어 있다.
금후, EUV 노광된 레지스트와 반사 방지막과 무기막과 플라즈마 내성이 강하고, 막 두께가 두꺼운 하층 레지스트를 가지는 다층 레지스트 마스크를 사용하여 반도체 디바이스를 가공하는 것이 예정되어 있으나, ArF 레지스트를 가지는 다층 레지스트의 경우와 마찬가지로 반사 방지막의 에칭이 중요하다고 생각된다.
그러나, EUV 노광된 레지스트를 사용하여 반사 방지막을 특허문헌 1에 개시된 방법에 의해 에칭하면, 레지스트와 O2 가스의 반응성이 강하기 때문에, 사이드 에칭에 의한 레지스트의 수축이 커져, 반사 방지막 이후의 에칭에 필요한 레지스트의 높이를 확보할 수 없게 된다. 이것에 의해, 가공 치수도 축소된다. 또, EUV 노광된 레지스트는, 막 두께가 얇기 때문에, 이 문제점이 현저해진다.
한편, EUV 노광된 레지스트를 사용하여 반사 방지막을 특허문헌 2에 개시된 방법에 의해 에칭하면, EUV 노광된 레지스트의 플라즈마 내성이 약한 것에 의한 가공 치수의 불균일이 억제되어, 레지스트의 높이도 확보할 수 있으나, 퇴적 가스를 사용한 것에 기인한 가공 치수의 불균일이 발생한다.
이 때문에, 본 발명은, EUV 노광된 레지스트를 사용하여 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 가공 치수의 불균일을 억제할 수 있는 플라즈마 에칭 방법을 제공한다.
본 발명은, EUV 노광된 레지스트와 반사 방지막과 무기막과 유기막을 가지는 다층 레지스트를 마스크로 하여 피에칭재를 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 상기 반사 방지막을 에칭하기 전에 상기 레지스트의 표면에 퇴적막을 퇴적시키는 제1 공정과, 상기 제1 공정 후에 Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 사용하여 상기 반사 방지막 위에 퇴적한 퇴적막과 상기 반사 방지막을 에칭하는 제2 공정과, 상기 제2 공정 후에 상기 무기막을 에칭하는 제3 공정과, 상기 제3 공정 후에 상기 유기막을 에칭하는 제4 공정을 가지는 것을 특징으로 한다.
또, 본 발명은, 레지스트를 마스크로 하여 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 사용하여 상기 반사 방지막를 에칭하는 것을 특징으로 한다.
본 발명에 의해, EUV 노광된 레지스트를 사용하여 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 가공 치수의 불균일을 억제할 수 있다.
도 1은 본 발명과 관련되는 플라즈마 에칭 장치의 개략 단면도이다.
도 2는 본 발명과 관련되는 플라즈마 에칭 방법을 나타내는 플로우도이다.
도 3은 레지스트의 에칭 레이트에 대한 가스종(種) 의존성을 나타내는 도면이다.
도 4는 레지스트의 에칭 레이트에 대한 Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량의 비율 의존성을 나타내는 도면이다.
도 2는 본 발명과 관련되는 플라즈마 에칭 방법을 나타내는 플로우도이다.
도 3은 레지스트의 에칭 레이트에 대한 가스종(種) 의존성을 나타내는 도면이다.
도 4는 레지스트의 에칭 레이트에 대한 Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량의 비율 의존성을 나타내는 도면이다.
이하, 도면을 이용하여 본 발명과 관련되는 일 실시예를 설명한다.
우선 가장 먼저, 본 발명을 실시하기 위한 플라즈마 에칭 장치에 대하여 설명한다. 도 1은, 플라스마 생성 수단으로서 마이크로파와 자계를 이용한 ECR(Electron Cyclotron Resonance) 방식의 마이크로파 플라즈마 에칭 장치의 개략 단면도이다.
마이크로파는, 마그네트론(1)에서 발진(發振)되고, 도파관(2)을 경유해 석영판(3)을 투과하여 진공 용기(10)로 전파된다. 진공 용기(10)의 주위에는 솔레노이드 코일(4)이 설치되고, 솔레노이드 코일(4)이 생성하는 자계와, 진공 용기(10)에 전파된 마이크로파에 의해 전자 사이클로트론 공명(Electron Cyclotron Resonance : 이하 ECR이라고 칭한다)을 발생시킨다. ECR에 의해 프로세스 가스는, 효율적으로 고밀도로 플라즈마화된다.
정전 흡착 전원(7)에 의해 시료대(8)에 직류 전압을 인가함으로써 발생하는 정전 흡착력에 의해 시료인 웨이퍼(6)는, 시료대(8)에 흡착된다. 또, 고주파 전원(9)에 의해 시료대(8)에 고주파 전력(이하, RF 바이어스라고 칭한다)을 공급하고, 플라즈마(5) 중의 이온을 웨이퍼(6)에 대하여 수직으로 가속하면서 입사시킨다.
또, 진공용기(10) 내의 압력은, 진공 용기(10)의 하방에 설치된 배기구(도시 생략)를 통하여, 터보 분자 펌프(도시 생략) 및 드라이 펌프(도시 생략)에 의해 진공 용기(10) 안을 배기하면서 원하는 압력으로 조정된다.
다음으로 상기의 ECR 방식 마이크로파 플라즈마 에칭 장치를 사용하여 행하는 본 발명에 대하여 설명한다. 먼저 본 발명에 의해 플라즈마 에칭되는 웨이퍼(6)의 단면 구조를 설명한다.
도 2(A)에 나타내는 바와 같이 웨이퍼(6)는, 실리콘 기판(도시 생략) 위에 밑에서부터 순서대로 피에칭재(20)와, 유기막(21)과 40㎚ 두께의 SiON막인 무기막(22)과, 10㎚ 두께의 반사 방지막(23)과, EUV 노광에 의해 미리 패터닝된 50㎚ 두께의 레지스트(24)가 적층되어 있다. 또한, 본 실시예에서의 미리 패터닝된 패턴은, 홈 패턴으로 한다.
또, 유기막(21)과 무기막(22)과 반사 방지막(23)과 레지스트(24)에 의해 다층 레지스트를 구성한다. 또, 반사 방지막(23)은 유기막이며, 유기막(21)은, 플라즈마 내성이 높고, 레지스트(24)보다 막 두께가 두껍다. 또한, 무기막(22)은, SiO2막, SiN막이어도 된다.
계속하여 피에칭재(20)를 플라즈마 에칭하기 위한 다층 레지스트의 마스크의 형성 방법으로부터 설명한다. 우선 가장 먼저 CHF3 가스와 Cl2 가스의 혼합 가스를 사용하여, 처리 압력을 0.2Pa, 마이크로파 전력을 700W, RF 바이어스를 10W로 하는 에칭 조건으로 도 2(B)에 나타내는 바와 같이 레지스트(24)의 패턴 표면의 전체 면을 덮도록 레지스트(24)의 표면에 퇴적막(25)을 퇴적시킨다. 또한, CHF3 가스와 Cl2 가스의 혼합비는 5:1로 한다.
퇴적막(25)의 성분은, CHF3 가스와 Cl2 가스의 혼합 가스를 사용한 플라즈마에 의해 생성되어 있기 때문에, 유기막이다. 또, 레지스트(24)는 EUV 노광되어 있기 때문에, 플라즈마 내성은 약하지만, 퇴적막(25)으로 덮였기 때문에, 플라즈마 내성은 향상되어 있다. 또한, 통상, 플루오로카본 가스에 의해 레지스트(24) 표면에 퇴적막을 퇴적시켜 플라즈마 내성을 향상시키면, LWR(line width roughness)이 악화되나, 본 실시예에서는, Cl2 가스도 사용하고 있기 때문에, LWR의 악화를 억제할 수 있었다.
Cl2 가스에 의한 LWR의 악화를 억제할 수 있었던 이유는, 퇴적막(25)의 표면을 Cl2 가스에 의해 에칭하고, 상기의 표면을 에칭된 퇴적막(25)이 레지스트(24)의 표면에 퇴적한 것에 의한 것으로 생각된다.
본 실시예에서는, CHF3 가스와 Cl2 가스의 혼합비를 5:1로 하였으나, CHF3 가스 유량에 대한 Cl2 가스 유량의 첨가시키는 비율은 5%∼20%이어도 된다. Cl2 가스 유량의 첨가 비율이 5% 미만인 경우, 퇴적막(25)의 퇴적 과다에 의해 LWR이 악화된다. 한편, Cl2 가스 유량의 첨가 비율이 20%보다 많은 경우, 레지스트(24)의 패턴 위에 퇴적되는 퇴적막(25)의 양이 불충분해져, 레지스트(24)의 초기의 마스크 두께를 충분히 두텁게 할 수 없게 된다.
다음으로, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 사용하여, 처리 압력을 0.2Pa, 마이크로파 전력을 800W, RF 바이어스를 40W로 하는 에칭 조건으로 도 2(C)에 나타내는 바와 같이 반사 방지막(23) 위에 퇴적한 퇴적막(25)과 반사 방지막(23)을 제거한다. 또한, Cl2 가스와 HBr 가스의 혼합비는 5:3으로 한다. 또, 도 2(C)에 나타내는 바와 같이, 반사 방지막(23) 위와 레지스트(24) 위에 퇴적한 퇴적막(25)은, 제거되나, 레지스트(24)의 측벽에 퇴적한 퇴적막(25)의 대부분은 남는다.
이 레지스트(24)의 측벽에 퇴적한 퇴적막(25)이 남은 것에 의해, 플라즈마에 의한 레지스트로의 데미지를 저감할 수 있고, 또한 반사 방지막(23)의 에칭 후에도 LWR의 악화를 억제할 수 있었다. 이것은 이하와 같이 생각된다.
RF 바이어스를 0W 또는 40W로 한 경우의 O2 가스, SF6 가스, N2 가스, Cl2 가스, HBr 가스, CHF3 가스, 각각의 가스에 있어서의 레지스트의 에칭 레이트를 도 3에 나타낸다. RF 바이어스가 0W일 때의 에칭 레이트에 대한, RF 바이어스가 40W일 때의 에칭 레이트의 비가 높을수록, 사이드 에칭이 적은 이방성 에칭이 가능하나, 도 3에 나타내는 바와 같이 RF 바이어스가 0W일 때의 에칭 레이트에 대한, RF 바이어스가 40W일 때의 에칭 레이트의 비는, Cl2 가스의 경우가 약 12로 가장 높다.
또, HBr 가스와 CHF3 가스의 경우에는, 도 3에 나타내는 바와 같이 RF 바이어스를 0W로 하면 퇴적막이 퇴적된다. 또한 도 3에 나타내는 바와 같이 CHF3 가스 쪽이 HBr 가스보다 퇴적하기 쉽다는 결과가 되어 있다. 이 때문에, 퇴적막을 너무 퇴적시키면 LWR이 악화되기 때문에, 사이드 에칭 억제를 위한 퇴적성 가스로서 HBr 가스가 적합하다고 생각된다.
또, 도 3에 나타내는 바와 같이 O2 가스와 SF6 가스와 N2 가스는, 각각 Cl2 가스보다 RF 바이어스가 0W인 경우의 에칭 레이트가 높다. 이 때문에, 이들 가스는, RF 바이어스가 낮은 경우에 에칭 레이트의 향상에 기여할 수 있다. 그러나, O2 가스와 SF6 가스는, RF 바이어스가 0W인 경우의 에칭 레이트가 높기 때문에, 사이드 에칭도 발생하기 쉽다. 이러한 점에서, 그다지 사이드 에칭이 발생하지 않고 에칭 레이트 향상에 기여할 수 있는 가스로서 N2 가스가 적합하다고 생각된다.
이상의 점에서, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스를 반사 방지막의 에칭에 사용함으로써, 에칭과 퇴적의 밸런스가 가능해지고, 레지스트의 치수를 유지함과 함께 LWR의 악화를 억제할 수 있었던 것으로 생각된다.
또, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스에 의한 반사 방지막(23)의 에칭 후의 레지스트(24)의 높이는, 반사 방지막(23)의 하층막을 에칭하기에 충분한 높이를 유지할 수 있었다. 이것은, 반사 방지막(23)의 에칭 전에 레지스트(24)의 표면에 퇴적시킨 퇴적막(25)이 반사 방지막(23)의 표면보다 레지스트(24) 위에 두껍게 퇴적하고 있기 때문이라고 생각된다.
또한, 반사 방지막(23)의 에칭 전에 레지스트(24)의 표면에 퇴적시킨 퇴적막(25)이 반사 방지막(23)의 표면보다 레지스트(24) 위에 두껍게 퇴적하는 이유는, 통상, 부착 계수가 높은 물질은, 먼 지점보다 가까운 지점에 부착하기 쉽기 때문에, 반사 방지막(23)의 에칭 전에 레지스트(24)의 표면에 퇴적시킨 퇴적막(25)이 반사 방지막(23)의 표면보다 레지스트(24) 위에 두껍게 퇴적된다고 생각되기 때문이다.
본 실시예에서는, Cl2 가스와 HBr 가스의 혼합비는 5:3으로 하였으나, Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량의 비율이 0%보다 크고 50% 이하이어도 된다. 이것은 이하의 이유에 의한다.
도 4에 나타내는 바와 같이, Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량의 비율이 0%에서 50%까지는 레지스트의 에칭 레이트가 일정한 비율로 저하되고 있으나, 50%보다 큰 비율에서는, 급격하게 저하되고 있다. 이 때문에, Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량의 비율이 0%보다 크고 50% 이하로 함으로써, 반사 방지막(23)의 에칭 레이트를 대폭 저하시키지 않고 LWR의 악화를 억제할 수 있다.
또한 0%보다 크고 50% 이하의 범위에서 Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량을 조정함으로써, 반사 방지막(23)의 에칭 후의 치수를 조정할 수 있다. 예를 들면, Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량 비율을 낮춤으로써, 치수는 가늘어지고, 한편, Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 HBr 가스 유량 비율을 높임으로써 치수가 굵어진다.
다음으로, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스에 의한 반사 방지막(23)의 에칭 후에 CHF3 가스와 SF6 가스의 혼합 가스를 사용하여, 처리 압력을 0.8Pa, 마이크로파 전력을 800W, RF 바이어스를 40W로 하는 에칭 조건으로 도 2(D)와 같이 무기막(22)을 제거한다. 또한, CHF3 가스에 대한 SF6 가스의 첨가율은, 10%로 한다. 이와 같이 CHF3 가스와 SF6 가스의 혼합 가스에 의해 무기막(22)을 에칭함으로써 LWR의 악화도 억제할 수 있음과 함께 레지스트(24)의 마스크의 결손에 의한 치수 변동을 억제할 수 있다.
다음으로, CHF3 가스와 SF6 가스의 혼합 가스에 의한 무기막(22)의 에칭 후에 N2 가스와 H2 가스의 혼합 가스에 의해 유기막(21)을 에칭함으로써, LWR의 악화를 억제할 수 있음과 함께 원하는 치수의 다층 레지스트의 마스크를 형성할 수 있었다. 또한, 상기의 다층 레지스트의 마스크를 사용하여 피에칭재(20)를 에칭함으로써, LWR의 악화를 억제할 수 있음과 함께 마스크 결손에 의한 단선(斷線) 등이 없는 배선의 가공이 가능해진다.
또, 본 실시예에서는, 무기막(22)의 에칭에는 CHF3 가스와 SF6 가스의 혼합 가스를 사용하고, 유기막(21)의 에칭에는 N2 가스와 H2 가스의 혼합 가스를 사용한 예로 설명하였으나, 본 발명은, 무기막(22)과 유기막(21)을 각각 에칭하기 위한 가스의 종류에 한정되는 것은 아니다. 또, 마찬가지로 본 발명은, 피에칭재(20)의 에칭용 가스의 종류에도 한정되지 않는다.
이상, 본 발명에 의해 EUV 노광된 레지스트를 사용하여 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 가공 치수의 불균일을 억제할 수 있다. 또한, 본 실시예에서는, 퇴적막(25)의 성분이 반사 방지막(23)의 성분과 유사한 것을 이용하여, 퇴적막(25)과 반사 방지막(23)을 동일 에칭 조건으로 제거하고 있기 때문에, 본 발명에서는, 퇴적막(25)을 제거하기 위한 단계를 줄일 수 있었다.
또, 본 실시예에서는, 플라스마 생성 수단으로서 마이크로파와 자계를 이용한 ECR(Electron Cyclotron Resonance) 방식의 마이크로파 플라즈마 에칭 장치를 사용한 예로 설명하였으나, 본 발명은, 헬리콘파 플라즈마 에칭 장치, 유도 결합형 플라즈마 에칭 장치, 용량 결합형 플라즈마 에칭 장치 등에 적용해도 본 실시예와 동등한 효과를 얻을 수 있다.
또, 본 실시예에서는, 홈 패턴의 예로 설명하였으나, 본 발명은 홈 패턴에 한정되지 않고, 구멍 패턴이어도 된다.
또한, 본 실시예에서는, EUV 노광된 레지스트를 사용한 예를 설명하였으나, Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스에 의한 반사 방지막의 에칭 방법은, EUV 노광된 레지스트에 한정되지 않고, 예를 들면, ArF 레이저에 노광된 레지스트를 마스크로 하는 반사 방지막의 에칭에 Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스에 의한 반사 방지막의 에칭 방법을 적용해도 본 실시예와 동일한 효과를 낼 수 있다.
1 : 마그네트론 2 : 도파관
3 : 석영판 4 : 솔레노이드 코일
5 : 플라즈마 6 : 웨이퍼
7 : 정전 흡착 전원 8 : 시료대
9 : 고주파 전원 10 : 진공 용기
20 : 피에칭재 21 : 유기막
22 : 무기막 23 : 반사 방지막
24 : 레지스트 25 : 퇴적막
3 : 석영판 4 : 솔레노이드 코일
5 : 플라즈마 6 : 웨이퍼
7 : 정전 흡착 전원 8 : 시료대
9 : 고주파 전원 10 : 진공 용기
20 : 피에칭재 21 : 유기막
22 : 무기막 23 : 반사 방지막
24 : 레지스트 25 : 퇴적막
Claims (5)
- EUV 노광된 레지스트와 반사 방지막과 무기막과 유기막을 가지는 다층 레지스트를 마스크로 하여 피에칭재를 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
상기 반사 방지막을 에칭하기 전에 상기 레지스트의 표면에 퇴적막을 퇴적시키는 제1 공정과,
상기 제1 공정 후에 Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스만을 사용하여 상기 반사 방지막 위에 퇴적한 퇴적막과 상기 반사 방지막을 에칭하는 제2 공정과,
상기 제2 공정 후에 상기 무기막을 에칭하는 제3 공정과,
상기 제3 공정 후에 상기 유기막을 에칭하는 제4 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법. - 제1항에 있어서,
상기 제1 공정은, CHF3 가스와 Cl2 가스의 혼합 가스를 사용하는 것을 특징으로 하는 플라즈마 에칭 방법. - 제2항에 있어서,
상기 Cl2 가스와 HBr 가스의 혼합 가스의 전체 유량에 대한 상기 HBr 가스 유량의 비율을 0%보다 크고 50% 이하로 하는 것을 특징으로 하는 플라즈마 에칭 방법. - 제2항에 있어서,
상기 제3 공정은, CHF3 가스와 SF6 가스의 혼합 가스를 사용하는 것을 특징으로 하는 플라즈마 에칭 방법. - 레지스트를 마스크로 하여 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
Cl2 가스와 HBr 가스와 N2 가스의 혼합 가스만을 사용하여 상기 반사 방지막을 에칭하는 것을 특징으로 하는 플라즈마 에칭 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-261847 | 2012-11-30 | ||
| JP2012261847A JP2014107520A (ja) | 2012-11-30 | 2012-11-30 | プラズマエッチング方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130012775A Division KR101405239B1 (ko) | 2012-11-30 | 2013-02-05 | 플라즈마 에칭 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140070505A KR20140070505A (ko) | 2014-06-10 |
| KR101465107B1 true KR101465107B1 (ko) | 2014-11-25 |
Family
ID=50824421
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130012775A KR101405239B1 (ko) | 2012-11-30 | 2013-02-05 | 플라즈마 에칭 방법 |
| KR1020140034402A KR101465107B1 (ko) | 2012-11-30 | 2014-03-25 | 플라즈마 에칭 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130012775A KR101405239B1 (ko) | 2012-11-30 | 2013-02-05 | 플라즈마 에칭 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20140151327A1 (ko) |
| JP (1) | JP2014107520A (ko) |
| KR (2) | KR101405239B1 (ko) |
| TW (1) | TW201421581A (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6784530B2 (ja) * | 2016-03-29 | 2020-11-11 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| KR102362282B1 (ko) | 2016-03-29 | 2022-02-11 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| US10734238B2 (en) * | 2017-11-21 | 2020-08-04 | Lam Research Corporation | Atomic layer deposition and etch in a single plasma chamber for critical dimension control |
| KR102374206B1 (ko) | 2017-12-05 | 2022-03-14 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| CN110326089B (zh) * | 2018-01-31 | 2023-07-04 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| CN113544823B (zh) | 2020-02-10 | 2024-04-12 | 株式会社日立高新技术 | 等离子处理方法 |
| EP3958293A4 (en) * | 2020-05-22 | 2022-12-28 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR DEVICE HOLES, SEMICONDUCTOR DEVICE PREPARATION METHOD, AND SEMICONDUCTOR DEVICE |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156591A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR101070305B1 (ko) * | 2007-11-01 | 2011-10-06 | 주식회사 하이닉스반도체 | 수직 채널 반도체 소자의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303745B2 (ja) * | 1997-10-31 | 2002-07-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6589879B2 (en) * | 2001-01-18 | 2003-07-08 | Applied Materials, Inc. | Nitride open etch process based on trifluoromethane and sulfur hexafluoride |
| US6599437B2 (en) * | 2001-03-20 | 2003-07-29 | Applied Materials Inc. | Method of etching organic antireflection coating (ARC) layers |
| US6514867B1 (en) * | 2001-03-26 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of creating narrow trench lines using hard mask |
| US6503845B1 (en) * | 2001-05-01 | 2003-01-07 | Applied Materials Inc. | Method of etching a tantalum nitride layer in a high density plasma |
| JP4579611B2 (ja) * | 2004-07-26 | 2010-11-10 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
-
2012
- 2012-11-30 JP JP2012261847A patent/JP2014107520A/ja not_active Abandoned
- 2012-12-20 TW TW101148729A patent/TW201421581A/zh unknown
-
2013
- 2013-02-05 KR KR1020130012775A patent/KR101405239B1/ko not_active IP Right Cessation
- 2013-02-07 US US13/761,249 patent/US20140151327A1/en not_active Abandoned
-
2014
- 2014-03-25 KR KR1020140034402A patent/KR101465107B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156591A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR101070305B1 (ko) * | 2007-11-01 | 2011-10-06 | 주식회사 하이닉스반도체 | 수직 채널 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101405239B1 (ko) | 2014-06-10 |
| US20140151327A1 (en) | 2014-06-05 |
| JP2014107520A (ja) | 2014-06-09 |
| TW201421581A (zh) | 2014-06-01 |
| KR20140070505A (ko) | 2014-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101465107B1 (ko) | 플라즈마 에칭 방법 | |
| US10157750B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP5108489B2 (ja) | プラズマ処理方法 | |
| KR102436638B1 (ko) | Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법 | |
| US9607843B2 (en) | Method for roughness improvement and selectivity enhancement during arc layer etch via adjustment of carbon-fluorine content | |
| US9576816B2 (en) | Method for roughness improvement and selectivity enhancement during arc layer etch using hydrogen | |
| US9530667B2 (en) | Method for roughness improvement and selectivity enhancement during arc layer etch using carbon | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| US9330935B2 (en) | Plasma etching method and plasma etching apparatus | |
| KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JP2024026599A (ja) | プラズマ処理装置 | |
| US10658192B2 (en) | Selective oxide etching method for self-aligned multiple patterning | |
| US20100018944A1 (en) | Patterning method | |
| US20080076259A1 (en) | Plasma Etching Method | |
| KR20040024837A (ko) | Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치 | |
| US20220037152A1 (en) | Plasma Pre-Treatment Method To Improve Etch Selectivity And Defectivity Margin | |
| KR100862315B1 (ko) | 마스크 리워크 방법 | |
| US9280051B2 (en) | Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer | |
| US20130078815A1 (en) | Method for forming semiconductor structure with reduced line edge roughness | |
| US11658040B2 (en) | Plasma processing method | |
| JP2005150404A (ja) | 化合物半導体から構成される多層膜のドライエッチング方法 | |
| JPWO2016079818A1 (ja) | プラズマ処理方法 | |
| US10607852B2 (en) | Selective nitride etching method for self-aligned multiple patterning | |
| JP5063535B2 (ja) | プラズマ処理方法 | |
| KR100770540B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |