KR101070305B1 - 수직 채널 반도체 소자의 제조방법 - Google Patents
수직 채널 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101070305B1 KR101070305B1 KR1020070111129A KR20070111129A KR101070305B1 KR 101070305 B1 KR101070305 B1 KR 101070305B1 KR 1020070111129 A KR1020070111129 A KR 1020070111129A KR 20070111129 A KR20070111129 A KR 20070111129A KR 101070305 B1 KR101070305 B1 KR 101070305B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist pattern
- hard mask
- forming
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229920006254 polymer film Polymers 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 229920005597 polymer membrane Polymers 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 필라(Pillar) 식각시 얇은 포토레지스트 패턴으로 인한 식각 마진 부족을 보상하여 패턴 불량을 방지하기 위한 수직 채널 반도체 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 패드 절연막과 하드마스크막을 순차적으로 형성하는 단계와, 하드마스크막상에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴의 상부 및 측면상에 폴리머막을 형성하는 단계와, 폴리머막에 의해 덮힌 포토레지스트 패턴을 마스크로 하드마스크막을 패터닝하는 단계와, 패터닝된 하드마스크막을 마스크로 패드 절연막과 기판의 일부를 식각하여 필라를 형성하는 단계를 포함하는 수직 채널 반도체 소자의 제조방법을 제공한다.
수직 채널, 필라, 식각 마진, 폴리머막
Description
본 발명은 반도체 기술에 관한 것으로, 특히, 수직 채널 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 집적도가 증가됨에 따라, 한정된 공간에 더 많은 수의 소자를 집적시키기 위하여 MOS 트랜지스터의 크기, 즉 MOS 트랜지스터의 채널 길이가 감소되고 있다. 그런데, 이와 같이 MOS 트랜지스터의 채널 길이가 감소되면, 반도체 소자의 집적도는 증가되나, 드레인 유기 장벽 저하(Drain Induced Barrier Lowering, DIBL), 핫 캐리어 이펙트(hot carrier effect) 및 펀치 스루(punch through) 등과 같이 반도체 소자를 비정상적으로 구동시키는 단채널 효과(short channel effect)가 발생된다. 현재에는 단채널 효과를 방지하기 위하여, 접합 영역의 깊이를 감축시키는 방법 및 채널 영역에 그루브(groove)를 형성하여 상대적으로 채널 길이를 연장하는 방법 등 다양한 방법이 연구, 개발되고 있다.
그런데, DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 소자의 경우, 집적도가 기가 비트(giga bit) 대에 육박함에 따라 노광 한계치 이하의 채널 길이를 갖는 MOS 트랜지스터가 요구되고 있다. 이로 인하여, 사실상 소오스 및 드레인을 동일 평면상에 형성하는 플래너(planner) 타입의 MOS 트랜지스터를 기가 비트 대 메모리 소자에 적용하기 어렵게 되었다.
이에 따라, 소오스 및 드레인을 게이트 전극을 중심으로 상하에 배치시켜서 수직 채널을 유도하는 수직 채널 반도체 소자가 제안되었다.
수직 채널 반도체 소자는, 기판과 일체형으로 기판의 주표면에 대하여 수직으로 연장되는 필라(pillar)를 포함한다. 필라의 측면은 게이트 전극에 의해 감싸져 있으며, 필라와 게이트 전극은 그들 사이에 형성되는 게이트 절연막에 의해 절연된다. 그리고, 게이트 전극을 중심으로 필라의 탑(top) 부분과 바텀(bottom) 부분에 각각 소오스 및 드레인이 형성되어, 기판의 주표면에 대하여 수직인 채널(channel)이 형성된다.
종래 기술에서는 기판상에 패드 절연막과 하드마스크막 및 포토레지스트를 순차적으로 형성하고, 노광 및 현상 공정으로 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성한 다음, 포토레지스트 패턴을 마스크로 하드마스크막을 건식 식각한 후, 남아있는 하드마스크막을 마스크로 패드 절연막 및 기판의 일부를 식각하여, 필라를 형성하고 있다.
수직 채널 반도체 소자는 높은 집적도를 요구한다. 따라서, 필라 식각시 마스크로 사용되는 포토레지스트 노광시 매우 짧은 파장 영역의 광을 노광용 광원으 로 사용하고 있다. 그런데, 짧은 파장 영역의 광은 노광시 포토레지스트에 많이 흡수되기 때문에 포토레지스트가 두꺼운 경우 광이 포토레지스트의 저부까지 도달하기 어려워 포토레지스트 패턴 형성이 불가능하게 된다. 이러한 이유로, 포토레지스트를 500 내지 700Å 정도로 매우 얇은 두께로 형성해야 한다.
그러나, 포토레지스트 패턴의 두께가 얇아지면 하드마스크막 식각시 포토레지스트 패턴이 식각을 견디지 못하게 되며, 이에 따라 필라를 원하는 형태로 형성할 수 없는 문제점이 있다.
도 1의 (a), (b)는 포토레지스트 패턴을 형성한 후에 패턴 프로파일을 나타낸 사진이고, 도 2의 (a), (b)는 포토레지스트 패턴을 마스크로 하드마스크막을 식각한 후에 패턴 프로파일을 나타낸 사진이다.
도 1 및 도 2에서 (a)는 기판 상부에서 촬영한 사진이고, (b)는 기판 상측부에서 촬영한 사진이다.
도 1 및 도 2에 나타난 바와 같이, 포토레지스트 패턴은 정상적으로 형성되었으나, 포토레지스트 패턴의 두께가 얇음으로 인해 하드마스크막 식각시 포토레지스트 패턴이 식각을 견디지 못하고 제거되었으며, 이에 따라 하드마스크막이 비정상적으로 패터닝되었음을 확인할 수 있다.
도 1 및 도 2에 나타난 바와 같이, 포토레지스트 패턴은 원기둥의 구조를 갖는다. 이러한 포토레지스트 패턴의 구조적 특성상, 포토레지스트 패턴은 하드마스크막을 건식 식각하는 과정 사용되는 플라즈마에 의해 360도 전 방향에서 어택을 받게 된다. 그 결과, 포토레지스트 패턴은 하드마스크막을 건식 식각하는 과정에서 그 CD가 감소되거나, 완전히 제거된다.
따라서, 하드마스크막은 감소된 CD를 갖게 되거나, 불완전하게 식각되며, 최종적으로 필라 CD를 원하는 사이즈로 형성할 수 없게 되거나, 필라 형성 자체가 불가능해진다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 필라 식각시 얇은 포토레지스트 패턴으로 인한 식각 마진 부족을 보상하여 패턴 불량을 방지할 수 있는 수직 채널 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판상에 패드 절연막과 하드마스크막을 형성하는 단계와, 상기 하드마스크막상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴의 상부 및 측면에 폴리머막을 형성하는 단계와, 상기 폴리머막에 의해 덮힌 상기 포토레지스트 패턴을 마스크로 상기 하드마스크막을 패터닝하는 단계와, 상기 패터닝된 하드마스크막을 마스크로 상기 패드 절연막과 상기 기판의 일부를 식각하여 필라를 형성하는 단계를 포함하는 수직 채널 반도체 소자의 제조방법을 제공한다.
본 발명에 의하면, 포토레지스트 패턴의 상부 및 측면에 폴리머막을 형성하여 포토레지스트 패턴의 부족한 식각 마진을 향상시킬 수 있으므로, 필라 식각시 포토레지스트 패턴의 식각 마진 부족에 따른 패턴 불량을 방지할 수 있다.
또한, 폴리머막을 이용하여 식각 마진을 향상시킬 수 있으므로 식각 마진 부족으로 박막화가 어려웠던 포토레지스트 패턴의 두께를 줄일 수 있으며, 이에 따라 소자 집적화에 기여할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 3a 내지 도 3e는 본 발명의 실시예에 따른 수직 채널 반도체 소자의 제조방법을 나타낸 공정 단면도들이다.
먼저, 도 3a에 도시된 바와 같이, 기판(30)상에 패드 절연막(31)과 하드마스크막(32A, 32B, 32C)을 순차적으로 형성하고, 하드마스크막(32C)상에 포토레지스트를 도포하고 노광 및 현상 공정으로 포토레지스트를 패터닝하여 포토레지스트 패 턴(PR)을 형성한다.
패드 절연막(31)은 열산화 방식으로 실리콘 산화막(SiO2)을 성장시키어 형성할 수 있다. 패드 절연막(31)은 50 내지 150Å의 두께로 형성할 수 있다.
하드마스크막(32A, 32B, 32C)은 질화막(32A)와 비정질 카본막(amorphous carbon, 32B)과 실리콘산화질화막(SiON, 32C)을 적층하여 형성할 수 있다. 질화막(32A)은 1500 내지 2500Å의 두께로 형성할 수 있고, 비정질 카본막(32B)은 1000 내지 2000Å의 두께로 형성할 수 있다.
포토레지스트 패턴(PR)의 손실은 실리콘산화질화막(32C)을 식각하는 공정에서부터 발생되는 바, 포토레지스트 패턴(PR)의 손실을 최소화하기 위하여 실리콘산화질화막(32C)을 최대한 얇은 두께로 형성한다. 예를 들어, 실리콘산화질화막(32C)을 200 내지 300Å의 두께로 형성할 수 있다.
그리고, 포토레지스트 패턴(PR)은 500 내지 700Å의 두께로 형성할 수 있다.
한편, 하드마스크막(32C)상에 포토레지스트를 도포하기 전에 하부반사방지막(Bottom Anti-Reflective Coating, BARC, 33)을 더 형성할 수도 있다.
이어서, 도 3b에 도시된 바와 같이, 포토레지스트 패턴(PR)을 마스크로 하부반사방지막(33)을 식각한다.
하부반사방지막(33) 식각시 식각 가스로 기존에 사용하던 CF4 및 CHF3 가스 대신 HBr, Cl2, N2 및 O2가 혼합된 가스를 사용하여, 식각이 마일드(mild)하게 진행되도록 하여 포토레지스트 패턴(PR)의 손실을 최소화한다.
이어서, 도 3c에 도시된 바와 같이, 포토레지스트 패턴(PR)을 포함한 전면에 폴리머막(polymer, 34)을 형성한다.
폴리머막(34)은 하드마스크막(32C) 상부에서보다 포토레지스트 패턴(PR) 상부에서 더 두껍게 형성된다. 그리고, 하부반사방지막(33) 및 포토레지스트 패턴(PR)의 측면에는 하부반사방지막(33) 및 포토레지스트 패턴(PR)의 높이에 상당하는 두께로 폴리머막(34)이 형성된다.
폴리머막(34) 형성시 분위기 가스로는 SiCl4, C4F6, CH4, CH3F, CH2F2, N2 중 어느 하나 또는 둘 이상을 사용할 수 있다. 상기 가스를 사용하여 공정을 진행하면 C-H, C-C 계열의 폴리머가 포토레지스트 패턴(PR)상에 두껍게 형성되어, 얇은 포토레지스트 패턴(PR)으로 인해 부족해진 식각 마진을 보상할 수 있다.
이때, 폴리머가 휘발되지 않도록 하기 위해서 챔버(chamber)의 온도를 50℃ 이하, 바람직하게 10 내지 50℃로 유지시킨다.
이어서, 도 3d에 도시된 바와 같이, 하드마스크막(32C)이 노출되도록 폴리머막(34)을 전면식각한다.
이때, 폴리머막(34)의 위치에 따른 두께 차이로 인해 하드마스크막(32C) 상부에 형성된 폴리머막(34)은 모두 제거되지만, 포토레지스트 패턴(PR) 상부 및 측면에 형성된 폴리머막(34)은 일부만 제거된다. 즉, 포토레지스트 패턴(PR)의 측면 및 상부 표면에 폴리머막(34)이 잔류되어 포토레지스트 패턴(PR)의 식각 내성을 강화시켜 준다.
이어서, 도 3e에 도시된 바와 같이, 폴리머막(34)에 의해 덮힌 포토레지스트 패턴(PR)을 마스크로 하드마스크막(32C, 32B, 32A)을 패터닝한다.
그 상부에 형성되어 있는 폴리머막(34)으로 인해 포토레지스트 패턴(PR)은 하드마스크막(32C, 32B, 32A) 식각이 완료될 때까지 제거되지 않고 남게 되며, 이에 따라, 하드마스크막(32C, 32B, 32A)의 불완전한 식각은 방지된다.
또한, 포토레지스트 패턴(PR) 측면이 폴리머막(34)에 의해 보호된 상태에서 식각이 진행되므로, 하드마스크막(32C, 32B, 32A) 건식 식각 공정시 사용되는 플라즈마에 의한 포토레지스트 패턴(PR)의 측면 손실이 발생하지 않는다. 따라서, 하드마스크막(32C, 32B, 32A)의 CD 감소가 방지된다.
이후, 하드마스크막(32C, 32B, 32A)를 마스크로 패드 절연막(31) 및 기판(30)의 일부를 식각하여 필라(35)를 형성한다.
도 4는 본 발명에 따른 수직 채널 반도체 소자의 제조방법에 의해 형성된 필라 구조를 나타낸 단면 사진으로, 정상적으로 필라가 형성되었음을 확인할 수 있다.
발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1의 (a), (b)는 포토레지스트 패턴을 형성한 후에 패턴 프로파일을 나타낸 사진.
도 2의 (a), (b)는 포토레지스트 패턴을 마스크로 하드마스크막을 식각한 후에 패턴 프로파일을 나타낸 사진.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 수직 채널 반도체 소자의 제조방법을 나타낸 공정 단면도들.
도 4는 본 발명에 따른 수직 채널 반도체 소자의 제조방법에 의해 형성된 필라 구조를 나타낸 단면 사진.
〈도면의 주요 부분에 대한 부호의 설명〉
30 : 기판
31 : 패드 절연막
32A, 32B, 32C : 하드마스크막
33 : 하부반사방지막
34 : 폴리머막
35 : 필라
PR : 포토레지스트 패턴
Claims (6)
- 삭제
- 기판상에 패드 절연막과 하드마스크막을 형성하는 단계;상기 하드마스크막상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 포함한 전면에 폴리머막을 형성하되 상기 폴리머막이 상기 하드마스크막 상부에서보다 상기 포토레지스트 패턴 상부에서 더 두껍게 형성되도록 하는 단계;상기 하드마스크막이 노출되도록 상기 폴리머막을 전면 식각하여, 상기 포토레지스트 패턴의 상부 및 측면에 폴리머막을 형성하는 단계;상기 폴리머막에 의해 덮힌 상기 포토레지스트 패턴을 마스크로 상기 하드마스크막을 패터닝하는 단계; 및상기 패터닝된 하드마스크막을 마스크로 상기 패드 절연막과 상기 기판의 일부를 식각하여 필라를 형성하는 단계를 포함하는 수직 채널 반도체 소자의 제조방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2항에 있어서,상기 폴리머 형성시 분위기 가스로 SiCl4, C4F6, CH4, CH3F, CH2F2, N2 중 어느 하나 또는 둘 이상을 사용하는 수직 채널 반도체 소자의 제조방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 폴리머막 형성시 온도를 10 내지 50℃의 범위로 사용하는 수직 채널 반도체 소자의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 하드마스크막을 질화막과 비정질 카본막 및 실리콘산화질화막을 적층하여 형성하는 수직 채널 반도체 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5항에 있어서,상기 질화막을 1500 내지 2500Å의 두께로 형성하고, 상기 비정질 카본막을 1000 내지 2000Å의 두께로 형성하고, 실리콘산화질화막을 200내지 300Å의 두께로 형성하는 수직 채널 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111129A KR101070305B1 (ko) | 2007-11-01 | 2007-11-01 | 수직 채널 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111129A KR101070305B1 (ko) | 2007-11-01 | 2007-11-01 | 수직 채널 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090044860A KR20090044860A (ko) | 2009-05-07 |
| KR101070305B1 true KR101070305B1 (ko) | 2011-10-06 |
Family
ID=40855360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070111129A KR101070305B1 (ko) | 2007-11-01 | 2007-11-01 | 수직 채널 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101070305B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101405239B1 (ko) * | 2012-11-30 | 2014-06-10 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297813A (ja) * | 2001-11-30 | 2003-10-17 | Hynix Semiconductor Inc | ＡｒＦレーザ光を用いるパターン形成方法 |
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
-
2007
- 2007-11-01 KR KR1020070111129A patent/KR101070305B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297813A (ja) * | 2001-11-30 | 2003-10-17 | Hynix Semiconductor Inc | ＡｒＦレーザ光を用いるパターン形成方法 |
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101405239B1 (ko) * | 2012-11-30 | 2014-06-10 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
| KR101465107B1 (ko) * | 2012-11-30 | 2014-11-25 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090044860A (ko) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4619839B2 (ja) | パターン形成方法 | |
| KR100858877B1 (ko) | 반도체 소자 제조 방법 | |
| US7652331B2 (en) | Semiconductor device and method for fabricating the same | |
| US6794230B2 (en) | Approach to improve line end shortening | |
| KR100961404B1 (ko) | 집적 회로 장치 및 그 형성 방법 | |
| US7449392B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| US7595267B2 (en) | Method of forming contact hole of semiconductor device | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| US7687403B2 (en) | Method of manufacturing flash memory device | |
| KR20070082921A (ko) | 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법 | |
| KR101070305B1 (ko) | 수직 채널 반도체 소자의 제조방법 | |
| JP2015138914A (ja) | 半導体装置の製造方法 | |
| US11444116B2 (en) | Method for forming image sensor | |
| JP2004282069A (ja) | フォトン吸収膜を有する半導体素子及びその製造方法 | |
| KR101183640B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR20040005381A (ko) | 씨모스 이미지 센서 소자의 제조방법 | |
| JP2004228258A (ja) | 半導体装置の製造方法 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100839527B1 (ko) | 반도체 소자의 자기 정렬 콘택홀 형성방법 | |
| KR19990080854A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR20060007674A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20030000907A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |